JPH0520903B2 - - Google Patents
Info
- Publication number
- JPH0520903B2 JPH0520903B2 JP59037845A JP3784584A JPH0520903B2 JP H0520903 B2 JPH0520903 B2 JP H0520903B2 JP 59037845 A JP59037845 A JP 59037845A JP 3784584 A JP3784584 A JP 3784584A JP H0520903 B2 JPH0520903 B2 JP H0520903B2
- Authority
- JP
- Japan
- Prior art keywords
- base
- sealing
- glass
- cap
- sealing glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000005394 sealing glass Substances 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 18
- 238000007789 sealing Methods 0.000 claims description 14
- 239000011521 glass Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 5
- 238000002844 melting Methods 0.000 description 11
- 230000008018 melting Effects 0.000 description 7
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000006121 base glass Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910000174 eucryptite Inorganic materials 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000008014 freezing Effects 0.000 description 1
- 238000007710 freezing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は半導体装置等に用いられるサーデイツ
プ・シールのパツケージに関する。
プ・シールのパツケージに関する。
(b) 技術の背景
集積回路の高集積化、高機能化に伴い、半導体
チツプを収容するパツケージの外部接続端子（ピ
ン）数は増え、パツケージは大型のものが用いら
れる場合が多くなつてきた。
チツプを収容するパツケージの外部接続端子（ピ
ン）数は増え、パツケージは大型のものが用いら
れる場合が多くなつてきた。
第１図は半導体チツプを搭載したパツケージの
断面図で、パツケージの平面図における矩形の短
辺に平行な断面である。図において１はベース、
２はキヤツプ、３，４は低融点ガラス、５はチツ
プ、６はリード・ベース、７はボンデイング・ワ
イヤを示す。
断面図で、パツケージの平面図における矩形の短
辺に平行な断面である。図において１はベース、
２はキヤツプ、３，４は低融点ガラス、５はチツ
プ、６はリード・ベース、７はボンデイング・ワ
イヤを示す。
リードベース６は、外部接続用端子で封止ガラ
スと膨張係数の整合がとれた金属を用い、パツケ
ージ内の搭載した半導体チツプとボンデイング・
ワイヤ７により接続する。
スと膨張係数の整合がとれた金属を用い、パツケ
ージ内の搭載した半導体チツプとボンデイング・
ワイヤ７により接続する。
このようなパツケージのキヤツプとベースを重
ねて封止を行う場合、封止ガラス３によりベース
１に融着されたリードベース６が封止時の加熱に
より動き、ボンデイング・ワイヤ７が切断された
り、引つ張られたり、或いはたるんだりして半導
体素子の信頼性を著しく阻害する。
ねて封止を行う場合、封止ガラス３によりベース
１に融着されたリードベース６が封止時の加熱に
より動き、ボンデイング・ワイヤ７が切断された
り、引つ張られたり、或いはたるんだりして半導
体素子の信頼性を著しく阻害する。
近年パツケージが大型化されるに伴い、封着面
内のリードの長さが大きくなり、またリードの数
も増えるため、この影響を受け易くなつた。
内のリードの長さが大きくなり、またリードの数
も増えるため、この影響を受け易くなつた。
(c) 従来技術と問題点
従来はベースに被着された封止ガラスとキヤツ
プに被着された封止ガラスは同じ融点のものが用
いられていた。従つて封止時にベース側の封止ガ
ラスも溶融状態になり、リードが動いて前記のよ
うな障害をきたす。
プに被着された封止ガラスは同じ融点のものが用
いられていた。従つて封止時にベース側の封止ガ
ラスも溶融状態になり、リードが動いて前記のよ
うな障害をきたす。
このような障害を防ぐため、封止温度を低めに
して、リードベースの動きを防止すれば封止状態
が悪くなり、極めてクリテイカルな封止条件が要
求される。
して、リードベースの動きを防止すれば封止状態
が悪くなり、極めてクリテイカルな封止条件が要
求される。
(d) 発明の目的
本発明の目的は従来技術の有する上記の欠点を
除去し、キヤツプとチツプが搭載されたベースを
封止する際に、ベースの封止用低融点ガラスに融
着されたリードベースが動かないような構造を有
するパツケージを提供することにある。
除去し、キヤツプとチツプが搭載されたベースを
封止する際に、ベースの封止用低融点ガラスに融
着されたリードベースが動かないような構造を有
するパツケージを提供することにある。
(e) 発明の構成
上記の目的は本発明によれば、
１ 半導体チツプを搭載するベースと、該ベース
周辺に被着される第１の封止ガラスと、該ベー
ス上に封着されて該半導体チツプを封止するキ
ヤツプと、該キヤツプ周辺に被着され該第１の
封止ガラスより軟化点の低い第２の封止ガラス
とよりなり、該ベースと該キヤツプがリードフ
レームを介在させて、該第１、第２の封止ガラ
スにより封止されてなることを特徴とする半導
体装置のパツケージ ２ 半導体チツプが搭載されるベースの周辺に被
着された第１の封止ガラス上に第１の温度でリ
ードフレームを融着する工程と、周辺に該第１
の封止ガラスより軟化点の低い第２の封止ガラ
スが被着されたキヤツプを該第１の温度より低
い第２の温度で該ベースに封止する工程とを有
することを特徴とする半導体装置のパツケージ
の組立方法を提供することによつて達成され
る。
周辺に被着される第１の封止ガラスと、該ベー
ス上に封着されて該半導体チツプを封止するキ
ヤツプと、該キヤツプ周辺に被着され該第１の
封止ガラスより軟化点の低い第２の封止ガラス
とよりなり、該ベースと該キヤツプがリードフ
レームを介在させて、該第１、第２の封止ガラ
スにより封止されてなることを特徴とする半導
体装置のパツケージ ２ 半導体チツプが搭載されるベースの周辺に被
着された第１の封止ガラス上に第１の温度でリ
ードフレームを融着する工程と、周辺に該第１
の封止ガラスより軟化点の低い第２の封止ガラ
スが被着されたキヤツプを該第１の温度より低
い第２の温度で該ベースに封止する工程とを有
することを特徴とする半導体装置のパツケージ
の組立方法を提供することによつて達成され
る。
本発明によるパツケージは、キヤツプに被着し
た低い軟化点の封止ガラスに合わせた温度で封止
を行う。
た低い軟化点の封止ガラスに合わせた温度で封止
を行う。
一般にガラスは非結晶性固体で、冷却または加
熱時、一定の凝固点または融点を示さないので、
ここでは粘度が或る一定値になる温度である軟化
点を用いる。
熱時、一定の凝固点または融点を示さないので、
ここでは粘度が或る一定値になる温度である軟化
点を用いる。
低融点ガラス金属、ガラス、セラミツクス等を
低温で接着させるので、電子管、半導体素子、集
積回路等の封止に用いられている。
低温で接着させるので、電子管、半導体素子、集
積回路等の封止に用いられている。
その成分は、母体ガラスとしPbO（75〜85％）、
B2O3（８〜18％）を主成分としてSiO2、ZnO、
Al2O3等を含む。これに熱膨張係数を小さくし、
粘性を調節するためフイラーとしてベータ・ユー
クリツプタイト（LiO2・Al2O3・2SiO2）を混入
する。
B2O3（８〜18％）を主成分としてSiO2、ZnO、
Al2O3等を含む。これに熱膨張係数を小さくし、
粘性を調節するためフイラーとしてベータ・ユー
クリツプタイト（LiO2・Al2O3・2SiO2）を混入
する。
低融点ガラスの封止温度は上記母体ガラスの成
分を調節することにより、300〜600℃のものが得
られる。
分を調節することにより、300〜600℃のものが得
られる。
(f) 発明の実施例
本発明の一実施例として、ベース用の封止ガラ
スとして軟化点が400℃の低融点ガラスを用い、
キヤツプ封止ガラスとして軟化点が350℃の低融
点ガラスを用いる。
スとして軟化点が400℃の低融点ガラスを用い、
キヤツプ封止ガラスとして軟化点が350℃の低融
点ガラスを用いる。
第２図にパツケージと半導体装置のマウントの
工程図を示す。
工程図を示す。
まずリードベース付けにおいて、ベースに軟化
点が400℃の低融点ガラスを用いリードベースを
450〜500℃で融着する。
点が400℃の低融点ガラスを用いリードベースを
450〜500℃で融着する。
つぎにチツプ付けにおいて、半導体チツプをベ
ースに400〜450℃で蝋付けを行う。
ースに400〜450℃で蝋付けを行う。
ワイヤ付けにおいて、ボンデイング・ワイヤを
ボンデイングにより半導体チツプのパツドと、リ
ードベース間を結ぶ。
ボンデイングにより半導体チツプのパツドと、リ
ードベース間を結ぶ。
最後に軟化点が350℃の低融点ガラス被着した
キヤツプを用い、400〜450℃で封止を行う。
キヤツプを用い、400〜450℃で封止を行う。
(g) 発明の効果
以上説明したように本発明によれば、キヤツプ
とチツプが搭載されたベースを封止する際に、ベ
ースの封止用低融点ガラスに融着されたリードベ
ースが動かないような構造を有するパツケージを
提供することができる。
とチツプが搭載されたベースを封止する際に、ベ
ースの封止用低融点ガラスに融着されたリードベ
ースが動かないような構造を有するパツケージを
提供することができる。
第１図はパツケージの断面図、第２図はパツケ
ージと半導体装置のマウントの工程図を示す。 図において１はベース、２はキヤツプ、３，４
は低融点ガラス、５はチツプ、６はリード・ベー
ス、７はボンデイング・ワイヤを示す。
ージと半導体装置のマウントの工程図を示す。 図において１はベース、２はキヤツプ、３，４
は低融点ガラス、５はチツプ、６はリード・ベー
ス、７はボンデイング・ワイヤを示す。
Claims (1)
- 【特許請求の範囲】 １ 半導体チツプを搭載するベースと、該ベース
周辺に被着される第１の封止ガラスと、該ベース
上に封着されて該半導体チツプを封止するキヤツ
プと、該キヤツプ周辺に被着され該第１の封止ガ
ラスより軟化点の低い第２の封止ガラスとよりな
り、該ベースと該キヤツプがリードフレームを介
在させて、該第１、第２の封止ガラスにより封止
されてなることを特徴とする半導体装置のパツケ
ージ。 ２ 半導体チツプが搭載されるベースの周辺に被
着された第１の封止ガラス上に第１の温度でリー
ドフレームを融着する工程と、周辺に該第１の封
止ガラスより軟化点の低い第２の封止ガラスが被
着されたキヤツプを該第１の温度より低い第２の
温度で該ベースに封止する工程とを有することを
特徴とする半導体装置のパツケージの組立方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59037845A JPS60182748A (ja) | 1984-02-29 | 1984-02-29 | 半導体装置のパツケ−ジおよびその組立方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59037845A JPS60182748A (ja) | 1984-02-29 | 1984-02-29 | 半導体装置のパツケ−ジおよびその組立方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60182748A JPS60182748A (ja) | 1985-09-18 |
| JPH0520903B2 true JPH0520903B2 (ja) | 1993-03-22 |
Family
ID=12508868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59037845A Granted JPS60182748A (ja) | 1984-02-29 | 1984-02-29 | 半導体装置のパツケ−ジおよびその組立方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60182748A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62128155A (ja) * | 1985-11-29 | 1987-06-10 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH02127039U (ja) * | 1989-03-29 | 1990-10-19 | ||
| JPH02303052A (ja) * | 1989-05-17 | 1990-12-17 | Sumitomo Special Metals Co Ltd | 半導体パッケージ |
| JPH0756886B2 (ja) * | 1989-05-17 | 1995-06-14 | 住友特殊金属株式会社 | 半導体パッケージの製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4834355A (ja) * | 1971-09-07 | 1973-05-18 | ||
| JPS5936947A (ja) * | 1982-08-25 | 1984-02-29 | Mitsubishi Electric Corp | 半導体装置 |
| JPS5936947B2 (ja) * | 1976-12-22 | 1984-09-06 | 日石三菱株式会社 | ポリ酢酸ビニル組成物 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58138353U (ja) * | 1982-03-12 | 1983-09-17 | 京セラ株式会社 | 半導体パツケ−ジ |
| JPS5936947U (ja) * | 1982-09-02 | 1984-03-08 | 株式会社クボタ | コンバイン |
-
1984
- 1984-02-29 JP JP59037845A patent/JPS60182748A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4834355A (ja) * | 1971-09-07 | 1973-05-18 | ||
| JPS5936947B2 (ja) * | 1976-12-22 | 1984-09-06 | 日石三菱株式会社 | ポリ酢酸ビニル組成物 |
| JPS5936947A (ja) * | 1982-08-25 | 1984-02-29 | Mitsubishi Electric Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60182748A (ja) | 1985-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4622433A (en) | Ceramic package system using low temperature sealing glasses | |
| EP0421005B1 (en) | Process of assembling an electronic package | |
| KR100345647B1 (ko) | 압력 센서 및 그 제조방법 | |
| JPS6031102B2 (ja) | 集積回路パツケージおよびその製作方法 | |
| JPH0332912B2 (ja) | ||
| US4229758A (en) | Package for semiconductor devices with first and second metal layers on the substrate of said package | |
| US4558346A (en) | Highly reliable hermetically sealed package for a semiconductor device | |
| JPH0520903B2 (ja) | ||
| CA1201211A (en) | Hermetically sealed semiconductor casing | |
| JP2646989B2 (ja) | チップキャリア | |
| JPS59117250A (ja) | 半導体装置 | |
| KR0168841B1 (ko) | 금속전자 패키지 및 그 제조공정 | |
| JP3070929B2 (ja) | パッケージの組立方法とパッケージ | |
| JP2001035996A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH0493052A (ja) | 半導体集積回路装置 | |
| JPS62205635A (ja) | ハイブリツド集積回路の製造方法 | |
| JPS598365Y2 (ja) | 半導体装置 | |
| JP2531445B2 (ja) | ガラス封止型ｉｃパッケ―ジ | |
| CA1304172C (en) | Metal electronic package | |
| JPS63107127A (ja) | 半導体装置 | |
| JPS63151054A (ja) | 半導体装置 | |
| JPS635251Y2 (ja) | ||
| JPH0410644A (ja) | ガラス封止型半導体素子収納用パッケージ | |
| JPH01238129A (ja) | 樹脂封止型半導体装置 | |
| JPH06232208A (ja) | 半導体装置の封止方法と封止構造 |