JPS58138353U - 半導体パツケ−ジ - Google Patents

半導体パツケ−ジ

Info

Publication number
JPS58138353U
JPS58138353U JP3565382U JP3565382U JPS58138353U JP S58138353 U JPS58138353 U JP S58138353U JP 3565382 U JP3565382 U JP 3565382U JP 3565382 U JP3565382 U JP 3565382U JP S58138353 U JPS58138353 U JP S58138353U
Authority
JP
Japan
Prior art keywords
sealing material
semiconductor package
material layer
utility
model registration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3565382U
Other languages
English (en)
Other versions
JPS633166Y2 (ja
Inventor
時重　明
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to JP3565382U priority Critical patent/JPS58138353U/ja
Publication of JPS58138353U publication Critical patent/JPS58138353U/ja
Application granted granted Critical
Publication of JPS633166Y2 publication Critical patent/JPS633166Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は従来の半導体パッケージを用いた半導体装置を
示す側断面図、第２図は本考案による半導体パッケージ
を用いて半導体素子（ペレット）を封止する状態を示す
側断面図、第３図は本考案の別実施例に用いる多連リー
ドフレームを示す平面図である。 １１・・・基体、１３・・・蓋体、１４・・・絶縁容器
、１５・・・外部リード端子、１７．１９・・・ガラス
層、２１・・・半導体素子（ペレット）、３１・・・結
晶質ガラス層、３３・・・非晶質ガラス層、１５０・・
・多連リードフレーム。

Claims (1)

  1. 【実用新案登録請求の範囲】 １　半導体素子を外部回路に電気的に接続する外部リー
    ド端子が第１封着材層で固着された基体と、第２封着材
    層を具えた蓋体とから成り、前記第１および第２封着材
    層の溶着によって前記半導体素子を封止する半導体パッ
    ケージにおいて、前記第１封着材層を結晶質ガラスとし
    、該結晶質ガラスを溶融結晶化させて前記基体と外部リ
    ード端子との固着を行ったことを特徴とする半導体パッ
    ケージ。 ２　実用新案登録請求の範囲第１項記載の半導体パッケ
    ージにおいて、前記第２封着材層を非晶質ガラスで形成
    したことを特徴とする半導体パッケージ。 ３　実用新案登録請求の範囲第１項または第２項記載の
    半導体パッケージにおいて、前記外部リード端子を多連
    としたことを特徴とする半導体パッケージ；
JP3565382U 1982-03-12 1982-03-12 半導体パツケ−ジ Granted JPS58138353U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3565382U JPS58138353U (ja) 1982-03-12 1982-03-12 半導体パツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3565382U JPS58138353U (ja) 1982-03-12 1982-03-12 半導体パツケ−ジ

Publications (2)

Publication Number Publication Date
JPS58138353U true JPS58138353U (ja) 1983-09-17
JPS633166Y2 JPS633166Y2 (ja) 1988-01-26

Family

ID=30047114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3565382U Granted JPS58138353U (ja) 1982-03-12 1982-03-12 半導体パツケ−ジ

Country Status (1)

Country Link
JP (1) JPS58138353U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60182748A (ja) * 1984-02-29 1985-09-18 Fujitsu Ltd 半導体装置のパツケ−ジおよびその組立方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5179568A (ja) * 1975-01-06 1976-07-10 Hitachi Ltd
JPS5390867A (en) * 1977-01-21 1978-08-10 Hitachi Ltd Glass hermetic sealing for lead wire
JPS56943A (en) * 1979-06-18 1981-01-08 Hitachi Ltd Temperature control circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5179568A (ja) * 1975-01-06 1976-07-10 Hitachi Ltd
JPS5390867A (en) * 1977-01-21 1978-08-10 Hitachi Ltd Glass hermetic sealing for lead wire
JPS56943A (en) * 1979-06-18 1981-01-08 Hitachi Ltd Temperature control circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60182748A (ja) * 1984-02-29 1985-09-18 Fujitsu Ltd 半導体装置のパツケ−ジおよびその組立方法

Also Published As

Publication number Publication date
JPS633166Y2 (ja) 1988-01-26

Similar Documents

Publication Publication Date Title
JPS5936249U (ja) 少くとも１つの集積回路デバイスのためのフラツト・パツケ−ジ
JPS58446U (ja) 混成集積回路装置
JPS58138353U (ja) 半導体パツケ−ジ
JP3316409B2 (ja) 複数のｉｃチップを備えた半導体装置の構造
JPH0438859A (ja) 電子部品組立構造及びその組立方法
JPS59141648U (ja) 半導体装置用保護素子
JP2725719B2 (ja) 電子部品及びその製造方法
JPS59225553A (ja) 半導体装置
JPS638108Y2 (ja)
JPH0338641U (ja)
JPS5949695B2 (ja) ガラス封止半導体装置の製法
JPS635240Y2 (ja)
JPS58138352U (ja) 半導体パツケ−ジ用のリ−ド端子
JPS59132641U (ja) 半導体装置用基板
JPS58168141U (ja) リ−ドレスパツケ−ジ
JPS5998650U (ja) 樹脂封止型モジユ−ル
JPS6157542U (ja)
JPH04252061A (ja) マルチチップ型半導体装置
JPS5989544U (ja) 混成集積回路
JPS5992553A (ja) パツケ−ジおよびそれを用いた半導体装置
JPS59117102U (ja) 厚膜バリスタ
JPS59151456U (ja) 半導体装置
JPS59176143U (ja) チツプ形電解コンデンサ
JPS58135945U (ja) ガラス封止形半導体パツケ−ジ
JPS58177948U (ja) 樹脂封止半導体装置