JPS59225553A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59225553A JPS59225553A JP58100175A JP10017583A JPS59225553A JP S59225553 A JPS59225553 A JP S59225553A JP 58100175 A JP58100175 A JP 58100175A JP 10017583 A JP10017583 A JP 10017583A JP S59225553 A JPS59225553 A JP S59225553A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor elements
- main body
- semiconductor device
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/117—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/074—Stacked arrangements of non-apertured devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、パッケージ内に半導体素子を収納した半導体
装置に関するものである。
装置に関するものである。
（従来例の構成とその問題点）
従来の半導体装置は第１図に示すように構成されていて
、パッケージ本体１の一生面に形成された半導体素子収
納部１ａに半導体素子２を配置し、この半導体素子２と
パッケージ本体Ｉに一部埋設畑れたリード端子３とをボ
ンディングワイヤ４により電気的に接続した後、半導体
素子収納部１ａｆ−ｉ’ｌ止蓋５により封１１ユして、
パンケージ本体１内に半導体素子２′ｆ：封入していた
。
、パッケージ本体１の一生面に形成された半導体素子収
納部１ａに半導体素子２を配置し、この半導体素子２と
パッケージ本体Ｉに一部埋設畑れたリード端子３とをボ
ンディングワイヤ４により電気的に接続した後、半導体
素子収納部１ａｆ−ｉ’ｌ止蓋５により封１１ユして、
パンケージ本体１内に半導体素子２′ｆ：封入していた
。
しかしながら、現在では半導体装置の小型化および実装
密度の向上が望寸れていて、上記の従来の半導体装置で
は十分な実装密度が得られない等の欠点があった。
密度の向上が望寸れていて、上記の従来の半導体装置で
は十分な実装密度が得られない等の欠点があった。
（発明の目的）
本発明は、上記従来例の欠点に鑑みてなされたもので、
高密度実装を可能にする半導体装置を捉供するものであ
る。
高密度実装を可能にする半導体装置を捉供するものであ
る。
（発明の構成〕
上記目的を達成するために、本発明は、パッケージ本体
の両主面に半導体素子収納部をそれぞれ設け、各半導体
素子′収納部に半導体素イをそれぞれ収納したものであ
る。
の両主面に半導体素子収納部をそれぞれ設け、各半導体
素子′収納部に半導体素イをそれぞれ収納したものであ
る。
（実施例の説明）
以下、図面により本発明の実施例を詳細に説明する。
第２図は、本発明の一実施例の構成を示す図である。第
２図において、６ｒｄパツケ一ジ本体であり、その両主
面に半導体素子収納部６ａおよび６ｂがそれぞれ形成さ
れている。７ａおよび７ｂは半導体素子であり、パッケ
ージ本体６の各半導体素子収納ｇｌ！６ａおよび６ｂに
それぞれ配置されている。
２図において、６ｒｄパツケ一ジ本体であり、その両主
面に半導体素子収納部６ａおよび６ｂがそれぞれ形成さ
れている。７ａおよび７ｂは半導体素子であり、パッケ
ージ本体６の各半導体素子収納ｇｌ！６ａおよび６ｂに
それぞれ配置されている。
８ａおよび８ｂはリード端子であり、各リード端子８ａ
および８ｂは、その一部がパッケージ本体６にそれぞれ
埋設されていて、一端が外方にそれぞれ延び且つ他端が
各半導体素子収納部６ａおよび６ｂ内で半導体素子７ａ
および７ｂとボンディングワイヤ９によりそれぞれ電気
的に接続されている。
および８ｂは、その一部がパッケージ本体６にそれぞれ
埋設されていて、一端が外方にそれぞれ延び且つ他端が
各半導体素子収納部６ａおよび６ｂ内で半導体素子７ａ
および７ｂとボンディングワイヤ９によりそれぞれ電気
的に接続されている。
１０ａおよび１０ｂは封止蓋であり、パッケージ本体６
の各半導体素子収納部６ａおよび６ｂをそれぞれ封止し
ている。
の各半導体素子収納部６ａおよび６ｂをそれぞれ封止し
ている。
なお、半導体素子７ａおよび７ｂをパッケージ本体６の
各半導体素子収納部６ａおよび６ｂに取りイ」ける際に
は、例えば、まず半導体素子７ａを、比較的作業温度の
高いＡｕ−Ｓｉの共晶合金（共晶温度が約３７０℃）に
よる共晶合金法で接着し、次に半導体素子７ｂを、共晶
合金法よりも充分に作業温度の低い導電Ａｇペースト（
硬化湯度が１５０℃〜２００℃］による導電性接着剤法
または６対４の比率を有する５ｕ−Ｐｂペースト（溶融
温度が約１８０℃）によるハンダ法で接着すれば良い。
各半導体素子収納部６ａおよび６ｂに取りイ」ける際に
は、例えば、まず半導体素子７ａを、比較的作業温度の
高いＡｕ−Ｓｉの共晶合金（共晶温度が約３７０℃）に
よる共晶合金法で接着し、次に半導体素子７ｂを、共晶
合金法よりも充分に作業温度の低い導電Ａｇペースト（
硬化湯度が１５０℃〜２００℃］による導電性接着剤法
または６対４の比率を有する５ｕ−Ｐｂペースト（溶融
温度が約１８０℃）によるハンダ法で接着すれば良い。
上記のよう妃構成された本実施例は、各リード端子８ａ
および８ｂが互いに独立しているため、パッケージ本体
６の各主面に配置された半導体素子７ａおよび７ｂにそ
れぞれ異なる機能を持たせることにより、従来の半導体
装置の２倍の機能を持たせることができ、実装密度の向
」二が可能となる。
および８ｂが互いに独立しているため、パッケージ本体
６の各主面に配置された半導体素子７ａおよび７ｂにそ
れぞれ異なる機能を持たせることにより、従来の半導体
装置の２倍の機能を持たせることができ、実装密度の向
」二が可能となる。
また、半導体素子７ａおよび７ｂの各々の特性によって
は、電源端子などのようにリード端子８ａおよび８ｂを
共通に設けても支障のない場合があり、その場合は、第
３図に示すようにパンケージ本体６の外部で共通になる
リード端子１１を使用して構成することにより、実装密
度の向上を図るとともにリード端子数を減らして半導体
装置の面積を縮小することができる。
は、電源端子などのようにリード端子８ａおよび８ｂを
共通に設けても支障のない場合があり、その場合は、第
３図に示すようにパンケージ本体６の外部で共通になる
リード端子１１を使用して構成することにより、実装密
度の向上を図るとともにリード端子数を減らして半導体
装置の面積を縮小することができる。
（発明の効果）
以上説明したように、本発明は、パッケージ本体の両生
面に半導体素子を配置することにより、半導体装置を小
型化し、そのプリント基板等に取り４１１ける際の専有
面積を減少させて高密度実装を可能にするとともに、両
生導体素子でリード端子を共通にできるものけ予め半導
体装置内で接続することができるので、プリント基板等
への配線を容易にし且つ信頼性を向上させることができ
る等の効果を有するものである。
面に半導体素子を配置することにより、半導体装置を小
型化し、そのプリント基板等に取り４１１ける際の専有
面積を減少させて高密度実装を可能にするとともに、両
生導体素子でリード端子を共通にできるものけ予め半導
体装置内で接続することができるので、プリント基板等
への配線を容易にし且つ信頼性を向上させることができ
る等の効果を有するものである。
第１図は、従来の半導体装置の断面図、第２図は、本発
明の一実施例の断面図、第３図は、本発明の他の実施例
の断面図である。 ６ ・・・・・・・・・パッケージ本体、６ａ、 ６ｂ
・・・・・・・・・半導体素子収納部、７ａ＋ ７ｂ・
・・・・・・・・半導体素子、８ａ＋ ８ｂ＋ １
１ ・・・・・・・・・ リード端子、 ９ ・・・
・・・・・ ボンディングワイヤ、１０ａ＋ １０ｂ
・・・・・・・・封止蓋。 特許出願人 松下電子工業株式会社 −２２′Ｉ
明の一実施例の断面図、第３図は、本発明の他の実施例
の断面図である。 ６ ・・・・・・・・・パッケージ本体、６ａ、 ６ｂ
・・・・・・・・・半導体素子収納部、７ａ＋ ７ｂ・
・・・・・・・・半導体素子、８ａ＋ ８ｂ＋ １
１ ・・・・・・・・・ リード端子、 ９ ・・・
・・・・・ ボンディングワイヤ、１０ａ＋ １０ｂ
・・・・・・・・封止蓋。 特許出願人 松下電子工業株式会社 −２２′Ｉ
Claims (1)
- パッケージ本体の両主面に半導体素子収納部をそれぞれ
設け、前記各半導体素子収納部に半導体素子をそれぞれ
収納したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58100175A JPS59225553A (ja) | 1983-06-07 | 1983-06-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58100175A JPS59225553A (ja) | 1983-06-07 | 1983-06-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59225553A true JPS59225553A (ja) | 1984-12-18 |
Family
ID=14266979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58100175A Pending JPS59225553A (ja) | 1983-06-07 | 1983-06-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59225553A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4878106A (en) * | 1986-12-02 | 1989-10-31 | Anton Piller Gmbh & Co. Kg | Semiconductor circuit packages for use in high power applications and method of making the same |
| US5587341A (en) * | 1987-06-24 | 1996-12-24 | Hitachi, Ltd. | Process for manufacturing a stacked integrated circuit package |
-
1983
- 1983-06-07 JP JP58100175A patent/JPS59225553A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4878106A (en) * | 1986-12-02 | 1989-10-31 | Anton Piller Gmbh & Co. Kg | Semiconductor circuit packages for use in high power applications and method of making the same |
| US5587341A (en) * | 1987-06-24 | 1996-12-24 | Hitachi, Ltd. | Process for manufacturing a stacked integrated circuit package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970013236A (ko) | 금속 회로 기판을 갖는 칩 스케일 패키지 | |
| JP2885414B2 (ja) | 半導体装置、その実装方法および電子装置 | |
| KR830004676A (ko) | 회로 패키지들의 제조방법 | |
| JPH038352A (ja) | 半導体装置 | |
| JPS59225553A (ja) | 半導体装置 | |
| JPH05198696A (ja) | 半導体チップの実装構造 | |
| JP2737332B2 (ja) | 集積回路装置 | |
| JPH0196952A (ja) | 気密封止チツプキヤリア | |
| JPH01232753A (ja) | 半導体装置 | |
| JP2760167B2 (ja) | 電子部品搭載装置 | |
| JPS6112095A (ja) | 混成集積回路装置 | |
| JP2879503B2 (ja) | 面実装型電子回路装置 | |
| JPS6151952A (ja) | 半導体装置 | |
| JP2544272Y2 (ja) | 混成集積回路 | |
| JPH05144996A (ja) | 表面実装型半導体装置 | |
| JPH0738007A (ja) | 半導体装置 | |
| JPS634951B2 (ja) | ||
| JPH03276649A (ja) | 電子装置 | |
| JPH01281759A (ja) | 半導体装置 | |
| JPS6097631A (ja) | 半導体装置 | |
| JPS59193054A (ja) | 半導体装置 | |
| JPH0371648A (ja) | 電子部品搭載用基板 | |
| JPS6236385B2 (ja) | ||
| JPH04146652A (ja) | Ｉｃ用メタルパッケージ | |
| JP2003179176A (ja) | 配線基板 |