JPH0196952A - 気密封止チツプキヤリア - Google Patents
気密封止チツプキヤリアInfo
- Publication number
- JPH0196952A JPH0196952A JP62253632A JP25363287A JPH0196952A JP H0196952 A JPH0196952 A JP H0196952A JP 62253632 A JP62253632 A JP 62253632A JP 25363287 A JP25363287 A JP 25363287A JP H0196952 A JPH0196952 A JP H0196952A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- integrated circuit
- substrate
- stud
- circuit chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000011347 resin Substances 0.000 claims abstract description 16
- 229920005989 resin Polymers 0.000 claims abstract description 16
- 238000007789 sealing Methods 0.000 claims abstract description 14
- 238000002844 melting Methods 0.000 claims abstract description 11
- 230000008018 melting Effects 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 7
- 230000017525 heat dissipation Effects 0.000 claims description 17
- 229910000679 solder Inorganic materials 0.000 abstract description 17
- 239000004065 semiconductor Substances 0.000 abstract 1
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000005201 scrubbing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83909—Post-treatment of the layer connector or bonding area
- H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、気密封止チップキャリアに係り、特に電子計
算機等に使用される大消費電力の集積回路チップを、多
数実装する場合に好適なチップキャリアに関する。
算機等に使用される大消費電力の集積回路チップを、多
数実装する場合に好適なチップキャリアに関する。
電子計算機等においては、回路動作を１廟速に行なうた
め、大消費電力の集積回路チップを、プリント板あるい
はセラミック板等の配線基板上に高密度に実装する方式
が広く採用されている。これらの集積回路チップは、外
界からの水分や汚れに対して信頼性を確保するため気密
状態に置く必要があるが、一方で上記配線基板の発熱は
数百ワットにも及ぶ、従って、気密状態を確保しながら
、外界へ向けての低熱抵抗の熱伝導径路を有する集積回
路チップの実装構造を実現することが、高速な電子計算
機を実現するうえで重要な鍵となる。
め、大消費電力の集積回路チップを、プリント板あるい
はセラミック板等の配線基板上に高密度に実装する方式
が広く採用されている。これらの集積回路チップは、外
界からの水分や汚れに対して信頼性を確保するため気密
状態に置く必要があるが、一方で上記配線基板の発熱は
数百ワットにも及ぶ、従って、気密状態を確保しながら
、外界へ向けての低熱抵抗の熱伝導径路を有する集積回
路チップの実装構造を実現することが、高速な電子計算
機を実現するうえで重要な鍵となる。
このような実装構造のひとつとして、集積回路チップを
個別に気密封止したチップキャリアがある。第２図は従
来の気密封止チップキャリア（特開昭６０−２１７６４
１号公報）を示す断面図である。この気密封止チップキ
ャリアにおいて、集積回路チップ１は、セラミック製の
基板６．側壁を形成する枠状の部材５．カバー１３から
なる気密空間内に保持されている。
個別に気密封止したチップキャリアがある。第２図は従
来の気密封止チップキャリア（特開昭６０−２１７６４
１号公報）を示す断面図である。この気密封止チップキ
ャリアにおいて、集積回路チップ１は、セラミック製の
基板６．側壁を形成する枠状の部材５．カバー１３から
なる気密空間内に保持されている。
また、集積回路チップの信号は、集積回路チップの電極
に接続されたリード１２、基板上の配線（図示せず）、
スルーホール８を介して、基板裏面の端子パッド７に導
かれている。複数の気密封止チップキャリアを、この端
子パッド７を介して、配線基板９上に搭載することによ
り、複数の集積回路チップを電気的に相互接続すること
ができる。
に接続されたリード１２、基板上の配線（図示せず）、
スルーホール８を介して、基板裏面の端子パッド７に導
かれている。複数の気密封止チップキャリアを、この端
子パッド７を介して、配線基板９上に搭載することによ
り、複数の集積回路チップを電気的に相互接続すること
ができる。
さらに、集積回路チップで発生した熱は、集積回路チッ
プ裏面から熱伝導性接着剤１４を介して、カバー１３に
伝わる。
プ裏面から熱伝導性接着剤１４を介して、カバー１３に
伝わる。
しかし、第２図に示す気密封止チップキャリアにおいて
は、リード１２により集積回路チップ１を基板６に接続
したのち、カバー１３と集積回路チップ１を熱伝導性接
着剤１４により固着する必要がある。従って、カバー１
３と集積回路チップ１の接合を良好に行なうために、加
重を印加するあるいはスクラブをかける等の作業を行な
うと。
は、リード１２により集積回路チップ１を基板６に接続
したのち、カバー１３と集積回路チップ１を熱伝導性接
着剤１４により固着する必要がある。従って、カバー１
３と集積回路チップ１の接合を良好に行なうために、加
重を印加するあるいはスクラブをかける等の作業を行な
うと。
リードが破断する可能性があり、熱抵抗の低減に限界が
ある。
ある。
また、集積回路チップ１が傾いたり、熱伝導性接着剤の
塗布厚さが不均一であると、カバー１３と枠状の部材５
との間隔が広くなり、カバー接着剤１５が集積回路チッ
プ側に流れ込み、気密封止が容易でなくなる可能性があ
る。
塗布厚さが不均一であると、カバー１３と枠状の部材５
との間隔が広くなり、カバー接着剤１５が集積回路チッ
プ側に流れ込み、気密封止が容易でなくなる可能性があ
る。
本発明の目的は、集積回路チップの傾きや封止用部材の
厚さの不均一によりチップキャリアの気密性を損なうこ
となく、かつ熱伝導性の良好な気密封止チップキャリア
を提供することにある。
厚さの不均一によりチップキャリアの気密性を損なうこ
となく、かつ熱伝導性の良好な気密封止チップキャリア
を提供することにある。
この目的を達成するため、この発明においては、放熱ス
タットを固着した集積回路チップを、枠状の部材を固着
した基板上に搭載し、封止用の電気絶縁性樹脂を放熱ス
タットと枠状部材の間に充填することにより、チップキ
ャリアの気密封１にを行なう。
タットを固着した集積回路チップを、枠状の部材を固着
した基板上に搭載し、封止用の電気絶縁性樹脂を放熱ス
タットと枠状部材の間に充填することにより、チップキ
ャリアの気密封１にを行なう。
また、上記樹脂の表面を低融点金属で被覆することによ
り、さらに気密性を向上させることができる。
り、さらに気密性を向上させることができる。
この気密封止チップキャリアにおいては、放熱スタット
と枠状部材の間隔を必要に応じて任意にとれるので、集
積回路チップや放熱スタットの傾きを広い範囲で吸収す
ることができる。
と枠状部材の間隔を必要に応じて任意にとれるので、集
積回路チップや放熱スタットの傾きを広い範囲で吸収す
ることができる。
また、集積回路チップと基板間の電気的接続部は全て封
止用の電気絶縁性樹脂でコーティングされているので、
樹脂の表面に気密性の良好な金属製の皮膜を構成しても
、これが電気的短絡の原因になることはない。
止用の電気絶縁性樹脂でコーティングされているので、
樹脂の表面に気密性の良好な金属製の皮膜を構成しても
、これが電気的短絡の原因になることはない。
さらに、集積回路チップで発熱する熱は、高熱伝導性の
放熱スタットを介して直接チップキャリア外部へ導かれ
るので、良好な熱伝導特性を得ることができる。
放熱スタットを介して直接チップキャリア外部へ導かれ
るので、良好な熱伝導特性を得ることができる。
第１図は本発明の実施例を示す断面図である。
チップキャリアは、基板６に枠状の部材５を銀ろう付は
等により固着し形成してキャビティ状の空間内に放熱ス
タット３を固着した集積回路チップ１を、微細なはんだ
端子４を介して、上記基板に接続し、枠状の部材５と放
熱スタット３の間に集積回路チップ１．はんだ端子４．
基板６の表面を完全に覆うように、封止用の電気絶縁性
樹脂１０を充填したものである。第１図では、さらに気
密性を良好にするため、樹脂の上部に低融点金属１１の
被覆を形成しである。
等により固着し形成してキャビティ状の空間内に放熱ス
タット３を固着した集積回路チップ１を、微細なはんだ
端子４を介して、上記基板に接続し、枠状の部材５と放
熱スタット３の間に集積回路チップ１．はんだ端子４．
基板６の表面を完全に覆うように、封止用の電気絶縁性
樹脂１０を充填したものである。第１図では、さらに気
密性を良好にするため、樹脂の上部に低融点金属１１の
被覆を形成しである。
ここで、集積回路チップ１の電気信号は、はんだ端子４
．基板６内部のスルーホール８を介してチップキャリア
外部へ導かれ、はんだ接続部７により配線基板９に接続
される。また、集砧回路チップ１で生ずる熱は、放熱ス
タット３によりチップキャリア外部に導かれ、放熱スタ
ットに固着または圧接するヒートシンク（図示せず）で
吸収される。
．基板６内部のスルーホール８を介してチップキャリア
外部へ導かれ、はんだ接続部７により配線基板９に接続
される。また、集砧回路チップ１で生ずる熱は、放熱ス
タット３によりチップキャリア外部に導かれ、放熱スタ
ットに固着または圧接するヒートシンク（図示せず）で
吸収される。
放熱スタット３の材質としては、銅やアルミニウム等の
高熱伝導性の金属、あるいは高熱伝、づ性の炭化ケイ素
やチッ化アルミニウム等のセラミグス材料が使用できる
。
高熱伝導性の金属、あるいは高熱伝、づ性の炭化ケイ素
やチッ化アルミニウム等のセラミグス材料が使用できる
。
次に、放熱スタット３と集積回路チップ１の接合に関し
ては、集積回路チップ１をはんだ端子４を介して基板６
に接続したのち放熱スタット３を集積回路チップ１の裏
面（素子の形成されていない而）に固着する場合と、放
熱スタット３を集積回路チップ１に固着したのち両者を
一括して基板６に接続する場合の２通りが考えられる。
ては、集積回路チップ１をはんだ端子４を介して基板６
に接続したのち放熱スタット３を集積回路チップ１の裏
面（素子の形成されていない而）に固着する場合と、放
熱スタット３を集積回路チップ１に固着したのち両者を
一括して基板６に接続する場合の２通りが考えられる。
ここで例えば、はんだ端子４の材質を鉛９５％−すず５
％のはんだ（融点３１４℃）、はんだ接続部７の材質を
鉛４０％−すず６０％のはんだ（融点１８３℃）とする
と、前者の場合にはすず９６．５ ％−銀３．５ ％は
んだ（融点２２１℃）が、後者の場合には金８０％−ゲ
ルマニウム２０％のはんだ（融点３５６℃）が、接合部
材２として使用可能である。
％のはんだ（融点３１４℃）、はんだ接続部７の材質を
鉛４０％−すず６０％のはんだ（融点１８３℃）とする
と、前者の場合にはすず９６．５ ％−銀３．５ ％は
んだ（融点２２１℃）が、後者の場合には金８０％−ゲ
ルマニウム２０％のはんだ（融点３５６℃）が、接合部
材２として使用可能である。
また、封止用樹脂としては通常のプラスチックパッケー
ジに使用されているものが適用可能であるが、樹脂に石
英製のフィラーを配合することにより樹脂の熱膨張係数
を低減し、はんだ端子４の接続信頼性を向上させること
も可能である。
ジに使用されているものが適用可能であるが、樹脂に石
英製のフィラーを配合することにより樹脂の熱膨張係数
を低減し、はんだ端子４の接続信頼性を向上させること
も可能である。
さらに、封止樹脂１０の表面に金属性の被覆を形成する
場合は、上述の接合部材よりも低い融点を持つ合金、例
えば釦１５％−インジウム８０％−銀５％のはんだ（融
点１４９℃）を使用すればよい。
場合は、上述の接合部材よりも低い融点を持つ合金、例
えば釦１５％−インジウム８０％−銀５％のはんだ（融
点１４９℃）を使用すればよい。
以上説明したように、この発明に係る気密封止チップキ
ャリアにおいては、集積回路チップや放熱スタットの傾
きや高さばらつき等の位置ずれに対して気密性を損なう
ことがなく、また熱伝導性も良好であるので、集積回路
チップを高密度に実装することができる。
ャリアにおいては、集積回路チップや放熱スタットの傾
きや高さばらつき等の位置ずれに対して気密性を損なう
ことがなく、また熱伝導性も良好であるので、集積回路
チップを高密度に実装することができる。
第１図は本発明の実施例を示す断面図、第２図は従来例
を示す断面図である。 １・・・集積回路チップ、２・・・接合部材、３・・・
放熱スタット、４・・・はんだ端子、５・・・枠状部材
、６・・・基板、７・・・はんだ接合部、８・・・スル
、−ホール、９・・パ配線基板、１０・・・封止用樹止
、１１低融点金属。
を示す断面図である。 １・・・集積回路チップ、２・・・接合部材、３・・・
放熱スタット、４・・・はんだ端子、５・・・枠状部材
、６・・・基板、７・・・はんだ接合部、８・・・スル
、−ホール、９・・パ配線基板、１０・・・封止用樹止
、１１低融点金属。
Claims (1)
- 【特許請求の範囲】 １、集積回路チップを搭載した基板と、該集積回路チッ
プを気密封止する手段を有し、該集積回路チップの電極
を気密封止領域外部ヘ取り出すための手段として、該基
板の内部に形成され、かつ該集積回路チップと電気的に
接続された配線構造を有する気密封止チップキャリアに
おいて、該基板の周囲に集積回路チップを取り囲むよう
に枠状の部材を設けるとともに、該集積回路チップ上に
放熱用のスタットを設け、該枠状部材と放熱スタットの
間に封止樹脂を充填したことを特徴とする気密封止チッ
プキャリア。 ２、上記封止用樹脂の表面が、低融点金属で被覆されて
いることを特徴とする特許請求の範囲第１項記載の気密
封止チップキャリア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62253632A JPH0196952A (ja) | 1987-10-09 | 1987-10-09 | 気密封止チツプキヤリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62253632A JPH0196952A (ja) | 1987-10-09 | 1987-10-09 | 気密封止チツプキヤリア |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0196952A true JPH0196952A (ja) | 1989-04-14 |
Family
ID=17254042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62253632A Pending JPH0196952A (ja) | 1987-10-09 | 1987-10-09 | 気密封止チツプキヤリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0196952A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05326625A (ja) * | 1992-04-06 | 1993-12-10 | Nec Corp | Ｌｓｉ実装構造 |
| EP0740340A2 (en) * | 1995-04-07 | 1996-10-30 | Shinko Electric Industries Co. Ltd. | Structure and process for mounting semiconductor chip |
| JP2002158316A (ja) * | 2000-11-16 | 2002-05-31 | Towa Corp | 半導体装置及びその製造方法 |
| JP2007123524A (ja) * | 2005-10-27 | 2007-05-17 | Shinko Electric Ind Co Ltd | 電子部品内蔵基板 |
| US20120287580A1 (en) * | 2009-11-20 | 2012-11-15 | Thales | Heat sinking device, notably for vertical components and/or components of complex form |
-
1987
- 1987-10-09 JP JP62253632A patent/JPH0196952A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05326625A (ja) * | 1992-04-06 | 1993-12-10 | Nec Corp | Ｌｓｉ実装構造 |
| EP0740340A2 (en) * | 1995-04-07 | 1996-10-30 | Shinko Electric Industries Co. Ltd. | Structure and process for mounting semiconductor chip |
| EP0740340A3 (en) * | 1995-04-07 | 1997-10-29 | Shinko Electric Ind Co | Structure and method of mounting a semiconductor device |
| US5737191A (en) * | 1995-04-07 | 1998-04-07 | Shinko Electric Industries Co., Ltd. | Structure and process for mounting semiconductor chip |
| JP2002158316A (ja) * | 2000-11-16 | 2002-05-31 | Towa Corp | 半導体装置及びその製造方法 |
| JP2007123524A (ja) * | 2005-10-27 | 2007-05-17 | Shinko Electric Ind Co Ltd | 電子部品内蔵基板 |
| US20120287580A1 (en) * | 2009-11-20 | 2012-11-15 | Thales | Heat sinking device, notably for vertical components and/or components of complex form |
| US8891242B2 (en) * | 2009-11-20 | 2014-11-18 | Thales | Heat sinking device, notably for vertical components and/or components of complex form |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2664754B2 (ja) | 高密度電子パッケージ及びその製造方法 | |
| JPS59141249A (ja) | 電力チツプ・パツケ−ジ | |
| JPH0196952A (ja) | 気密封止チツプキヤリア | |
| JP2691352B2 (ja) | 電子部品塔載装置 | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| JPH0382060A (ja) | 半導体装置 | |
| JPS63190363A (ja) | パワ−パツケ−ジ | |
| JP2907187B2 (ja) | ベアチップ実装方法および半導体集積回路装置 | |
| JPH0773110B2 (ja) | 半導体集積回路装置 | |
| JP3048707B2 (ja) | 混成集積回路 | |
| JPS63136655A (ja) | チツプキヤリア | |
| JP2531125B2 (ja) | Ｉｃチップキャリアモジュ―ル | |
| US5313091A (en) | Package for a high power electrical component | |
| JPH1187575A (ja) | 半導体装置 | |
| JPH04144162A (ja) | 半導体装置 | |
| JP2947468B2 (ja) | 複合電子回路装置 | |
| JP2879503B2 (ja) | 面実装型電子回路装置 | |
| JP3011502B2 (ja) | 混成集積回路 | |
| KR100264644B1 (ko) | 모듈 패키지 | |
| JP2504262Y2 (ja) | 半導体モジュ―ル | |
| JPS6236385B2 (ja) | ||
| JPH0794670A (ja) | 混成集積回路装置 | |
| JPS63276258A (ja) | 半導体集積回路装置 | |
| JP2000150717A (ja) | 表面実装用の半導体パッケ―ジ | |
| JPH02267942A (ja) | 半導体チップの実装構造 |