JPH02267942A - 半導体チップの実装構造 - Google Patents
半導体チップの実装構造Info
- Publication number
- JPH02267942A JPH02267942A JP1089046A JP8904689A JPH02267942A JP H02267942 A JPH02267942 A JP H02267942A JP 1089046 A JP1089046 A JP 1089046A JP 8904689 A JP8904689 A JP 8904689A JP H02267942 A JPH02267942 A JP H02267942A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- film
- wiring board
- sealing
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 91
- 229910052751 metal Inorganic materials 0.000 claims abstract description 61
- 239000002184 metal Substances 0.000 claims abstract description 60
- 238000007789 sealing Methods 0.000 claims abstract description 51
- 239000004020 conductor Substances 0.000 claims abstract description 35
- 230000001681 protective effect Effects 0.000 claims abstract description 10
- 238000009792 diffusion process Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 abstract description 14
- 238000000034 method Methods 0.000 abstract description 10
- 230000000694 effects Effects 0.000 description 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 11
- 229910052737 gold Inorganic materials 0.000 description 11
- 239000010931 gold Substances 0.000 description 11
- 229910000679 solder Inorganic materials 0.000 description 10
- 230000017525 heat dissipation Effects 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- 239000000945 filler Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000008646 thermal stress Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229920000742 Cotton Polymers 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000005272 metallurgy Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
- -1 solder Chemical class 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29011—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29012—Shape in top view
- H01L2224/29013—Shape in top view being rectangular or square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2902—Disposition
- H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
- H01L2224/29035—Disposition the layer connector covering only portions of the surface to be connected covering only the peripheral area of the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は外部との接続のためにバンプ電極ないしは金属
の突起電極を備える半導体チップ、とくに集積回路装置
用の半導体チップを配線基板上に直接に実装するための
構造に関する。
の突起電極を備える半導体チップ、とくに集積回路装置
用の半導体チップを配線基板上に直接に実装するための
構造に関する。
周知のように、半導体装置とくに集積回路装置を印刷配
線基板等に実装するには、その半導体チップをプラスチ
ックパッケージ等に一旦収納した上でそれから突出する
リードを配ｖａ基板の対応する配線導体にはんだ付は等
で接続する構造がふつうであるが、実装に要する面積や
手間を縮小かつ節約するため、半導体チップをバンプ電
極を備えるいわゆるフリップチップとし、パッケージを
介さずに配線基板上に直接に実装する構造がまずます広
く採用されるようになって来た。しかし、そのままでは
外気の影響を受けやすいので、半導体チップを実装した
後の配線基板は一種のパッケージ内に収納される場合が
多い。
線基板等に実装するには、その半導体チップをプラスチ
ックパッケージ等に一旦収納した上でそれから突出する
リードを配ｖａ基板の対応する配線導体にはんだ付は等
で接続する構造がふつうであるが、実装に要する面積や
手間を縮小かつ節約するため、半導体チップをバンプ電
極を備えるいわゆるフリップチップとし、パッケージを
介さずに配線基板上に直接に実装する構造がまずます広
く採用されるようになって来た。しかし、そのままでは
外気の影響を受けやすいので、半導体チップを実装した
後の配線基板は一種のパッケージ内に収納される場合が
多い。
第５図はかかる従来例を示すものである。図の例では、
複数個の半導体チップ１０が他の電子部品４０とどもに
、それらの多数個のバンプを極１６を配線基板３０のセ
ラミック等からなる絶縁基板３１士、の対応する配線導
体３２と接合して接続することにより実装される。半導
体チップ１０に対する外気の影響を遮断するため、絶縁
基板３１の周縁に筒状のケース５１が取り付けられ、そ
の内部にシリコーンラバー等の絶縁性の充填物５２をい
わゆるボッティング等の手段で充填して硬化させること
により、半導体チップ１０を充填物５２内に封止する。
複数個の半導体チップ１０が他の電子部品４０とどもに
、それらの多数個のバンプを極１６を配線基板３０のセ
ラミック等からなる絶縁基板３１士、の対応する配線導
体３２と接合して接続することにより実装される。半導
体チップ１０に対する外気の影響を遮断するため、絶縁
基板３１の周縁に筒状のケース５１が取り付けられ、そ
の内部にシリコーンラバー等の絶縁性の充填物５２をい
わゆるボッティング等の手段で充填して硬化させること
により、半導体チップ１０を充填物５２内に封止する。
（発明が解決しようとする課題）
一ト述の従来技術では、バンプ電極を備える半導体チッ
プを配線基板」−に直接に実装することにより、実装面
積を減らしかつボンディング等の手間を省けるが、外気
の影響を遮断するために半導体チップを配線基板と一緒
に封止する要があり、実装後の配線基板を含めた全体の
サイズがまだ大きく、封止にケースや充填物が必要で、
かつ封止作業に手間が掛かる問題が残っている。
プを配線基板」−に直接に実装することにより、実装面
積を減らしかつボンディング等の手間を省けるが、外気
の影響を遮断するために半導体チップを配線基板と一緒
に封止する要があり、実装後の配線基板を含めた全体の
サイズがまだ大きく、封止にケースや充填物が必要で、
かつ封止作業に手間が掛かる問題が残っている。
また、封止材料の熱伝導が一般には必ずしも良好でない
ので、とくに大電力を扱う半導体チップでは熱放散が不
充分になりやすい。さらには、配線基板の絶縁基板にセ
ラミック材料を用いても、その熱膨張が半導体チップと
若干具なるので、温度上昇時の熱膨張差によってバンプ
電極に熱応力が掛かり、それが破損したり配線導体との
接合が剥がれて、接続不良が発生しやすくなる。
ので、とくに大電力を扱う半導体チップでは熱放散が不
充分になりやすい。さらには、配線基板の絶縁基板にセ
ラミック材料を用いても、その熱膨張が半導体チップと
若干具なるので、温度上昇時の熱膨張差によってバンプ
電極に熱応力が掛かり、それが破損したり配線導体との
接合が剥がれて、接続不良が発生しやすくなる。
本発明はかかる問題点を解決して、半導体チップを配線
基板上に実装した後は、それを外気と遮断するために封
止をとくに必要としない半導体チップの実装構造を得る
ことを目的とする。
基板上に実装した後は、それを外気と遮断するために封
止をとくに必要としない半導体チップの実装構造を得る
ことを目的とする。
この目的は本発明によれば、冒ｕ記載のようにバンプｔ
ｉを介して外部と接続すべき半導体チップを配線基板上
に直接に実装するに際して、半導体チップ側には、半導
体層が拡散により作り込まれた活性領域が存するその表
面側にバンプ電極を設けるとともに、この表面を覆う保
りＩ膜上にバンプ電極と同じ金属からなりかつほぼ同じ
厚みをもつシール金属膜を少なくとも活性領域を囲むよ
うに設け、配線基板側には、半導体チップ側のバンプ電
極に対応するパターンを持つ配線導体と、シール金属Ｈ
に相応するパターンを持ち接続導体膜と同じ金属からな
るシール相手膜とを設け、半導体チップを配線基板上に
実装するために半導体チップのバンプ電極を配線基板の
配線導体に接続するために接合すると同時に、半導体チ
ップのシール金属膜を配線基板のシール相手膜と栢互に
接合することによって達成される。
ｉを介して外部と接続すべき半導体チップを配線基板上
に直接に実装するに際して、半導体チップ側には、半導
体層が拡散により作り込まれた活性領域が存するその表
面側にバンプ電極を設けるとともに、この表面を覆う保
りＩ膜上にバンプ電極と同じ金属からなりかつほぼ同じ
厚みをもつシール金属膜を少なくとも活性領域を囲むよ
うに設け、配線基板側には、半導体チップ側のバンプ電
極に対応するパターンを持つ配線導体と、シール金属Ｈ
に相応するパターンを持ち接続導体膜と同じ金属からな
るシール相手膜とを設け、半導体チップを配線基板上に
実装するために半導体チップのバンプ電極を配線基板の
配線導体に接続するために接合すると同時に、半導体チ
ップのシール金属膜を配線基板のシール相手膜と栢互に
接合することによって達成される。
上記構成中の半導体チップのシール金属膜ば、各バンプ
電極を囲みかつ活性領域上を覆うように設けるのが、半
導体デツプに対する外気の影響をなくシ、バンプを極の
破損等を防止し、かつ熱放散を良好にする上で最も望ま
しく、さらにこのシール金属膜およびバンプを極をはん
だで構成するのが、実装作業を最も容易にする上で望ま
しい。
電極を囲みかつ活性領域上を覆うように設けるのが、半
導体デツプに対する外気の影響をなくシ、バンプを極の
破損等を防止し、かつ熱放散を良好にする上で最も望ま
しく、さらにこのシール金属膜およびバンプを極をはん
だで構成するのが、実装作業を最も容易にする上で望ま
しい。
しかし場合に応じて、シール金ｒｓｍを活性傾城を囲み
、あるいはバンプ電極をも囲む枠状パターンに形成する
ことができる。
、あるいはバンプ電極をも囲む枠状パターンに形成する
ことができる。
配線基板については、従来どおりセラミック配線基板と
するのが、バンプ電極の破損を防止し。
するのが、バンプ電極の破損を防止し。
かつ熱放散を良好にする上で最も望ましく、さらにはこ
の配線基板を少なくとも２層配線基板として、その半導
体チップ側の表面上の配線導体をバンプを極との接続に
専用とするのが、実装構造上からいって最も合理的であ
る。
の配線基板を少なくとも２層配線基板として、その半導
体チップ側の表面上の配線導体をバンプを極との接続に
専用とするのが、実装構造上からいって最も合理的であ
る。
本発明は、バンプ電極用の金属およびその配線導体との
接合を半導体チップの封止に利用できることに着目した
ものであって、上記構成からもわかるように、半導体チ
ップを配線基板上に実装する際に、そのバンプ電極を配
線基板の配線導体に接続するために接合すると同時に、
半導体チップのシール金属膜と配線基板のシール相手膜
とが栢互に接合され、これによって半導体チップ内のと
くに外気の影響を受けやすい活性ｆｉ１Ｍが少なくとも
封止されてしまうようにし、従って実装工程とは別の工
程によって半導体チップを封止する必要をなくすもので
ある。
接合を半導体チップの封止に利用できることに着目した
ものであって、上記構成からもわかるように、半導体チ
ップを配線基板上に実装する際に、そのバンプ電極を配
線基板の配線導体に接続するために接合すると同時に、
半導体チップのシール金属膜と配線基板のシール相手膜
とが栢互に接合され、これによって半導体チップ内のと
くに外気の影響を受けやすい活性ｆｉ１Ｍが少なくとも
封止されてしまうようにし、従って実装工程とは別の工
程によって半導体チップを封止する必要をなくすもので
ある。
このため、まず半導体チップ側には、バンプ電極を半導
体層が拡散により作り込まれた活性領域が存するその表
面側に設けるとともに、この表面を覆・う保！Ｉ膜上に
バンプ電極と同１〜金属からなりか−）はぼ同じ厚みを
もつシール金属膜を少なくとも活性令■域を囲むように
設ける。さらに、その実装相手方としての配線基板側に
は、半導体チップ側のバンプ電極に対応するパターンを
持つ配線導体と、シール金属）漫に相応するパターンを
持ち接続導体膜と同じ金属からなるシール相手膜とを設
けて置くことにより、半導体チップのバンプ電極を配線
基板の配線導体に接合すると全く同じ条件丁で半導体層
ツブのシール金ｒｉＡ膜と配線導体のシール相手膜とが
同時に接合され、これによって半導体チップの保ｉ膜で
覆われた活性領域がさらに完全に封止されるようにする
。
体層が拡散により作り込まれた活性領域が存するその表
面側に設けるとともに、この表面を覆・う保！Ｉ膜上に
バンプ電極と同１〜金属からなりか−）はぼ同じ厚みを
もつシール金属膜を少なくとも活性令■域を囲むように
設ける。さらに、その実装相手方としての配線基板側に
は、半導体チップ側のバンプ電極に対応するパターンを
持つ配線導体と、シール金属）漫に相応するパターンを
持ち接続導体膜と同じ金属からなるシール相手膜とを設
けて置くことにより、半導体チップのバンプ電極を配線
基板の配線導体に接合すると全く同じ条件丁で半導体層
ツブのシール金ｒｉＡ膜と配線導体のシール相手膜とが
同時に接合され、これによって半導体チップの保ｉ膜で
覆われた活性領域がさらに完全に封止されるようにする
。
従って、本発明によれば、半導体チップを配線基板に実
装すると同時にその活性領域に対する封止を完了さゼる
ことにより、上述の所期の課題を解決することができる
。
装すると同時にその活性領域に対する封止を完了さゼる
ことにより、上述の所期の課題を解決することができる
。
（実施例）
以下、図を参照しながら本発明の具体実施例を説明する
。第１図（ａ）ば本発明における半導体チップ１０をバ
ンプ電極が設けられた表面側から見た平面図、第１図（
ｂ）はこの半導体チップ１０を配線基板３０に実装置５
．た状態で示す同図（ａ）のＸ−Ｘ矢視断面であり、そ
の円Ａで囲んだ部分の詳細が第２図に示されている。こ
れらの図の前の第５図に対応する部分には同じ符号が付
されている。
。第１図（ａ）ば本発明における半導体チップ１０をバ
ンプ電極が設けられた表面側から見た平面図、第１図（
ｂ）はこの半導体チップ１０を配線基板３０に実装置５
．た状態で示す同図（ａ）のＸ−Ｘ矢視断面であり、そ
の円Ａで囲んだ部分の詳細が第２図に示されている。こ
れらの図の前の第５図に対応する部分には同じ符号が付
されている。
第１図の半導体チップ１０は集積回路装置用のもので、
同図（ａ）にはそれを構成する回路要素用に種々の半導
体層が拡散によって作り込まれた活性領域１０ａが細線
で囲んで簡略に示されており、その上は後述のように保
護膜によって覆われるが、なお最も外気の影響を受けや
すい部分である。バンプ電極１６は、半導体チップ１０
の、二の活性ＳＨ域１０ａ側の表面に、ぶつ・）図のよ
う（こその周縁に沿って多数個９例えば数十〜数百側配
設され、。活性領域１０ａ内の集積回路の要所と図で綿
線で簡略に示された接続膜１３を介して接続されている
。
同図（ａ）にはそれを構成する回路要素用に種々の半導
体層が拡散によって作り込まれた活性領域１０ａが細線
で囲んで簡略に示されており、その上は後述のように保
護膜によって覆われるが、なお最も外気の影響を受けや
すい部分である。バンプ電極１６は、半導体チップ１０
の、二の活性ＳＨ域１０ａ側の表面に、ぶつ・）図のよ
う（こその周縁に沿って多数個９例えば数十〜数百側配
設され、。活性領域１０ａ内の集積回路の要所と図で綿
線で簡略に示された接続膜１３を介して接続されている
。
これらのバンプ電極１６はそれぞれ例えば１００４径の
大きさのもので、はんだ、金、ｔｉ４等の種々の金属で
形成されるが、本発明の実施上はこれをはんだで形成す
るのが最も望ましい。これは、このバンプ電極１６と同
材料のシール金ｉ膜２０杏同図（ｂ）のように配線基板
３０のシール相手膜３２とはんだ付は接合したときの封
止効果の信頼度が最も高いからである。シール金属膜２
０はこの例では各バンプ１を極１０を囲みかつ活性領域
Ｌｏａｆを覆うように。
大きさのもので、はんだ、金、ｔｉ４等の種々の金属で
形成されるが、本発明の実施上はこれをはんだで形成す
るのが最も望ましい。これは、このバンプ電極１６と同
材料のシール金ｉ膜２０杏同図（ｂ）のように配線基板
３０のシール相手膜３２とはんだ付は接合したときの封
止効果の信頼度が最も高いからである。シール金属膜２
０はこの例では各バンプ１を極１０を囲みかつ活性領域
Ｌｏａｆを覆うように。
つまりバンプ電極１０が作り込まれた範囲を除いて半導
体チップ１０の活性領域１０ａ（！！裏表面ほぼ全面を
覆うように設けられ、バンプ電極１０と同じ金属例えば
はんだで構成される。
体チップ１０の活性領域１０ａ（！！裏表面ほぼ全面を
覆うように設けられ、バンプ電極１０と同じ金属例えば
はんだで構成される。
第２図にこの詳細を要部断面で示す、半導体チップ１０
の集積回路等が作り込まれている半導体基体１１は、バ
ンプ電極１６が設けられる個所では例えばＰ形であって
、通例のように酸化膜１２により覆われ、その上にふつ
うはアルミである上述の接続Ｉｌ！Ｊ１３が配設され、
さらにその上に窒化シリコン等の保護膜１４が被せられ
ている。
の集積回路等が作り込まれている半導体基体１１は、バ
ンプ電極１６が設けられる個所では例えばＰ形であって
、通例のように酸化膜１２により覆われ、その上にふつ
うはアルミである上述の接続Ｉｌ！Ｊ１３が配設され、
さらにその上に窒化シリコン等の保護膜１４が被せられ
ている。
バンプ電極１６ばこの保１ＨＨａに明Ｕた窓部内で接続
膜１３と導電接触するように設ＤＪられ、ふつうは電解
め、りきにより成長されるので、下地膜１５が接続膜１
３とバンプ電極１６の間に介在される。この下地膜１５
は電解めっき時の電極に利用されるチタン等の第１下地
膜１５ａと、銅等の第２下地膜１５ｂとの２層構成にな
っており、本発明によるシール金属膜２０もこの下地Ｍ
１５上に、ただＬ２常に保護膜１４上に電解めっきによ
つてバンプ１ｔｉｉ６と同時成長される。この例では、
これらのバンプｔｉ１６とシール金属膜２０ははんだで
構成されるので、電解めっき後にフラックスの存在下で
加熱溶融させるいわゆるリフロー処理により第２下地膜
１５ｂの銅等と気密にはんだ付けされ、この際のはんだ
の溶融により図のように丸みを帯びた先端形状に形成さ
れる。バンプｔｉ１６の高さは例えば１０〇−程度で、
シール金属膜２０はそれよりは低いが図のようにそれと
ほぼ同じ厚みに形成される。なお、第１下地Ｍ１５δに
チタン等を用いることにより、保護膜１４と高い気密性
を保つことができる。
膜１３と導電接触するように設ＤＪられ、ふつうは電解
め、りきにより成長されるので、下地膜１５が接続膜１
３とバンプ電極１６の間に介在される。この下地膜１５
は電解めっき時の電極に利用されるチタン等の第１下地
膜１５ａと、銅等の第２下地膜１５ｂとの２層構成にな
っており、本発明によるシール金属膜２０もこの下地Ｍ
１５上に、ただＬ２常に保護膜１４上に電解めっきによ
つてバンプ１ｔｉｉ６と同時成長される。この例では、
これらのバンプｔｉ１６とシール金属膜２０ははんだで
構成されるので、電解めっき後にフラックスの存在下で
加熱溶融させるいわゆるリフロー処理により第２下地膜
１５ｂの銅等と気密にはんだ付けされ、この際のはんだ
の溶融により図のように丸みを帯びた先端形状に形成さ
れる。バンプｔｉ１６の高さは例えば１０〇−程度で、
シール金属膜２０はそれよりは低いが図のようにそれと
ほぼ同じ厚みに形成される。なお、第１下地Ｍ１５δに
チタン等を用いることにより、保護膜１４と高い気密性
を保つことができる。
以上のよ・うにバンプ電極１６とシール金属＠２０を設
けた半導体チップ１０は１．従来と全く同じ方法で第１
図０））に示すように配線基板３０」−に実装すること
ができる。配線基板３０は、その絶縁基板３１に従来と
同様に熱膨張係数の比較的小さなアルミナ等のセラミッ
ク基板を用いるのが望ましく、かつ図示のように２層な
いしはそれ以上の多層配線構造とするのが好適である。
けた半導体チップ１０は１．従来と全く同じ方法で第１
図０））に示すように配線基板３０」−に実装すること
ができる。配線基板３０は、その絶縁基板３１に従来と
同様に熱膨張係数の比較的小さなアルミナ等のセラミッ
ク基板を用いるのが望ましく、かつ図示のように２層な
いしはそれ以上の多層配線構造とするのが好適である。
この例における配線基板３０の実装面側には、半導体チ
ップ１０のバンプ電極１Ｇに対応するパターンを持つ配
線導体３２と、シール金属膜２０に相応するパターンを
持つシール相手膜３３とが配設され、反実装面側には配
線導体３５が配設されており、両表面側の配線導体３２
と３５は絶縁基板３１に明けたスルーホールないし孔を
介してタングステン等の接続金属３４により栢互に接続
されている。半導体チップ１０がこの配線基板３０上に
第１図０））のように実装されたとき、半導体チップ１
０はバンプｔ ＩＩ １６．配線導体３２．接続金属３
４および配線導体３５を介して外部回路と接続される、 本発明では、配線導体３２とシール相手膜３３とは同じ
材料１例えばタングステンと数−程度のニッケルとの複
合金属膜で構成され、この例のようにバンプ電極１６お
よびシール金属膜２０がはんだの場合は、実装時のはん
だ付けを容易にするためニッケル膜の表面を金等のごく
薄い無電解めっき膜で覆って置くのがよい。実装のため
の接合作業は、はんだの種類によっても若干具なるが、
一般には２００〜３００’Ｃの温度でかつ僅かな加圧条
件下で行なうことでよく、これによってバンプｆ極ＩＧ
と配線導体３２とが接合されると同時に、シール金属膜
２０とシール相手膜３３とが気密に接合される。バンプ
電極１６およびシール金属膜２０が金や銅からなる場合
には、より高温の加圧下で配線導体３２およびシール相
手膜３３と同時に熱圧接される。
ップ１０のバンプ電極１Ｇに対応するパターンを持つ配
線導体３２と、シール金属膜２０に相応するパターンを
持つシール相手膜３３とが配設され、反実装面側には配
線導体３５が配設されており、両表面側の配線導体３２
と３５は絶縁基板３１に明けたスルーホールないし孔を
介してタングステン等の接続金属３４により栢互に接続
されている。半導体チップ１０がこの配線基板３０上に
第１図０））のように実装されたとき、半導体チップ１
０はバンプｔ ＩＩ １６．配線導体３２．接続金属３
４および配線導体３５を介して外部回路と接続される、 本発明では、配線導体３２とシール相手膜３３とは同じ
材料１例えばタングステンと数−程度のニッケルとの複
合金属膜で構成され、この例のようにバンプ電極１６お
よびシール金属膜２０がはんだの場合は、実装時のはん
だ付けを容易にするためニッケル膜の表面を金等のごく
薄い無電解めっき膜で覆って置くのがよい。実装のため
の接合作業は、はんだの種類によっても若干具なるが、
一般には２００〜３００’Ｃの温度でかつ僅かな加圧条
件下で行なうことでよく、これによってバンプｆ極ＩＧ
と配線導体３２とが接合されると同時に、シール金属膜
２０とシール相手膜３３とが気密に接合される。バンプ
電極１６およびシール金属膜２０が金や銅からなる場合
には、より高温の加圧下で配線導体３２およびシール相
手膜３３と同時に熱圧接される。
以上のよ・うに本発明構造により実装された半導体チッ
プエ０では、その活性開城１０ａは保護膜１４により覆
われている上から、さらにシール金ｌｌＡ１１１２０に
よって囲まれかつこの例では覆われるので、外気の影響
から完全に遮断ないし封止される。
プエ０では、その活性開城１０ａは保護膜１４により覆
われている上から、さらにシール金ｌｌＡ１１１２０に
よって囲まれかつこの例では覆われるので、外気の影響
から完全に遮断ないし封止される。
また、この実施例では、各バンプ電極１Ｇもシール金［
ＩＢｔ２０によりて囲まれ、かつバンプ電極を除く半導
体チップ１０のほぼ全面を覆うシール金属膜２０が配線
基板３０例のシール相手膜３３と接合されるので、半導
体升ツブ１０ど配線基板３０との熱膨張係数の差に基づ
く熱応力はすべてシール金属膜２０によって負担されて
バンプ電極１６に掛かることがなくなり、従って従来の
ように使用中にバンプ電極１６が破損したり配線導体３
２との接合が外れたりするおそれがなくなる。
ＩＢｔ２０によりて囲まれ、かつバンプ電極を除く半導
体チップ１０のほぼ全面を覆うシール金属膜２０が配線
基板３０例のシール相手膜３３と接合されるので、半導
体升ツブ１０ど配線基板３０との熱膨張係数の差に基づ
く熱応力はすべてシール金属膜２０によって負担されて
バンプ電極１６に掛かることがなくなり、従って従来の
ように使用中にバンプ電極１６が破損したり配線導体３
２との接合が外れたりするおそれがなくなる。
さらに、半導体チップ１０内の発熱源でもある活性領域
１０ａ！覆うシール金ｉ膜２０が配線基板３０のシール
相手膜３３と熱的にも密に接合されるので、活性ｆｉＪ
ｉ＠ｌｏａ内の発熱量は配線基板３０に直ちに伝導され
て放熱され、かつ半導体チップ１０の配線基板３０と反
対側の面も従来のよ・うに熱伝導があまりよくない充填
物等で覆われていないので、この面側からの空気への放
熱も良好になる。これかられかるように、この実施例構
造は比較的大形で発熱量の多い半導体チップの実装に適
する。
１０ａ！覆うシール金ｉ膜２０が配線基板３０のシール
相手膜３３と熱的にも密に接合されるので、活性ｆｉＪ
ｉ＠ｌｏａ内の発熱量は配線基板３０に直ちに伝導され
て放熱され、かつ半導体チップ１０の配線基板３０と反
対側の面も従来のよ・うに熱伝導があまりよくない充填
物等で覆われていないので、この面側からの空気への放
熱も良好になる。これかられかるように、この実施例構
造は比較的大形で発熱量の多い半導体チップの実装に適
する。
第３図は本発明の異なる実施例を平面図の一部で示す、
この実施例ではバンプ電極は長方形の金バンプ電極１７
とされ、前の実施例と同様に半導体チップ１０の周縁に
沿って多数個配設される。シール金属膜２１も同様に金
で構成されるが、活性領域１０ａはもちろんバンプ電極
１７が配設された範囲も外側から囲む枠状パターンに形
成され、金材料を極力節約できるように考慮されている
。半導体チップ１０の実装に当たっては、これらの金バ
ンプ電極１７およびシール金属膜２１は配線基板側の配
線導体およびシール相手膜と同時に熱圧接される。
この実施例ではバンプ電極は長方形の金バンプ電極１７
とされ、前の実施例と同様に半導体チップ１０の周縁に
沿って多数個配設される。シール金属膜２１も同様に金
で構成されるが、活性領域１０ａはもちろんバンプ電極
１７が配設された範囲も外側から囲む枠状パターンに形
成され、金材料を極力節約できるように考慮されている
。半導体チップ１０の実装に当たっては、これらの金バ
ンプ電極１７およびシール金属膜２１は配線基板側の配
線導体およびシール相手膜と同時に熱圧接される。
この実施例でも、シール金属膜２１を配線基板側のシー
ル相手膜に接合することにより、活性領域１０ａを外気
の影響から有効に封止でき、熱膨張係数の差に基づくバ
ンプ電極１７の破損等を防止する効果も前の実施例と大
体同じである。もちろん、半導体チップ１０内の発熱量
の配線基板側への放熱は前の実施例より不利になるが、
この実施例は半導体チップ１０が比較的小形でかつ消費
電力が低い場合にとくに適する。
ル相手膜に接合することにより、活性領域１０ａを外気
の影響から有効に封止でき、熱膨張係数の差に基づくバ
ンプ電極１７の破損等を防止する効果も前の実施例と大
体同じである。もちろん、半導体チップ１０内の発熱量
の配線基板側への放熱は前の実施例より不利になるが、
この実施例は半導体チップ１０が比較的小形でかつ消費
電力が低い場合にとくに適する。
第４図は本発明のさらに異なる実施例を第３図と同じ要
領で示し、この例では小形のはんだバンプ電極１Ｇが半
導体チップ１０の図の上下の辺に沿って多数個配設され
、同様にはんだからなるシ・−・ル金属膜２２は活性領
域１０ａのみを外側から囲む枠状パターンで形成される
。この実施例における活性領域１０ａに対する封止効果
およびバンプ電極１６の破損等の防止効果は前の二つの
実施例と同様であり、配線基板側への放熱効果は第１図
の実施例よりも不利になるが、容易にわかるようにシー
ル金属１！２２２を活性領域１０ａ上をも覆うように広
げることによりこの点を改善できる。
領で示し、この例では小形のはんだバンプ電極１Ｇが半
導体チップ１０の図の上下の辺に沿って多数個配設され
、同様にはんだからなるシ・−・ル金属膜２２は活性領
域１０ａのみを外側から囲む枠状パターンで形成される
。この実施例における活性領域１０ａに対する封止効果
およびバンプ電極１６の破損等の防止効果は前の二つの
実施例と同様であり、配線基板側への放熱効果は第１図
の実施例よりも不利になるが、容易にわかるようにシー
ル金属１！２２２を活性領域１０ａ上をも覆うように広
げることによりこの点を改善できる。
以上の説明からもわかるように、本発明はこれらの実施
例に限らず種々変形された態様で適宜実施をすることが
できる。実施例のバンプ電極およびシール金属膜の材料
はあくまで例示であって、必要に応じて種ノアの金属を
利用でき、シール金属膜を設ける範囲やパターン形状に
ついても、半導体チップの大きさや消費電力に応じて本
発明の要旨内で適宜な選択が可能である。
例に限らず種々変形された態様で適宜実施をすることが
できる。実施例のバンプ電極およびシール金属膜の材料
はあくまで例示であって、必要に応じて種ノアの金属を
利用でき、シール金属膜を設ける範囲やパターン形状に
ついても、半導体チップの大きさや消費電力に応じて本
発明の要旨内で適宜な選択が可能である。
以上のように本発明によれば、バンプ電極を介して外部
と接続ずべき半導体チップを配線基板に直接に実装する
に当たり、半導体チップ＠Ｇこは。
と接続ずべき半導体チップを配線基板に直接に実装する
に当たり、半導体チップ＠Ｇこは。
半導体層が拡散により作り込まれた活性領域が存するそ
の表面側にバンプ電極を設りると七もにこの表面を覆う
保護膜上にバンプ電極と同じ金属からなりかつほぼ同じ
厚みをもつシール金属膜を少なくとも活性領域全回むよ
うに設ｉＪ、配線基板側には９半導体チップ側のバンプ
電極乙こ対応するパターンを持つ配線導体と、シール金
属膜に相応するパターンを持ち接続導体膜と同（、・、
金属からなるシール相手膜とを設け、半導体チップのバ
ンプ電極を配線基板の配線導体に接続するために接合す
ると同時に、半導体チップのシール金属膜と配線基板の
シール相手膜とが栢互に接合されるようにしたので、半
導体チップの配線基板への実装と同時に、シール金属膜
により半導体チップの外気の影９を受けやすい活性ｆｉ
ｌ域を封止でき、別工程による封止の要をなくすことが
できる。
の表面側にバンプ電極を設りると七もにこの表面を覆う
保護膜上にバンプ電極と同じ金属からなりかつほぼ同じ
厚みをもつシール金属膜を少なくとも活性領域全回むよ
うに設ｉＪ、配線基板側には９半導体チップ側のバンプ
電極乙こ対応するパターンを持つ配線導体と、シール金
属膜に相応するパターンを持ち接続導体膜と同（、・、
金属からなるシール相手膜とを設け、半導体チップのバ
ンプ電極を配線基板の配線導体に接続するために接合す
ると同時に、半導体チップのシール金属膜と配線基板の
シール相手膜とが栢互に接合されるようにしたので、半
導体チップの配線基板への実装と同時に、シール金属膜
により半導体チップの外気の影９を受けやすい活性ｆｉ
ｌ域を封止でき、別工程による封止の要をなくすことが
できる。
また、この本発明構造によれば、半導体チップと配線基
板との間の熱膨張係数の差に基づく熱応力の少なくとも
大部分がシール金属膜によって負１、＋３され、バンプ
電極にかかる熱応力が従来よりも著しく軽減されるので
、バンプ電極が破損したりその配線導体との接合が外れ
るようなトラブルをなくして、半導体装置とくに集積回
路装置の長期使用（、ｔ １ｉ、１１度を向上すること
ができる。さらに、本発明により実装される半導体チ、
ツブは熱伝導率のあまり良好でない絶縁物等によって囲
まれることがないので、半導体チップ内の発熱量を従来
よりも速やかに放熱することができ、とくにシール金属
膜を活性９■域上をも覆うように設ける有利な実施態様
によれば、配線基板側への放熱を格段に良好にすること
ができる。
板との間の熱膨張係数の差に基づく熱応力の少なくとも
大部分がシール金属膜によって負１、＋３され、バンプ
電極にかかる熱応力が従来よりも著しく軽減されるので
、バンプ電極が破損したりその配線導体との接合が外れ
るようなトラブルをなくして、半導体装置とくに集積回
路装置の長期使用（、ｔ １ｉ、１１度を向上すること
ができる。さらに、本発明により実装される半導体チ、
ツブは熱伝導率のあまり良好でない絶縁物等によって囲
まれることがないので、半導体チップ内の発熱量を従来
よりも速やかに放熱することができ、とくにシール金属
膜を活性９■域上をも覆うように設ける有利な実施態様
によれば、配線基板側への放熱を格段に良好にすること
ができる。
かかる特長をもつ本発明構造は、大形でか・つ消費電力
量の多い集積回路装置等の半導体チップの直接実装に通
用してとくに効果が高く、実装に必要な面積を縮小１２
、実装の手間を省き、運転信頼度を向、Ｊユできる著効
を奏することができる。
量の多い集積回路装置等の半導体チップの直接実装に通
用してとくに効果が高く、実装に必要な面積を縮小１２
、実装の手間を省き、運転信頼度を向、Ｊユできる著効
を奏することができる。
第１図から第４図までが本発明に関し、第１図（ａ）、
（ｂ）は本発明の最良実施例における半導体チップの平
面図およびその配ｖ！４基板への実装状態を示す断ｉ図
、第２図はバンプ電極およびシール金属膜の詳細を示す
第１図の一部拡大断面図、第３図および第４図は本発明
のそれぞれ異なる実施例における半導体チップの一部の
平面図である。第５図は従来技術による半導体チップの
実装構造を示す断面図である。図において、 １０：半導体チップ、１０ａ：活性領域、１１：半導体
基体、１２二酸化膜、１３：接続膜、１４：保護膜、１
５：バンプ電極用の下地膜、１５ａ：第１下地膜、１５
ｂ二第２下地膜、１６：バンプ電極ないしはんだバンプ
を極、１７：金バンプ電極、２０〜２２：シール金属膜
、３０＝配線基板、３１：絶縁基板ないｊ、セラミック
基板、３２：配線導体、３３：シール相手膜、３４ニス
ルーホール内の接続金属、３５：配線導体、４０：電子
部品、５１：ケース、５２；封止用充填物、第１閉 第４図
（ｂ）は本発明の最良実施例における半導体チップの平
面図およびその配ｖ！４基板への実装状態を示す断ｉ図
、第２図はバンプ電極およびシール金属膜の詳細を示す
第１図の一部拡大断面図、第３図および第４図は本発明
のそれぞれ異なる実施例における半導体チップの一部の
平面図である。第５図は従来技術による半導体チップの
実装構造を示す断面図である。図において、 １０：半導体チップ、１０ａ：活性領域、１１：半導体
基体、１２二酸化膜、１３：接続膜、１４：保護膜、１
５：バンプ電極用の下地膜、１５ａ：第１下地膜、１５
ｂ二第２下地膜、１６：バンプ電極ないしはんだバンプ
を極、１７：金バンプ電極、２０〜２２：シール金属膜
、３０＝配線基板、３１：絶縁基板ないｊ、セラミック
基板、３２：配線導体、３３：シール相手膜、３４ニス
ルーホール内の接続金属、３５：配線導体、４０：電子
部品、５１：ケース、５２；封止用充填物、第１閉 第４図
Claims (1)
- バンプ電極を介して外部と接続すべき半導体チップを配
線基板上に直接に実装するための構造であって、半導体
チップ側には、半導体層が拡散により作り込まれた活性
領域が存するその表面側にバンプ電極を設けるとともに
、この表面を覆う保護膜上にバンプ電極と同じ金属から
なりかつほぼ同じ厚みをもつシール金属膜を少なくとも
活性領域を囲むように設け、配線基板側には、半導体チ
ップ側のバンプ電極に対応するパターンを持つ配線導体
と、シール金属膜に相応するパターンを持ち接続導体膜
と同じ金属からなるシール相手膜とを設け、半導体チッ
プを配線基板上に実装する際に、半導体チップのバンプ
電極を配線基板の配線導体に接続するために接合すると
同時に、半導体チップのシール金属膜と配線基板のシー
ル相手膜とが栢互に接合されるようにしたことを特徴と
する半導体チップの実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1089046A JPH02267942A (ja) | 1989-04-07 | 1989-04-07 | 半導体チップの実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1089046A JPH02267942A (ja) | 1989-04-07 | 1989-04-07 | 半導体チップの実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02267942A true JPH02267942A (ja) | 1990-11-01 |
Family
ID=13959947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1089046A Pending JPH02267942A (ja) | 1989-04-07 | 1989-04-07 | 半導体チップの実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02267942A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4323799A1 (de) * | 1992-07-15 | 1994-01-20 | Toshiba Kawasaki Kk | Halbleiteranordnung und Verfahren zu ihrer Herstellung |
| US6724084B1 (en) | 1999-02-08 | 2004-04-20 | Rohm Co., Ltd. | Semiconductor chip and production thereof, and semiconductor device having semiconductor chip bonded to solid device |
-
1989
- 1989-04-07 JP JP1089046A patent/JPH02267942A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4323799A1 (de) * | 1992-07-15 | 1994-01-20 | Toshiba Kawasaki Kk | Halbleiteranordnung und Verfahren zu ihrer Herstellung |
| DE4323799B4 (de) * | 1992-07-15 | 2005-04-28 | Toshiba Kawasaki Kk | Halbleiteranordnung und Verfahren zu ihrer Herstellung |
| US6724084B1 (en) | 1999-02-08 | 2004-04-20 | Rohm Co., Ltd. | Semiconductor chip and production thereof, and semiconductor device having semiconductor chip bonded to solid device |
| US7045900B2 (en) | 1999-02-08 | 2006-05-16 | Rohm Co., Ltd | Semiconductor chip and production thereof, and semiconductor device having semiconductor chip bonded to solid device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100532179B1 (ko) | 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이 | |
| US6262489B1 (en) | Flip chip with backside electrical contact and assembly and method therefor | |
| EP0915505B1 (en) | Semiconductor device package, manufacturing method thereof and circuit board therefor | |
| US7374969B2 (en) | Semiconductor package with conductive molding compound and manufacturing method thereof | |
| JPH09260552A (ja) | 半導体チップの実装構造 | |
| JPH03225854A (ja) | 半導体デバイス及びその製造方法 | |
| JPH1074795A (ja) | 半導体装置およびその製造方法 | |
| JP2000323610A (ja) | フィルムキャリア型半導体装置 | |
| US20070063334A1 (en) | Semiconductor device | |
| JPH09326450A (ja) | 半導体装置およびその製造方法 | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| JPH02267942A (ja) | 半導体チップの実装構造 | |
| JPH08148647A (ja) | 半導体装置 | |
| JP2691352B2 (ja) | 電子部品塔載装置 | |
| JP3446695B2 (ja) | 半導体装置 | |
| JP2005057125A (ja) | 半導体装置 | |
| JP3454097B2 (ja) | 電子部品および電子部品の製造方法 | |
| JPH0773110B2 (ja) | 半導体集積回路装置 | |
| JPH0196952A (ja) | 気密封止チツプキヤリア | |
| JPH08255868A (ja) | 半導体装置およびその製造方法 | |
| JPH11204565A (ja) | 半導体装置 | |
| JP2746248B2 (ja) | チップキャリア及びチップキャリアの半田付け方法 | |
| JPH09246416A (ja) | 半導体装置 | |
| JP2975783B2 (ja) | リードフレームおよび半導体装置 | |
| JP3033541B2 (ja) | Ｔａｂテープ、半導体装置及び半導体装置の製造方法 |