JP2975783B2 - リードフレームおよび半導体装置 - Google Patents

リードフレームおよび半導体装置

Info

Publication number
JP2975783B2
JP2975783B2 JP29020292A JP29020292A JP2975783B2 JP 2975783 B2 JP2975783 B2 JP 2975783B2 JP 29020292 A JP29020292 A JP 29020292A JP 29020292 A JP29020292 A JP 29020292A JP 2975783 B2 JP2975783 B2 JP 2975783B2
Authority
JP
Japan
Prior art keywords
lead
groove
heat sink
frame
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP29020292A
Other languages
English (en)
Other versions
JPH06140561A (ja
Inventor
芳彦 柳瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Denki Co Ltd
Original Assignee
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Denki Co Ltd filed Critical Sanyo Denki Co Ltd
Priority to JP29020292A priority Critical patent/JP2975783B2/ja
Publication of JPH06140561A publication Critical patent/JPH06140561A/ja
Application granted granted Critical
Publication of JP2975783B2 publication Critical patent/JP2975783B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は大面積の基板を搭載して
好適なるリードフレームと半導体装置に関する。
【0002】
【従来の技術】TV、HDTV等のビデオ出力回路をデ
ィスクリート部品で集積化したビデオパック(商品名)
なる半導体装置が本願出願人において商品化されている
(例えば、特開平4−112560号)。このような装
置は高周波高出力が求められるので、回路基板として低
誘電率のセラミック基板を用い、この表面に各チップ素
子と回路導体を形成し、全体をアルミダイキャスト製筐
体で気密封止するという手法が採られている。
【0003】しかしながら、アルミダイキャスト筐体は
コスト高であることから、筐体に代わって樹脂モールド
により封止する試みが始まっている。しかも組立ライン
の簡素化、IC組立技術との技術の共有化を図るため、
所謂パワーIC用の放熱板付リードフレームの延長線上
にあるようなものを利用することが考えられている。図
7、図8にこの場合の構成を示す。リードフレームは、
複数のリード(1)を含む枠体(2)から成る第1の部
材と、板厚がリード(1)より厚い放熱板(3)から成
る第2の部材が別個に製造され、第1の部材に放熱板
(3)から成る第2の部材を4箇所の取付部(4)でカ
シメることにより一体化したものである。リード(1)
の先端が金属性の放熱板(2)の上を延在することか
ら、両者の間には0.5mm程の隙間が設けられて電気
的絶縁が保たれている。そして、表面に能動、受動素子
とこれらを接続する回路導体および外部接続用のパッド
とをあらかじめ形成したセラミック基板(5)を放熱板
(3)上に固定し、前記パッドとリード(1)とを金線
(6)でワイヤボンドした後、図示一点鎖線(7)近傍
の位置までの主要部を熱硬化性樹脂(8)で封止するも
のである。
【0004】この様な構成は、外部リードが個別に半田
付けするクリップ端子付リード等ではなくリードフレー
ムのリード(1)である点で従来の混成集積回路と構成
を異にする。また、放熱板(3)上に固定するのがシリ
コンチップではなく巨大なセラミック基板(5)である
点で従来のパワーICとは構成を異にする。そのため、
従来のIC組立技術では解決できない新たな問題点が発
生する。
【0005】新たな問題点の1つがセラミック基板
(5)の接着である。パワーICのシリコンチップとは
異りセラミック基板(5)は14×23mmもの大面積
を有し、しかも歪によって割れ易い材質であることか
ら、接着剤は歪が少なく、且つ大面積に均等に塗布でき
るものが必要になる。そこで、接着剤として高融点のク
リーム半田を用いてセラミック基板(5)を接着するこ
とが検討されている。この場合、放熱板(3)上に半田
クリームを供給し、半田クリームを拡げて均一化するた
めにセラミック基板(5)をスクラブ(押圧摺動させる
こと)しながら固定する、という手法を採用する。
【0006】
【発明が解決しようとする課題】しかしながら、セラミ
ック基板(5)はシリコンチップとは比較にならない程
の大面積を有し、これに伴って半田クリームも比較にな
らない程の絶対量を必要とする。そのため、セラミック
基板(5)のスクラブ時に半田が拡がり過ぎ、はみ出し
た半田がリード(1)の下部にまで達することが確認さ
れた。ワイヤボンド工程は、先ずリード(1)の先端を
放熱板(3)表面に押し付け、作業台から放熱板(3)
を介してリードポスト(ワイヤを接着する場所)を加熱
し、金線のボールを前記リードポストに超音波熱圧着
し、セラミック基板(5)側の電極に2ndボンドを行
い、金線を切断した後前記リードを押え付けていた力を
解放する、という工程になるので、図9に示すようにリ
ード(1)下にはみ出した半田(9)が存在するとリー
ド(1)と放熱板(3)とが接触できなくなり、熱抵抗
が異るためにリードポストへ十分な熱を加えることがで
きなくなる。そのため、ワイヤ剥れが多発する他、放熱
板(3)とリード(1)との短絡が発生する等、ワイヤ
ボンド工程で不良が多発する欠点があった。
【0007】パワーICの分野では、放熱板(3)の面
積に対してチップサイズが小さく、リードとの距離を十
分離すことができるので、半田のはみ出しがリード
(1)下まで達することは少い。又は放熱板(3)に凹
部を設け凹部底面にチップを固着することにより半田の
はみ出しを防止することが行われている。しかし、本願
の半導体装置は外形寸法に制約を受け、放熱板(3)の
面積に比べセラミック基板(5)の面積が大きく、しか
も半田均一塗布のために前記スクラブを行うことから、
パワーICと同様の手法を採ることは困難である。
【0008】
【課題を解決するための手段】本発明は上記従来の欠点
に鑑み成されたもので、放熱板の表面にリードの先端を
囲み放熱板の端まで達する溝を設けることにより、半田
のはみ出しによる障害を全て解消できるリードフレーム
とその半導体装置を提供するものである。
【0009】
【作用】本発明によれば、はみ出した半田が溝(19)
に達すると、溝(19)の毛管現象によって溝(19)
内に吸い込まれ、溝(19)が放熱板(16)の端まで
切られていることから、溝(19)を伝わって流れ出る
ことになる。従ってリード(13)下にはみ出した半田
が溜る不具合を解消できる。
【0010】
【実施例】以下に本発明の一実施例を図面を参照しなが
ら詳細に説明する。図1は放熱板のみを示す平面図、図
2は溝を示す要部拡大斜視図、図3は溝とリードとの位
置関係を示す要部拡大平面図、図4はリードフレーム全
体を示す平面図、図5と図6は完成装置を示す平面図と
側面図である。
【0011】先ず図4を参照して、リードフレームは平
行に延在する2本の枠体(11)と、枠体(11)を橋
絡するタイバー(12)と、タイバー(12)に保持さ
れた複数の外部接続用のリード(13)と、枠体(1
1)に設けた4箇所のカシメ部(15)により枠体(1
1)に一体化された放熱板(16)から成る。枠体(1
1)、タイバー(12)、およびリード(13)は板厚
0.5mmの板状材料から打ち抜き又はエッチング加工
により製造され、放熱板(16)は板厚1.0mmの板
状材料から製造され、別々に製造された後カシメ部(1
5)でカシメることにより一体化したものである。材質
は銅又は鉄を主成分とする合金から成り、表面にニッケ
ル等のメッキが処されている。リード(13)の一端は
放熱板(16)と重畳し、両者の間には0.5mm程の
空間が保たれている。
【0012】図1は放熱板(16)のみを示す平面図で
ある。放熱板(16)の表面には耐湿性改善、樹脂との
密着力強化、等の様々な目的により溝(17)や段差
(18)がスタンピング加工により付けられている。そ
して、リード(13)が重畳する領域の表面に、他の溝
(17)とは交わらないようにした本願特徴の溝(1
9)を設ける。溝(19)は幅0.2mm、深さ0.1
5mm程度の断面コの字形状の溝で、その端は図2に示
すように放熱板(16)の端部、詳しくは段差(18)
の部分まで延在して断面が露出する。溝(19)の断面
形状はU字型、V字型等でも良い。また、前記スタンピ
ング加工時に溝(19)が加工される。
【0013】図3は溝(19)とリード(13)との位
置関係を示す平面図である。溝(19)はリード(1
3)先端部の周囲を囲むように設けられている。上記溝
(19)を設けたリードフレームは、図7で説明したの
と同様に以下の工程により製品に組立てられる。先ず放
熱板(16)の表面にクリーム半田をメタルマスクを用
いて塗布し、その上にセラミック基板を固着する。固着
する際には700〜800℃の温度を加えると共に、セ
ラミック基板をスクラブ(押圧摺動すること)してクリ
ーム半田の均一化を行う。スクラブした際、クリーム半
田はセラミック基板の動きによって放熱板(16)上に
拡大され、場合によっては溝(19)にまで達する。溝
(19)に達したクリーム半田は、毛管現象により直ち
に溝(19)内を伝わって溝(19)の外へ流出する。
従って、溝(19)に囲まれた部分、つまりリード(1
3)の下部にはクリーム半田は達しない。
【0014】続いて、セラミック基板上に抵抗、コンデ
ンサ等のチップ部品を半田付けし、既にダイボンドした
トランジスタとプリント配線、およびリード(13)と
セラミック基板の電極とのワイヤボンドを行う。リード
(13)を接続するワイヤボンド工程は、先ずリードフ
レームを加熱作業台の上に載置し、リード(13)を押
え部材で押圧することによりリード(13)先端を放熱
板(16)上に押圧・固定し、この状態でリードポスト
にワイヤの1stボンドを行う。本発明によればリード
(13)下部へのクリーム半田の流出を防止してあるの
で、リード(13)と放熱板(16)とが確実に密着す
る。従って放熱板(16)を介してリード(13)が適
切に加熱されるので、ワイヤの超音波熱圧着を確実に行
うことができる。その後、セラミック基板にワイヤの2
ndボンドを行い、ワイヤを切断して前記リード押えを
解放する。
【0015】ワイヤボンドを終えた装置は、主要部を熱
硬化性樹脂で樹脂モールドし、タイバー(12)等の不
要部を切断して図5、図6に示す半導体装置となる。放
熱板(16)の裏面側は露出している。以上に説明した
本発明のリードフレームは、溝(19)を設けることに
よりリード(13)下への半田の流出を防止したもので
ある。そして、斯るリードフレームを使用することによ
りワイヤボンド工程での不良発生を防止し、信頼性の高
い半導体装置を提供できるものである。
【0016】
【発明の効果】以上に説明した通り、本発明によればク
リーム半田の過剰流出を防止できるリードフレームを提
供できる利点を有する。しかも溝(19)の加工はリー
ドフレーム加工時のスタンピング加工によって同時的に
且つ簡便に行うことができるものである。そして、本発
明のリードフレームを用いて組立てることにより、ワイ
ヤボンドの信頼性が高い半導体装置を製造できる利点を
有する。
【図面の簡単な説明】
【図1】放熱板を示す平面図である。
【図2】放熱板を示す要部拡大平面図である。
【図3】溝とリードとの関係を示す拡大平面図である。
【図4】リードフレームの全体を示す平面図である。
【図5】完成した半導体装置を示す平面図である。
【図6】完成した半導体装置を示す側面図である。
【図7】従来例を説明するための平面図である。
【図8】従来例を説明するための断面図である。
【図9】従来例を説明するための断面図である。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 枠体と、タイバーにより前記枠体に保持
    された複数の外部接続用リードと、前記枠体に一体化さ
    れ、前記リードの一端と空間を隔てて重畳する放熱板と
    を具備するリードフレームにおいて、 前記放熱板の表面に前記リードの先端を囲むような溝を
    設け、且つ前記溝は前記放熱板の端まで延在することを
    特徴とするリードフレーム。
  2. 【請求項2】 主表面に基板を半田付けする放熱板と、
    前記放熱板の上に空間を隔てて重畳し、その先端を前記
    基板に近接するように延在する複数の外部接続リード
    と、前記基板に設けた電極と前記リードの先端とをワイ
    ヤで接続した半導体装置において、 前記放熱板の主表面に前記リードの先端を囲むような溝
    を設け、且つ前記溝は前記放熱板の端まで延在すること
    を特徴とする半導体装置。
JP29020292A 1992-10-28 1992-10-28 リードフレームおよび半導体装置 Expired - Lifetime JP2975783B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29020292A JP2975783B2 (ja) 1992-10-28 1992-10-28 リードフレームおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29020292A JP2975783B2 (ja) 1992-10-28 1992-10-28 リードフレームおよび半導体装置

Publications (2)

Publication Number Publication Date
JPH06140561A JPH06140561A (ja) 1994-05-20
JP2975783B2 true JP2975783B2 (ja) 1999-11-10

Family

ID=17753079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29020292A Expired - Lifetime JP2975783B2 (ja) 1992-10-28 1992-10-28 リードフレームおよび半導体装置

Country Status (1)

Country Link
JP (1) JP2975783B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117038612A (zh) * 2023-10-09 2023-11-10 烟台台芯电子科技有限公司 一种功率器件的封装结构

Also Published As

Publication number Publication date
JPH06140561A (ja) 1994-05-20

Similar Documents

Publication Publication Date Title
US8698289B2 (en) Semiconductor device, a method of manufacturing the same and an electronic device
US4891687A (en) Multi-layer molded plastic IC package
JP3526788B2 (ja) 半導体装置の製造方法
US6410363B1 (en) Semiconductor device and method of manufacturing same
US5841183A (en) Chip resistor having insulating body with a continuous resistance layer and semiconductor device
JPH06302653A (ja) 半導体装置
JPH08191114A (ja) 樹脂封止型半導体装置およびその製造方法
JPH0455341B2 (ja)
JP2000003988A (ja) リードフレームおよび半導体装置
JP2010287726A (ja) 半導体装置
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JP2975783B2 (ja) リードフレームおよび半導体装置
JP2665169B2 (ja) 半導体装置およびその製造方法
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
US20220310409A1 (en) Method to connect power terminal to substrate within semiconductor package
JP2974819B2 (ja) 半導体装置およびその製造方法
JPH104167A (ja) 半導体装置
JP2789563B2 (ja) 集積回路装置
JPH0878599A (ja) 集積回路パッケージ及びその製造方法
JP2830221B2 (ja) ハイブリッド集積回路のマウント構造
JP3270883B2 (ja) 半導体装置
JP3172393B2 (ja) 混成集積回路装置
JPH09199631A (ja) 半導体装置の構造と製造方法
JPH07226454A (ja) 半導体装置
JPH11135532A (ja) 半導体チップ及び半導体装置