JPH07226454A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07226454A JPH07226454A JP3777494A JP3777494A JPH07226454A JP H07226454 A JPH07226454 A JP H07226454A JP 3777494 A JP3777494 A JP 3777494A JP 3777494 A JP3777494 A JP 3777494A JP H07226454 A JPH07226454 A JP H07226454A
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- semiconductor element
- semiconductor device
- electrode
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体素子を縮小化でき、小型でかつ多ピン
化に有利な半導体装置を提供すること。 【構成】 絶縁基板１１と、平板状をなしかつその一面
の外周近傍には複数の電極パッド５３が設けられて絶縁
基板１１上に電極パッド５３側を対面させた状態で接合
される半導体素子５２と、絶縁基板１１と半導体素子１
１とを一体封止する封止部２０とで構成された半導体装
置であって、絶縁基板１１を、いずれか一方の面に複数
の電極パッド５３にそれぞれ対応して形成された複数の
電極１２と、その電極１２と同じ面に設けられると共に
複数の電極１２のそれぞれと配線される複数のボンドパ
ッドと、半導体素子５３と接合する側とは反対の面側
に、前記複数のボンドパッドに対応して形成されかつ先
端側が封止部２０より外部に突出する状態で設けられた
複数の端子１７とで構成する。
化に有利な半導体装置を提供すること。 【構成】 絶縁基板１１と、平板状をなしかつその一面
の外周近傍には複数の電極パッド５３が設けられて絶縁
基板１１上に電極パッド５３側を対面させた状態で接合
される半導体素子５２と、絶縁基板１１と半導体素子１
１とを一体封止する封止部２０とで構成された半導体装
置であって、絶縁基板１１を、いずれか一方の面に複数
の電極パッド５３にそれぞれ対応して形成された複数の
電極１２と、その電極１２と同じ面に設けられると共に
複数の電極１２のそれぞれと配線される複数のボンドパ
ッドと、半導体素子５３と接合する側とは反対の面側
に、前記複数のボンドパッドに対応して形成されかつ先
端側が封止部２０より外部に突出する状態で設けられた
複数の端子１７とで構成する。
Description
【０００１】
【産業上の利用分野】本発明は例えば高密度実装化され
たＩＣを製造する場合に用いられる半導体装置に関する
ものである。
たＩＣを製造する場合に用いられる半導体装置に関する
ものである。
【０００２】
【従来の技術】従来の半導体装置においては、例えば図
７に示したようにダイパッド５１上に、いわゆるチップ
と呼ばれる平板状の半導体素子５２がＡｇペースト等に
よりダイボンデイングされている。この半導体素子５２
の例えば上面には、図８に示したようにＡｌからなる電
極パッド５３が、素子領域５２ａの周りに形成された電
極形成領域５２ｂに複数配列されており、各電極パッド
５３は外部接続のためのリード端子５５にＡｕやＡｌ等
のワイヤー５４でワイヤーボンディングされている。ま
た、リード端子５５とワイヤ５４との接続部分を含んで
これらを一体封止する状態でエポキシ樹脂等からなる封
止部５６が形成されており、このような半導体装置はリ
フロー法等によって回路基板に実装される。
７に示したようにダイパッド５１上に、いわゆるチップ
と呼ばれる平板状の半導体素子５２がＡｇペースト等に
よりダイボンデイングされている。この半導体素子５２
の例えば上面には、図８に示したようにＡｌからなる電
極パッド５３が、素子領域５２ａの周りに形成された電
極形成領域５２ｂに複数配列されており、各電極パッド
５３は外部接続のためのリード端子５５にＡｕやＡｌ等
のワイヤー５４でワイヤーボンディングされている。ま
た、リード端子５５とワイヤ５４との接続部分を含んで
これらを一体封止する状態でエポキシ樹脂等からなる封
止部５６が形成されており、このような半導体装置はリ
フロー法等によって回路基板に実装される。
【０００３】ところで近年において、ＩＣはその機能の
増大により多ピン化の方向にある。多ピン化は従来のデ
ザインルールの延長線上では、半導体素子５２の大型化
を意味し、すなわち個々の電極パッド５３数の増大によ
り全ての電極パッド５３の占める占有面積は増大し、半
導体素子５２の面積は大きくなる。その一方で、電子機
器の小型化に伴い半導体装置も小型化が進められてお
り、したがって半導体素子５２を小型化するための電極
パッド５３の面積及びパッドピッチｄ（図７参照）の縮
小化と多ピン化とが開発上の大きな課題となっている。
増大により多ピン化の方向にある。多ピン化は従来のデ
ザインルールの延長線上では、半導体素子５２の大型化
を意味し、すなわち個々の電極パッド５３数の増大によ
り全ての電極パッド５３の占める占有面積は増大し、半
導体素子５２の面積は大きくなる。その一方で、電子機
器の小型化に伴い半導体装置も小型化が進められてお
り、したがって半導体素子５２を小型化するための電極
パッド５３の面積及びパッドピッチｄ（図７参照）の縮
小化と多ピン化とが開発上の大きな課題となっている。
【０００４】
【発明が解決しようとする課題】ところが上記した半導
体装置では、電極パッド５３とパッドピッチｄを縮小し
かつ多ピン化を図るには組立て上の種々の問題があっ
た。例えばパッドピッチｄを縮小すると、ワイヤーボン
ディングの際にボンディング治具が隣のワイヤー５４に
接触して損傷を受ける場合があった。また多ピン化する
程ワイヤー５４の長さが長くなるため、ワイヤー５４の
弛みや封止時のワイヤー５４の変形が起こり易く、ショ
ートする可能性があった。したがってワイヤー５４の材
質を検討したり、ボンディング治具を開発する等、その
限界の技術革新の検討がなされているが大きな改善は見
られていない。
体装置では、電極パッド５３とパッドピッチｄを縮小し
かつ多ピン化を図るには組立て上の種々の問題があっ
た。例えばパッドピッチｄを縮小すると、ワイヤーボン
ディングの際にボンディング治具が隣のワイヤー５４に
接触して損傷を受ける場合があった。また多ピン化する
程ワイヤー５４の長さが長くなるため、ワイヤー５４の
弛みや封止時のワイヤー５４の変形が起こり易く、ショ
ートする可能性があった。したがってワイヤー５４の材
質を検討したり、ボンディング治具を開発する等、その
限界の技術革新の検討がなされているが大きな改善は見
られていない。
【０００５】本発明は上記課題に鑑みてなされたもので
あり、半導体素子の縮小化を図ることができ、小型でか
つ多ピン化に有利な半導体装置を提供することを目的と
している。
あり、半導体素子の縮小化を図ることができ、小型でか
つ多ピン化に有利な半導体装置を提供することを目的と
している。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に本発明は、絶縁基板と、平板状をなしかつその一面の
外周近傍には複数の電極パッドが設けられて前記絶縁基
板上に前記電極パッド側を対面させた状態で接合される
半導体素子と、前記絶縁基板と前記半導体素子とを一体
封止する封止部とで構成された半導体装置であって、前
記絶縁基板は、いずれか一方の面に前記複数の電極パッ
ドにそれぞれ対応して形成された複数の電極と、その電
極と同じ面に設けられると共に前記複数の電極のそれぞ
れと配線される複数のボンドパッドと、前記半導体素子
と接合する側とは反対の面側に、前記複数のボンドパッ
ドに対応して形成されかつ先端側が前記封止部より外部
に突出する状態で設けられた複数の端子とを備えている
ようにしたものである。
に本発明は、絶縁基板と、平板状をなしかつその一面の
外周近傍には複数の電極パッドが設けられて前記絶縁基
板上に前記電極パッド側を対面させた状態で接合される
半導体素子と、前記絶縁基板と前記半導体素子とを一体
封止する封止部とで構成された半導体装置であって、前
記絶縁基板は、いずれか一方の面に前記複数の電極パッ
ドにそれぞれ対応して形成された複数の電極と、その電
極と同じ面に設けられると共に前記複数の電極のそれぞ
れと配線される複数のボンドパッドと、前記半導体素子
と接合する側とは反対の面側に、前記複数のボンドパッ
ドに対応して形成されかつ先端側が前記封止部より外部
に突出する状態で設けられた複数の端子とを備えている
ようにしたものである。
【０００７】また上記装置において、前記絶縁基板の前
記半導体素子と接合する側とは反対の面側でかつ前記複
数の端子との間には、他の絶縁基板が介装されているよ
うにしたものである。さらに上記いずれかの装置におい
て、前記絶縁基板はセラミック材料で構成されるように
したものである。また上記いずれかの装置において、前
記絶縁基板は金属板と該金属板全体を被覆する耐熱絶縁
膜とで構成されるようにしたものである。また上記いず
れかの装置において、前記絶縁基板は耐熱性を有するプ
ラスチック材料で構成されるようにしたものである。
記半導体素子と接合する側とは反対の面側でかつ前記複
数の端子との間には、他の絶縁基板が介装されているよ
うにしたものである。さらに上記いずれかの装置におい
て、前記絶縁基板はセラミック材料で構成されるように
したものである。また上記いずれかの装置において、前
記絶縁基板は金属板と該金属板全体を被覆する耐熱絶縁
膜とで構成されるようにしたものである。また上記いず
れかの装置において、前記絶縁基板は耐熱性を有するプ
ラスチック材料で構成されるようにしたものである。
【０００８】
【作用】本発明の半導体装置によれば、端子と接続され
るボンドパッドが半導体素子の一面全体に分散される状
態で絶縁基板に設けられ、ワイヤーを用いることなく前
記半導体素子の電極パッドと配線される。また前記端子
は、前記絶縁基板の前記半導体素子と接合する側とは反
対の面側に設けられており、配線の長さが短くて済む。
るボンドパッドが半導体素子の一面全体に分散される状
態で絶縁基板に設けられ、ワイヤーを用いることなく前
記半導体素子の電極パッドと配線される。また前記端子
は、前記絶縁基板の前記半導体素子と接合する側とは反
対の面側に設けられており、配線の長さが短くて済む。
【０００９】
【実施例】以下、本発明に係る半導体装置の実施例を図
面に基づいて説明する。なお、図において従来例と同じ
構成部品には同じ番号を付すこととする。図１は本発明
の半導体装置の一例を示した断面図である。図示したよ
うにこの実施例の半導体装置は、絶縁基板１１と、絶縁
基板１１上に配置されて絶縁基板１１と接合される半導
体素子５２と、絶縁基板１１と半導体素子５２とを一体
封止する封止部２０とで構成される。
面に基づいて説明する。なお、図において従来例と同じ
構成部品には同じ番号を付すこととする。図１は本発明
の半導体装置の一例を示した断面図である。図示したよ
うにこの実施例の半導体装置は、絶縁基板１１と、絶縁
基板１１上に配置されて絶縁基板１１と接合される半導
体素子５２と、絶縁基板１１と半導体素子５２とを一体
封止する封止部２０とで構成される。
【００１０】半導体素子５２は、従来と同様に（図８参
照）平板状をなすと共に略中心よりに形成された素子領
域５２ａと素子領域５２ａの周りに形成された電極形成
領域５２ｂとを有している。そして、電極形成領域５２
ｂに対応する一面上には、つまり半導体素子５２の一面
の外周近傍には、複数の電極パッド５３が配列されてい
る。電極パッド５３は例えばＡｌやＣｕ、Ａｕ、Ｐｄ等
からなり、この実施例では半導体素子５２の絶縁基板１
１側に例えばスルーホール（図示せず）等を介して設け
られている。
照）平板状をなすと共に略中心よりに形成された素子領
域５２ａと素子領域５２ａの周りに形成された電極形成
領域５２ｂとを有している。そして、電極形成領域５２
ｂに対応する一面上には、つまり半導体素子５２の一面
の外周近傍には、複数の電極パッド５３が配列されてい
る。電極パッド５３は例えばＡｌやＣｕ、Ａｕ、Ｐｄ等
からなり、この実施例では半導体素子５２の絶縁基板１
１側に例えばスルーホール（図示せず）等を介して設け
られている。
【００１１】一方、絶縁基板１１は、例えばセラミック
材料や、表面に耐熱絶縁膜が被覆された金属板、耐熱性
を有するプラスチック材料等で構成される。いずれの材
料においても半導体素子５２の線膨張係数に略合うもの
が好ましく、かつ回路基板への実装時のはんだ付けに耐
え得る耐熱性を有するものが用いられる。この絶縁基板
１１は、例えば半導体素子５２の面積と略等しい面積に
形成される。
材料や、表面に耐熱絶縁膜が被覆された金属板、耐熱性
を有するプラスチック材料等で構成される。いずれの材
料においても半導体素子５２の線膨張係数に略合うもの
が好ましく、かつ回路基板への実装時のはんだ付けに耐
え得る耐熱性を有するものが用いられる。この絶縁基板
１１は、例えば半導体素子５２の面積と略等しい面積に
形成される。
【００１２】また絶縁基板１１のいずれか一方の面に
は、図１では半導体素子５２と接合する側の面には、半
導体素子５２の複数の電極パッド５３にそれぞれ対応す
る複数の電極１２が形成されている。図２はそのような
絶縁基板１１の概略平面図である。また図３は絶縁基板
１１の第１の例を示した断面図であり、絶縁基板１１が
例えばセラミック材料で形成された場合の一例を示して
いる。
は、図１では半導体素子５２と接合する側の面には、半
導体素子５２の複数の電極パッド５３にそれぞれ対応す
る複数の電極１２が形成されている。図２はそのような
絶縁基板１１の概略平面図である。また図３は絶縁基板
１１の第１の例を示した断面図であり、絶縁基板１１が
例えばセラミック材料で形成された場合の一例を示して
いる。
【００１３】図２及び図３に示したように絶縁基板１１
の周辺には複数の電極１２が形成されており、その電極
１２と同じ面には、複数の電極１２のそれぞれと配線さ
れるボンドパッド１３が電極１２と同数設けられてい
る。なお、半導体製造の分野では半導体素子５２の電極
パッド５３をボンドパッドと呼ぶ場合があるが、本明細
書では絶縁基板１１に設けられて電極１２と配線される
パッドをボンドパッド１３と記している。このボンドパ
ッド１３は例えば図２に示したように、電極１２より絶
縁基板１１の中心側にアレイ状に設けられており、同じ
面内において各電極１２と各ボンドパッド１３とがＣｕ
やＡｕ等によって規則正しく配線されている。
の周辺には複数の電極１２が形成されており、その電極
１２と同じ面には、複数の電極１２のそれぞれと配線さ
れるボンドパッド１３が電極１２と同数設けられてい
る。なお、半導体製造の分野では半導体素子５２の電極
パッド５３をボンドパッドと呼ぶ場合があるが、本明細
書では絶縁基板１１に設けられて電極１２と配線される
パッドをボンドパッド１３と記している。このボンドパ
ッド１３は例えば図２に示したように、電極１２より絶
縁基板１１の中心側にアレイ状に設けられており、同じ
面内において各電極１２と各ボンドパッド１３とがＣｕ
やＡｕ等によって規則正しく配線されている。
【００１４】なお、この配線１４は無電解メッキや電解
メッキ、蒸着等の従来の技術よって設けることが可能で
ある。また図１では各電極１２と各ボンドパッド１３と
が配線されて絶縁基板１１の半導体素子５２側の面に配
線パターン１８が形成された状態を示している。
メッキ、蒸着等の従来の技術よって設けることが可能で
ある。また図１では各電極１２と各ボンドパッド１３と
が配線されて絶縁基板１１の半導体素子５２側の面に配
線パターン１８が形成された状態を示している。
【００１５】各ボンドパッド１３の下にはスルーホール
１５がそれぞれ形成されており、絶縁基板１１の半導体
素子５２と接合する側とは反対の面には、スルーホール
１５のそれぞれに対応してボンドパッド１６が例えばア
レイ状に設けられている。このスルーホール１５は機械
的にまたエッチング等の従来の技術によって加工でき、
スルーホール１５内もＣｕやＡｕ、はんだやＰｄ合金等
を用いた無電解メッキや電解メッキ等の従来の技術よっ
て加工可能である。
１５がそれぞれ形成されており、絶縁基板１１の半導体
素子５２と接合する側とは反対の面には、スルーホール
１５のそれぞれに対応してボンドパッド１６が例えばア
レイ状に設けられている。このスルーホール１５は機械
的にまたエッチング等の従来の技術によって加工でき、
スルーホール１５内もＣｕやＡｕ、はんだやＰｄ合金等
を用いた無電解メッキや電解メッキ等の従来の技術よっ
て加工可能である。
【００１６】さらに絶縁基板１１の半導体素子５２と接
合する側とは反対の面側には、各ボンドパッド１６に対
応してはんだ等からなる端子１７が設けられている。つ
まり、絶縁基板１１の半導体素子５２と接合する側とは
反対の面側には、半導体素子５２側の面のボンドパッド
１３と同じ個数の端子１７がアレイ状に設けられてい
る。端子１７は、例えばメッキまたは浸漬法等の方法に
よって例えばボール状に形成され、はんだ以外にもＮｉ
材にＡｕメッキしたもの、Ｃｕ材にＳｎやＡｕ、Ｎｉ等
をメッキしたもの等、後の回路基板への実装工程に使用
できる材料で構成される。
合する側とは反対の面側には、各ボンドパッド１６に対
応してはんだ等からなる端子１７が設けられている。つ
まり、絶縁基板１１の半導体素子５２と接合する側とは
反対の面側には、半導体素子５２側の面のボンドパッド
１３と同じ個数の端子１７がアレイ状に設けられてい
る。端子１７は、例えばメッキまたは浸漬法等の方法に
よって例えばボール状に形成され、はんだ以外にもＮｉ
材にＡｕメッキしたもの、Ｃｕ材にＳｎやＡｕ、Ｎｉ等
をメッキしたもの等、後の回路基板への実装工程に使用
できる材料で構成される。
【００１７】このような絶縁基板１１上には、上記した
半導体素子５２がその電極パッド５３側を対面させた状
態で配置されて接合されている。この際、絶縁基板１１
と半導体素子５２とは、絶縁基板１１の電極１２と半導
体素子５２の電極パッド５３とがそれぞれ突き合わされ
た状態で接合される。上記接合は例えば超音波ボンダー
を用いて行われる。また電極パッド５３と電極１２との
接合組合せが、例えばＡｌ−Ａｌ、Ａｌ−Ｃｕ、Ａｌ−
Ａｕ等の場合は熱を適当に加えることによって接合する
ことも可能である。
半導体素子５２がその電極パッド５３側を対面させた状
態で配置されて接合されている。この際、絶縁基板１１
と半導体素子５２とは、絶縁基板１１の電極１２と半導
体素子５２の電極パッド５３とがそれぞれ突き合わされ
た状態で接合される。上記接合は例えば超音波ボンダー
を用いて行われる。また電極パッド５３と電極１２との
接合組合せが、例えばＡｌ−Ａｌ、Ａｌ−Ｃｕ、Ａｌ−
Ａｕ等の場合は熱を適当に加えることによって接合する
ことも可能である。
【００１８】そして、接合された絶縁基板１１と半導体
素子５２とが、端子１７の先端側を除いて例えば樹脂材
やセラミック材等で一体封止されて封止部２０が形成さ
れている。すなわち封止された状態では、端子１７それ
ぞれの先端側が封止部２０より外部に突出するようなっ
ている。
素子５２とが、端子１７の先端側を除いて例えば樹脂材
やセラミック材等で一体封止されて封止部２０が形成さ
れている。すなわち封止された状態では、端子１７それ
ぞれの先端側が封止部２０より外部に突出するようなっ
ている。
【００１９】なお、接合された絶縁基板１１と半導体素
子５２は封止する前に回路基板に実装する、いわゆるダ
イレクトボンドも可能であり、その場合には液状樹脂で
ポッティング等を行うことによって封止部２０を形成す
ることができる。また、接合された絶縁基板１１と半導
体素子５２とを回路基板への実装前に封止する方法とし
ては、例えばポッティングやトランスファー成型等があ
る。いずれの場合にも、絶縁基板１１と半導体素子５２
とが一体封止されることで機械的強度の点や、耐湿性等
の点で環境保護された状態となっている。
子５２は封止する前に回路基板に実装する、いわゆるダ
イレクトボンドも可能であり、その場合には液状樹脂で
ポッティング等を行うことによって封止部２０を形成す
ることができる。また、接合された絶縁基板１１と半導
体素子５２とを回路基板への実装前に封止する方法とし
ては、例えばポッティングやトランスファー成型等があ
る。いずれの場合にも、絶縁基板１１と半導体素子５２
とが一体封止されることで機械的強度の点や、耐湿性等
の点で環境保護された状態となっている。
【００２０】上記のごとく構成された半導体装置におい
ては、ボンドパッド１３が半導体素子５２の全面に分散
される状態で絶縁基板１１に設けられており、ワイヤー
ボンディング方式を取らなくて済むので、電極パッド５
３やパッドピッチｄを縮小してもワイヤーの損傷や変
形、ショート等の問題が発生せず、組立てがし易くな
る。その結果、電極パッド５３やパッドピッチｄを縮小
することができると共に多ピン化を図ることができ、半
導体素子５２自体を小型化することができる。
ては、ボンドパッド１３が半導体素子５２の全面に分散
される状態で絶縁基板１１に設けられており、ワイヤー
ボンディング方式を取らなくて済むので、電極パッド５
３やパッドピッチｄを縮小してもワイヤーの損傷や変
形、ショート等の問題が発生せず、組立てがし易くな
る。その結果、電極パッド５３やパッドピッチｄを縮小
することができると共に多ピン化を図ることができ、半
導体素子５２自体を小型化することができる。
【００２１】また従来のリード端子もなく、ワイヤーを
用いないので薄型化も可能となる。さらにワイヤーボン
ディング方式を取ったものに比較して、電極パッド５３
から端子１７までの配線の長さが短くて済むため、高周
波特性や雑音特性等の電気特性が向上する。また、絶縁
基板１１がセラミック材料で構成されている場合には、
熱伝導性に優れたものとなり、絶縁基板１１自身がヒー
トシンク等の役割をも果たすこととなる。したがってこ
の実施例によれば小型でかつ多ピン化に有利な、しかも
電気特性、放熱特性に優れた半導体装置を得ることがで
きる。
用いないので薄型化も可能となる。さらにワイヤーボン
ディング方式を取ったものに比較して、電極パッド５３
から端子１７までの配線の長さが短くて済むため、高周
波特性や雑音特性等の電気特性が向上する。また、絶縁
基板１１がセラミック材料で構成されている場合には、
熱伝導性に優れたものとなり、絶縁基板１１自身がヒー
トシンク等の役割をも果たすこととなる。したがってこ
の実施例によれば小型でかつ多ピン化に有利な、しかも
電気特性、放熱特性に優れた半導体装置を得ることがで
きる。
【００２２】次に、セラミック材料以外の材料で構成さ
れる絶縁基板１１の形成例について説明する。図４は絶
縁基板１１の第２の例を示した断面図である。図示した
ように絶縁基板１１は、金属板１１ａとその金属板１１
ａ全体を被覆する耐熱絶縁膜１１ｂとで構成することも
可能である。
れる絶縁基板１１の形成例について説明する。図４は絶
縁基板１１の第２の例を示した断面図である。図示した
ように絶縁基板１１は、金属板１１ａとその金属板１１
ａ全体を被覆する耐熱絶縁膜１１ｂとで構成することも
可能である。
【００２３】この場合、金属板１１ａと耐熱絶縁膜１１
ｂはいずれも半導体素子５２の線膨張係数に略合う材料
からなることが好ましく、金属板１１ａとしては例えば
Ｎｉ、Ｃｕ等が用いられる。また耐熱絶縁膜１１ｂは耐
熱性を有する材料からなり、例えば後述する絶縁基板１
１がプラスチック材料で構成される場合と同様の材料で
構成される。この耐熱絶縁膜１１ｂは、絶縁基板１１に
形成されるスルーホール１５内をも被覆する状態で設け
られる。
ｂはいずれも半導体素子５２の線膨張係数に略合う材料
からなることが好ましく、金属板１１ａとしては例えば
Ｎｉ、Ｃｕ等が用いられる。また耐熱絶縁膜１１ｂは耐
熱性を有する材料からなり、例えば後述する絶縁基板１
１がプラスチック材料で構成される場合と同様の材料で
構成される。この耐熱絶縁膜１１ｂは、絶縁基板１１に
形成されるスルーホール１５内をも被覆する状態で設け
られる。
【００２４】そしてこのような絶縁基板１１には、上記
したセラミック材料の場合と同様に、いずれか一方の面
に、この実施例では半導体素子５２と接合する側の面に
電極１２と配線パターン１８が形成される。また、半導
体素子５２と接合する側とは反対側の面にスルーホール
１５を介してアレイ状のボンドパッド１６と端子１７と
が設けられる。
したセラミック材料の場合と同様に、いずれか一方の面
に、この実施例では半導体素子５２と接合する側の面に
電極１２と配線パターン１８が形成される。また、半導
体素子５２と接合する側とは反対側の面にスルーホール
１５を介してアレイ状のボンドパッド１６と端子１７と
が設けられる。
【００２５】上記絶縁基板１１はセラミック材料の場合
と同様に熱伝導性に優れており、ヒートシンク等の役割
を兼ねることができる。したがって、金属板１１ａを耐
熱絶縁膜１１ｂで被覆してなる絶縁基板１１を用いた場
合にも、小型でかつ多ピン化に有利でしかも電気特性、
放熱特性に優れた半導体装置を得ることができる。
と同様に熱伝導性に優れており、ヒートシンク等の役割
を兼ねることができる。したがって、金属板１１ａを耐
熱絶縁膜１１ｂで被覆してなる絶縁基板１１を用いた場
合にも、小型でかつ多ピン化に有利でしかも電気特性、
放熱特性に優れた半導体装置を得ることができる。
【００２６】図５は絶縁基板１１の第３の例を示した断
面図であり、絶縁基板１１が耐熱性を有するプラスチッ
ク材料で構成された場合の一例を示したものである。プ
ラスッチック材料としては、半導体装置をダイレクトボ
ンドできる回路基板の材料の一つである例えばポリイミ
ド系樹脂、ガラスエポキシ等のエポキシ樹脂、ポリフェ
ニレンスルフィド熱可塑性樹脂、ポリサルフォン樹脂等
が挙げられる。
面図であり、絶縁基板１１が耐熱性を有するプラスチッ
ク材料で構成された場合の一例を示したものである。プ
ラスッチック材料としては、半導体装置をダイレクトボ
ンドできる回路基板の材料の一つである例えばポリイミ
ド系樹脂、ガラスエポキシ等のエポキシ樹脂、ポリフェ
ニレンスルフィド熱可塑性樹脂、ポリサルフォン樹脂等
が挙げられる。
【００２７】このようなプラスチック材料は、図３に示
したセラミック材料の場合と同様に絶縁基板１１を構成
して、電極１２や配線パターン１８、スルーホール１
５、端子１７等を設けることができる他、図５に示した
ように形成して半導体素子５２と接合することも可能で
ある。
したセラミック材料の場合と同様に絶縁基板１１を構成
して、電極１２や配線パターン１８、スルーホール１
５、端子１７等を設けることができる他、図５に示した
ように形成して半導体素子５２と接合することも可能で
ある。
【００２８】すなわちプラスチック材料は、半導体素子
５２の電極パッド５３の面に、電極パッド５３を含んだ
状態で所定の厚さに積層され、これによって絶縁基板１
１が形成される。そして絶縁基板１１の電極パッド５３
に対応する位置にはそれぞれスルーホール１９が設けら
れ、絶縁基板１１の半導体素子５２と接合する側とは反
対の面には各スルーホール１９に対応して電極１２が設
けられる。また電極１２と同じ面内には配線パターン１
８が形成され、さらに絶縁基板１１の半導体素子５２と
接合する側とは反対の面側には上記と同様にボール状の
端子１７が設けられる。なお、端子１７と配線パターン
１８との間には拡散防止膜を介在させることも可能であ
る。
５２の電極パッド５３の面に、電極パッド５３を含んだ
状態で所定の厚さに積層され、これによって絶縁基板１
１が形成される。そして絶縁基板１１の電極パッド５３
に対応する位置にはそれぞれスルーホール１９が設けら
れ、絶縁基板１１の半導体素子５２と接合する側とは反
対の面には各スルーホール１９に対応して電極１２が設
けられる。また電極１２と同じ面内には配線パターン１
８が形成され、さらに絶縁基板１１の半導体素子５２と
接合する側とは反対の面側には上記と同様にボール状の
端子１７が設けられる。なお、端子１７と配線パターン
１８との間には拡散防止膜を介在させることも可能であ
る。
【００２９】絶縁基板１１の構成材料として耐熱性を有
するプラスチック材料を用いる場合、図３に示したよう
に絶縁基板１１を構成した後半導体素子５２と接合する
こともでき、また図５に示したように半導体素子５２に
直接積層形成することで半導体素子５２と接合すること
もできる。つまり、様々な半導体装置を形成する場合に
柔軟に対応して絶縁基板１１を形成することができ、応
用性の高いという利点を有している。
するプラスチック材料を用いる場合、図３に示したよう
に絶縁基板１１を構成した後半導体素子５２と接合する
こともでき、また図５に示したように半導体素子５２に
直接積層形成することで半導体素子５２と接合すること
もできる。つまり、様々な半導体装置を形成する場合に
柔軟に対応して絶縁基板１１を形成することができ、応
用性の高いという利点を有している。
【００３０】次に、本発明の半導体装置の他の例につい
て説明する。図６は本発明の半導体装置の他の例を示し
た断面図である。この実施例において図１に示した実施
例と異なるのは、絶縁基板１１の半導体素子５２と接続
する側とは反対の面に配線パターン１８が形成されてい
る点と、絶縁基板１１の半導体素子５２と接続する側と
は反対の面側でかつ複数の端子１７との間に、他の絶縁
基板２１が介装されている点である。
て説明する。図６は本発明の半導体装置の他の例を示し
た断面図である。この実施例において図１に示した実施
例と異なるのは、絶縁基板１１の半導体素子５２と接続
する側とは反対の面に配線パターン１８が形成されてい
る点と、絶縁基板１１の半導体素子５２と接続する側と
は反対の面側でかつ複数の端子１７との間に、他の絶縁
基板２１が介装されている点である。
【００３１】すなわち、絶縁基板１１の半導体素子５２
と接合する側の面には図１の場合と同様に電極１２が形
成されており、電極１２の下にはそれぞれスルーホール
１９が形成されている。また絶縁基板１１の半導体素子
５２と接続する側とは反対の面には、各スルーホール１
９に対応して再び電極１２が設けられており、この電極
１２と同じ面内にアレイ状のボンドパッドと配線（いず
れも図示せず）で構成される配線パターン１８が形成さ
れている。
と接合する側の面には図１の場合と同様に電極１２が形
成されており、電極１２の下にはそれぞれスルーホール
１９が形成されている。また絶縁基板１１の半導体素子
５２と接続する側とは反対の面には、各スルーホール１
９に対応して再び電極１２が設けられており、この電極
１２と同じ面内にアレイ状のボンドパッドと配線（いず
れも図示せず）で構成される配線パターン１８が形成さ
れている。
【００３２】一方、上記したようにこの絶縁基板１１の
配線パターン１８の形成側には、他の絶縁基板２１が設
けられている。絶縁基板２１は上記した絶縁基板１１と
同様に例えばセラミック材料等で構成され、絶縁基板２
１の配線パターン１８の形成側の面には、電極１２に対
応する電極２２と絶縁基板１１のボンドパッドと同数の
パッド２３とが形成されている。また、各パッド２３の
下にはスルーホール２４がそれぞれ形成されており、絶
縁基板２１の半導体素子５２と接合する側とは反対の面
には、スルーホール２４のそれぞれに対応してボンドパ
ッド２３が例えばアレイ状に設けられている。
配線パターン１８の形成側には、他の絶縁基板２１が設
けられている。絶縁基板２１は上記した絶縁基板１１と
同様に例えばセラミック材料等で構成され、絶縁基板２
１の配線パターン１８の形成側の面には、電極１２に対
応する電極２２と絶縁基板１１のボンドパッドと同数の
パッド２３とが形成されている。また、各パッド２３の
下にはスルーホール２４がそれぞれ形成されており、絶
縁基板２１の半導体素子５２と接合する側とは反対の面
には、スルーホール２４のそれぞれに対応してボンドパ
ッド２３が例えばアレイ状に設けられている。
【００３３】さらに絶縁基板２１の半導体素子５２と接
合する側とは反対の面側には、各パッド２３に対応して
はんだ等からなる端子１７が設けられている。そして上
記した絶縁基板２１と絶縁基板１１は、配線パターン１
８側の電極１２と電極２２、及び配線パターン１８のボ
ンドパッドと絶縁基板２１のパッド２３とがとがそれぞ
れ突き合わされた状態で接合されている。また半導体素
子５２と絶縁基板１１、２１とを一体封止する封止部２
０が、端子１７の先端側を除いて設けられている。
合する側とは反対の面側には、各パッド２３に対応して
はんだ等からなる端子１７が設けられている。そして上
記した絶縁基板２１と絶縁基板１１は、配線パターン１
８側の電極１２と電極２２、及び配線パターン１８のボ
ンドパッドと絶縁基板２１のパッド２３とがとがそれぞ
れ突き合わされた状態で接合されている。また半導体素
子５２と絶縁基板１１、２１とを一体封止する封止部２
０が、端子１７の先端側を除いて設けられている。
【００３４】このような半導体装置においては、絶縁基
板２１がセラミック材料や図４に示した金属板１１ａ全
体を耐熱絶縁膜１１ｂで被覆してなるもので構成された
場合、熱伝導性の高い２枚の絶縁基板１１、２１が設け
られることとなるので、非常に放熱特性に優れたものと
なる。したがって、より信頼性の高い半導体装置とする
ことができる。
板２１がセラミック材料や図４に示した金属板１１ａ全
体を耐熱絶縁膜１１ｂで被覆してなるもので構成された
場合、熱伝導性の高い２枚の絶縁基板１１、２１が設け
られることとなるので、非常に放熱特性に優れたものと
なる。したがって、より信頼性の高い半導体装置とする
ことができる。
【００３５】
【発明の効果】以上説明したように本発明の半導体装置
によれば、ワイヤーを用いないので、電極パッドやパッ
ドピッチを縮小しても組立てが容易となる。その結果、
前記電極パッドや前記パッドピッチを縮小することがで
きると共に多ピン化を図ることができ、半導体素子自体
を小型化することができる。また従来のリード端子もな
く、ワイヤーを用いないので薄型化も可能であり、従来
より配線の長さが短くて済むため、高周波特性や雑音特
性等の電気特性が向上する。したがって本発明によれば
小型でかつ多ピン化に有利な、しかも電気特性に優れた
半導体装置を得ることができる。
によれば、ワイヤーを用いないので、電極パッドやパッ
ドピッチを縮小しても組立てが容易となる。その結果、
前記電極パッドや前記パッドピッチを縮小することがで
きると共に多ピン化を図ることができ、半導体素子自体
を小型化することができる。また従来のリード端子もな
く、ワイヤーを用いないので薄型化も可能であり、従来
より配線の長さが短くて済むため、高周波特性や雑音特
性等の電気特性が向上する。したがって本発明によれば
小型でかつ多ピン化に有利な、しかも電気特性に優れた
半導体装置を得ることができる。
【図１】本発明の半導体装置の一例を示した断面図であ
る。
る。
【図２】絶縁基板の概略平面図である。
【図３】絶縁基板の第１の例の断面図である。
【図４】絶縁基板の第２の例の断面図である。
【図５】絶縁基板の第３の例の断面図である。
【図６】本発明の半導体装置の他の例を示した断面図で
ある。
ある。
【図７】従来の半導体装置の一例を示した断面図であ
る。
る。
【図８】電極パッドの形成例を示した模式図である。
１１、２１ 絶縁基板 １１ａ 金属板 １１ｂ 耐熱絶縁膜 １２ 電極 １３ ボンドパッド １７ 端子 ２０ 封止部 ５２ 半導体素子 ５３ 電極パッド
Claims (5)
- 【請求項１】 絶縁基板と、平板状をなしかつその一面
の外周近傍には複数の電極パッドが設けられて前記絶縁
基板上に前記電極パッド側を対面させた状態で接合され
る半導体素子と、前記絶縁基板と前記半導体素子とを一
体封止する封止部とで構成された半導体装置であって、 前記絶縁基板は、いずれか一方の面に前記複数の電極パ
ッドにそれぞれ対応して形成された複数の電極と、 その電極と同じ面に設けられると共に前記複数の電極の
それぞれと配線される複数のボンドパッドと、 前記半導体素子と接合する側とは反対の面側に、前記複
数のボンドパッドに対応して形成されかつ先端側が前記
封止部より外部に突出する状態で設けられた複数の端子
とを備えていることを特徴とする半導体装置。 - 【請求項２】 前記絶縁基板の前記半導体素子と接合す
る側とは反対の面側でかつ前記複数の端子との間には、
他の絶縁基板が介装されていることを特徴とする請求項
１記載の半導体装置。 - 【請求項３】 前記絶縁基板はセラミック材料で構成さ
れることを特徴とする請求項１又は請求項２記載の半導
体装置。 - 【請求項４】 前記絶縁基板は金属板と該金属板全体を
被覆する耐熱絶縁膜とで構成されることを特徴とする請
求項１又は請求項２記載の半導体装置。 - 【請求項５】 前記絶縁基板は耐熱性を有するプラスチ
ック材料で構成されることを特徴とする請求項１又は請
求項２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3777494A JP3297959B2 (ja) | 1994-02-10 | 1994-02-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3777494A JP3297959B2 (ja) | 1994-02-10 | 1994-02-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07226454A true JPH07226454A (ja) | 1995-08-22 |
| JP3297959B2 JP3297959B2 (ja) | 2002-07-02 |
Family
ID=12506834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3777494A Expired - Fee Related JP3297959B2 (ja) | 1994-02-10 | 1994-02-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3297959B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0974149A (ja) * | 1995-09-04 | 1997-03-18 | Oki Electric Ind Co Ltd | 小型パッケージ及びその製造方法 |
| JP2009141041A (ja) * | 2007-12-05 | 2009-06-25 | Shinko Electric Ind Co Ltd | 電子部品実装用パッケージ |
| WO2013051099A1 (ja) * | 2011-10-04 | 2013-04-11 | 富士通株式会社 | 試験用治具及び半導体装置の試験方法 |
| JPWO2013051099A1 (ja) * | 2011-10-04 | 2015-03-30 | 富士通株式会社 | 試験用治具及び半導体装置の試験方法 |
-
1994
- 1994-02-10 JP JP3777494A patent/JP3297959B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0974149A (ja) * | 1995-09-04 | 1997-03-18 | Oki Electric Ind Co Ltd | 小型パッケージ及びその製造方法 |
| JP2009141041A (ja) * | 2007-12-05 | 2009-06-25 | Shinko Electric Ind Co Ltd | 電子部品実装用パッケージ |
| WO2013051099A1 (ja) * | 2011-10-04 | 2013-04-11 | 富士通株式会社 | 試験用治具及び半導体装置の試験方法 |
| JPWO2013051099A1 (ja) * | 2011-10-04 | 2015-03-30 | 富士通株式会社 | 試験用治具及び半導体装置の試験方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3297959B2 (ja) | 2002-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6153924A (en) | Multilayered lead frame for semiconductor package | |
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| JP3176542B2 (ja) | 半導体装置及びその製造方法 | |
| KR100298162B1 (ko) | 수지봉지형반도체장치 | |
| US4554613A (en) | Multiple substrate circuit package | |
| US4949225A (en) | Circuit board for mounting electronic components | |
| WO2007052476A1 (ja) | 電子回路装置およびその製造方法 | |
| JPH10294418A (ja) | 半導体装置 | |
| US6833512B2 (en) | Substrate board structure | |
| US6573595B1 (en) | Ball grid array semiconductor package with resin coated metal core | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JP3297959B2 (ja) | 半導体装置 | |
| JP3549316B2 (ja) | 配線基板 | |
| JP2620611B2 (ja) | 電子部品搭載用基板 | |
| JP2956659B2 (ja) | 半導体装置およびそのリードフレーム | |
| JP2003086751A (ja) | リードフレーム、樹脂封止型半導体装置及びその製造方法 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JP2722451B2 (ja) | 半導体装置 | |
| JP3576228B2 (ja) | 表面実装型半導体装置 | |
| JP2612468B2 (ja) | 電子部品搭載用基板 | |
| JPH104167A (ja) | 半導体装置 | |
| JP2001203301A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH08107127A (ja) | 半導体装置 | |
| JP2702455B2 (ja) | ピングリッドアレイ型半導体装置 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080419 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20090419 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20100419 |
|
| LAPS | Cancellation because of no payment of annual fees |