JPH0974149A - 小型パッケージ及びその製造方法 - Google Patents

小型パッケージ及びその製造方法

Info

Publication number
JPH0974149A
JPH0974149A JP7226199A JP22619995A JPH0974149A JP H0974149 A JPH0974149 A JP H0974149A JP 7226199 A JP7226199 A JP 7226199A JP 22619995 A JP22619995 A JP 22619995A JP H0974149 A JPH0974149 A JP H0974149A
Authority
JP
Japan
Prior art keywords
lsi
small package
wiring board
metal
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7226199A
Other languages
English (en)
Other versions
JP3529507B2 (ja
Inventor
Susumu Shibata
進 柴田
Tadashi Inuzuka
忠志 犬塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP22619995A priority Critical patent/JP3529507B2/ja
Publication of JPH0974149A publication Critical patent/JPH0974149A/ja
Application granted granted Critical
Publication of JP3529507B2 publication Critical patent/JP3529507B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

(57)【要約】 【課題】 単層配線板にLSIを実装し、パッケージを
作製するようにしたので、小型化を図るとともに、価格
を低く抑えること。 【解決手段】 LSIをモールドする小型パッケージに
おいて、LSIが実装される単層配線基板100と、こ
の単層配線基板100の絶縁部にのみ形成される穴13
1と、この穴131を通して単層配線基板100の反対
側の面に配置される接続端子を設ける。したがって、L
SIにバンプを形成することなく、パッケージを作製す
ることが可能であり、しかも単層配線板100を用いる
ので価格を低く抑えることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、LSIのパッケー
ジに係り、特に、LSIチップと略同じ大きさのパッケ
ージ及びその製造方法に関するものである。
【0002】
【従来の技術】従来、この種のパッケージは、μ−BG
A、チップサイズパッケージ、CSP等種々の名前で呼
ばれ、また色々なタイプのチップサイズパッケージが開
発されている。このような、第2のチップサイズパッケ
ージについては、例えば、実践講座「VLSIパッケー
ジング技術(下)」、日経BP社発行、1993年5月
31日 174頁に記載されるものがあった。
【0003】図11はかかる従来のチップサイズパッケ
ージがセラミック基板に実装された全体断面図、図12
は図11のA部拡大断面図である。これらの図に示すよ
うに、LSIチップ1のアルミニューム電極2にAuの
スタッドバンプ3が形成され、これが2層配線のセラミ
ック基板5にフリップチップボンディングされている。
【0004】セラミック基板5の上配線層7と下配線層
8はビアホール6でつながっている。このセラミック基
板5とこのスタッドバンプ3とは、AgPdペースト4
で電気的につながり、このAgPdペースト4はこのセ
ラミック基板5のビアホール6と電気的に接続されてい
る。そのLSIチップ1とこのセラミック基板5とは両
者間に注入された封止樹脂9で固定されている。このセ
ラミック基板5の裏面にはランド8Aが形成され、ビア
ホール6と電気的に接続され、さらにこのランド8Aは
外部配線に接続される。
【0005】また、2層のプリント基板にLSIをワイ
ヤボンド後、LSI搭載側をモールドし、パッケージ裏
面にエリヤ状に半田バンプを形成する(実装は、この半
田バンプにより、基板に直接ハンダ付けする)。
【0006】
【発明が解決しようとする課題】しかしながら、上記し
た従来の構造ではLSIを配線基板に実装するのに、2
多層のセラミック基板を用いるので高価格となる。ま
た、セラミックの膨張係数等の影響を除去するには、セ
ラミックの厚さを0.4mm以下にする必要があり、安
定に操作するにはセラミックとしては薄すぎる。
【0007】また、以下のような問題点を有している。 (1)プリント基板(上記文献ではエポキシ樹脂)とモ
ールド樹脂間の密着性が悪く、両者の接合面からしばし
ば剥離が生ずる。 (2)プリント基板とモールド材の熱膨張係数の違いか
ら、リフロー時、パッケージに反りが生じ、信頼性のあ
る搭載が不可能となる。
【0008】(3)2層のプリント基板を配線基板に実
装することになるので、価格が割高となる。 (4)モールド用の金型が必要であり、しかも、モール
ド材に離型剤の添加が必要である(モールド樹脂と基
板、配線金属等の密着が悪くなる)。 (5)放熱が良くない。
【0009】(6)プリント基板(文献ではエポキシ樹
脂)を用いるので、プリント基板の耐熱性を超える用途
には用いられない。 など、多数の問題点があり、ファインピッチQFPの未
達分野をフォローする技術と称せられながら、その一般
的な実用化が今なお危ぶまれている。本発明は、上記問
題点を除去し、単層配線板を用い、構造が簡素化され、
価格を低く抑えることができる小型パッケージ及びその
製造方法を提供することを目的とする。
【0010】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 (1)請求項1記載のLSIをモールドする小型パッケ
ージによれば、LSIが実装される単層配線基板と、こ
の単層配線基板の絶縁部にのみ形成される穴と、この穴
を通して前記単層配線基板の反対側の面に配置される接
続端子を設ける。
【0011】したがって、LSIにバンプを形成するこ
となくパッケージを作製することが可能であり、しかも
単層配線板を用いるので価格を低く抑えることができ
る。 (2)上記(1)記載の小型パッケージにおいて、前記
接続端子を前記LSIの周辺に形成する。このように、
LSIの周辺に端子を形成するようにしたので、上記
(1)の構成に加え、端子間の間隔を十分にとり、確実
な接続を行うことができる。
【0012】(3)上記(1)記載の小型パッケージに
おいて、前記接続端子を前記LSIの面積内に配置す
る。このように、単層配線板に形成されるバンプをLS
Iの面積内に配置するようにしたので、上記(1)の構
成に加え、集積度を高め、小型化を図ることができる。
【0013】(4)上記(1)記載の小型パッケージに
おいて、前記単層配線基板は前記LSIと略等しい面積
を有する。このように、略LSIの面積を有する単層配
線板にLSIを実装し、パッケージを作製するようにし
たので、小型化を図るとともに、価格を低く抑えること
ができる。
【0014】(5)上記(4)記載の小型パッケージに
おいて、前記単層配線基板の開口から金属配線板の先端
または途中部分が突出した電極部を形成する。このよう
に、前記単層配線基板の開口から金属配線板の先端また
は途中部分が突出した電極部を形成するようにしたの
で、集積度を高めるとともに、低価格のチップサイズパ
ッケージを得ることができる。
【0015】また、半田ボールを使用しないので接続部
に傷がつき難い。実装前の素子評価にも便利である。 (6)LSIをモールドする小型パッケージの製造方法
において、単層配線基板にLSIを実装し、この単層配
線基板の絶縁部にのみ穴を形成し、この穴を通して前記
単層配線基板の反対側の面に配置される接続端子を形成
する。
【0016】したがって、簡単な工程で、多くの小型パ
ッケージを低価格で製造することができる。 (7)LSIをモールドする小型パッケージにおいて、
LSIを実装する金属基板と、前記LSIの各パッド電
極から前記金属基板に電気的接続を行い、しかも前記L
SIの搭載側にのみ樹脂モールドを行い、前記金属基板
はLSI搭載部、各ボンディングワイヤ対応部が各々分
離された金属片を設ける。
【0017】したがって、従来のプリント基板を用いる
ことなく、小型パッケージ(BGA)を得ることができ
る。 (8)LSIをモールドする小型パッケージの製造方法
において、切り出される前の金属基板上にLSIを実装
し、前記LSIの搭載部にのみ樹脂モールドを行い、前
記金属基板はLSI搭載部、各ボンディングワイヤ対応
部が各々分離された金属片を形成し、切り出して各小型
パッケージを形成する。
【0018】(9)LSIをモールドする小型パッケー
ジの製造方法において、切り出される前の金属基板の同
一面上にLSI及び他のチップ部品を実装し、前記搭載
側にのみ樹脂モールドを行い、前記金属基板はLSI搭
載部、各ボンディングワイヤ対応部が各々分離された金
属片を形成し、切り出してモジュール化された各小型パ
ッケージを形成する。
【0019】(10)LSIをモールドする小型パッケ
ージの製造方法において、切り出される前の金属基板の
同一面上にLSI及び他のチップ部品を実装し、前記搭
載側にのみ樹脂モールドを行い、前記金属基板はLSI
搭載部、各ボンディングワイヤ対応部が各々分離された
金属片を形成し、モールドされていない側に半田レジス
ト、半田ボールを形成する。
【0020】このように、上記(8)〜(10)の小型
パッケージの製造方法によれば、プリント基板を用いな
いので、エポキシ樹脂と基板との剥離の心配が無い。い
わゆる、モールド用の金型を用いないので、エポキシ樹
脂に離型剤を入れる必要がなく、しかも、金属とエポキ
シ樹脂との接着を良くするカップリング剤を十分に用い
ることができる。
【0021】従って、樹脂と金属、樹脂とLSIとの接
続を確かなものにでき、信頼性の高い小型パッケージを
得ることができる。また、LSIのパッドからのワイヤ
を通った信号は、直接接続用の半田ボールに至るので、
接続距離を短くでき、電気特性の良好な小型パッケージ
を得ることができる。
【0022】工数が少なく、材料も少ないので低価格の
パッケージを得ることができる。モールド用の金型が不
要なので初期投資が少ない。更に、樹脂の硬化時、既に
金属片が形成されているので、樹脂と金属との熱膨張係
数の違いによる応力の発生は極めて小さい。このような
構造になっているので半田ボールによる接続点を最も効
率的な場所に設置することが可能となる。
【0023】
【発明の実施の形態】以下、本発明の実施例について図
を参照しながら説明する。図1は本発明の第1実施例を
示すLSIを実装するための単層の樹脂基板の平面図、
図2は図1のA−A′断面図、図3はその樹脂基板を有
する小型パッケージの断面図である。
【0024】ここで、LSIを実装するために、例え
ば、単層の樹脂基板を用いる。必ずしも樹脂に限定する
ものではないが、樹脂基板が現在のところ低価格であり
望ましい。図1において、100は配線層を支える樹脂
基板であり、ポリイミドフィルム、ガラスエポキシ基板
が用いられる。ポリイミドフィルムの場合、50μm前
後の厚さが一般的である。ガラスエポキシ基板の場合
は、通常のプリント基板を用いることができる。
【0025】101,102,103,…,108は、
LSIの各電極とワイヤボンディングにより電気的に接
続される銅配線板であり(必ずしも銅である必要はな
い)、略35μm位の厚さがよく用いられる。101は
ランド111につながり、102はランド112につな
がり、103はランド113につながる。他も同様であ
る。
【0026】ランド111内に点線で示された121
は、樹脂基板100の樹脂部に形成された穴である(従
って、銅のランド111は樹脂基板100の裏面に露出
している)。円122,円123,…,128も同様で
あり、樹脂基板100の裏面に露出している。130は
リードフレームにおけるダイパッドに相当する。このよ
うに、樹脂基板100に銅配線板101,102,10
3,…,108、ランド111,112,113,…,
118、ダイパッド130、そして、ダイパッド130
には開口131等が形成されている。
【0027】本実施例に用いる樹脂基板をよりよく理解
するため、図2に示すように、ダイパッド(金属板、例
えば銅板)130の直下も樹脂が削除され開口131が
形成されている。この穴131の形成は、本発明におい
ては必ずしも必要ではない。この様にして準備された樹
脂基板100のダイパッド130に、図3に示すよう
に、LSI140をダイスボンディングし、さらにLS
I140の各電極から銅配線板101,102,10
3,…,108にワイヤボンディングを行う。次に、L
SI,ワイヤ等を保護するためモールド樹脂143でモ
ールドを行う。
【0028】最後に、極通常の手法により半田ボール1
52,153を穴121,122,123,124,
…,128の露出面に設置して一個のパッケージとす
る。このLSIが放熱を特に必要とする場合は、ダイパ
ッド130の裏面にも半田等のダイバッド(金属)15
1を設置し、配線基板に熱的に接続させ放熱効果をあげ
ることができる。
【0029】図3において、モールド樹脂143を用い
てモールドするが、その場合、全面にモールドする場合
もある。いわゆる、ポッティング剤をポッティングする
のみでもよい。141はLSI140の電極から銅配線
板104にボンディングされたワイヤであり、142は
LSI140の電極から銅配線板108にボンディング
されたワイヤである。
【0030】そして、半田ボール152はランド114
に、半田ボール153はランド118に接続されてい
る。図4は本発明の第2実施例を示すLSIを実装する
ための単層の樹脂基板の平面図、図5はその樹脂基板に
LSIを実装した小型パッケージの断面(図4のB−
B′線に対応する断面)図である。以下、第1実施例と
同じ部分の説明は省略する。
【0031】上記第1実施例では配線基板に接続するた
めの半田ボール152,153は、LSI140の周囲
に存在した。しかし、よりパッケージの寸法を小さくす
るため第2実施例では、その半田ボールのほとんどをL
SIの直下に設置する。これらの図に示すように、銅配
線板201の先端にあるランド211はLSI240の
直下に存在する。221,224,228はランド21
1における樹脂にあけられた穴である(第1実施例と同
様である)。銅配線板202は本実施例では、LSI2
40の直下にはない。銅配線板204に連なるランド2
14は直下に存在する。以下同様である。図4の一点破
線231は銅配線板201,203,204,205,
207,208の上に塗布された絶縁シートである。
【0032】この基板の絶縁シート231にLSI24
0のダイスボンドを行い、次にワイヤボンド、樹脂24
3を被着した後、樹脂基板200の樹脂側(本発明では
裏面と記載)から穴228,224に半田ボール23
8,234を配置する。なお、図5において、241、
244はワイヤ、243はモールド樹脂である。図6は
本発明の第3実施例を示すLSIを実装するための単層
の樹脂基板の平面図、図7はその樹脂基板にLSIを実
装した小型パッケージの断面(図6のC−C′線断面)
図である。
【0033】この実施例では搭載するLSIにバンプを
形成し、フリップチップ方式により基板にひとまず実装
し、チップサイズパッケージとし、次に、そのチップサ
イズパッケージを回路基板に実装する形態をとる。図6
において、既に述べた様に300は樹脂基板であり、例
えば、絶縁層に金属板を張り付け、この金属板を所望の
形状にエッチング等により加工形成したものである。点
線で囲った部分にLSI350が搭載される。301,
302,303,304,…308は加工形成された銅
等による金属配線板で、この部分にLSI350の各電
極からワイヤがボンドされる。
【0034】311,312,313,314,…31
8は、それぞれ金属配線板301,302,303,3
04,…308と電気的に連なったランドであり、点線
350の内側に設置されている。321,322,32
3,324,…328は各ランド311,312,31
3,314,…318の部分に絶縁層のみに形成された
穴でありLSIの搭載されない側には銅板が露出してい
る。
【0035】一点破線341はこの基板に接着された絶
縁シートであり、ランド311,312,313,31
4,…318の内側に存在する様に設置される。このよ
うな基板にLSI350をフリップチップ実装した状態
が図7に示されており、図6のC−C′線に沿う断面図
である。図において、344、348はLSI350に
形成されたバンプであり、ランド324,328の部分
に半田ボール334,338が設置されている。必要に
応じて樹脂モールドする。
【0036】次に、本発明の第4実施例について説明す
る。この第4実施例では本発明のチップサイズパッケー
ジと外部回路との電気接続に半田ボール等は使用せずパ
ッケージの配線板の一部を加工して接続端子とする手法
について説明する。図8は本発明の第4実施例を示すL
SIを実装するための単層の樹脂基板の平面図、図9は
図8のD−D′断面図、図10はその樹脂基板を有する
小型パッケージの断面図である。
【0037】これらの図に示すように、400は配線板
を支える絶縁基板、配線板401,402,403,…
408等にLSIが接続される。421,422,42
3,424,…428は絶縁板に形成された穴である。
411は配線板401に連なり外部回路と接続する端子
である。414は配線板404に連なり外部基板と接続
する端子である。同様に、418は配線板408に連な
り外部回路に接続する端子である。
【0038】端子411は穴421の場所で宙に浮いて
いる。端子414は穴424の場所で宙に浮いている。
端子418は穴428で宙に浮いている。他も同様であ
る。この様な構造は通常の技術で容易に作製できる。例
えば、穴を予め形成した絶縁基板に金属板を張り付け、
これを表面からエッチングすればよい。次に、宙に浮い
たこれら端子を加工する。この加工も通常の手段で容易
に実現できる。端子414,418は外部回路と接続し
易いように変形している。
【0039】LSIを接続した状態が図10に示されて
いるが、要部を明確にするために、絶縁シートやモール
ド樹脂は図示されておらず、省略されている。また、4
54,458はLSI450に形成されたバンプであ
り、配線板404,408に接続されている。さらに、
以下のような利用形態をとることができる。
【0040】(1)上記実施例では説明を容易にするた
め(樹脂)基板にLSIを一個搭載した例を説明した
が、複数個搭載することも可能であり、また同時にチッ
プ部品等を搭載することも可能である。 (2)LSI、チップ部品群を複数個基板に搭載後、そ
れぞれを工程の途中、または最後に切り離すようにして
もよい。
【0041】(3)半田ボールを設置する場合は、半田
レジストの記述は行わなかったが、基板の絶縁層部分に
レジスト層の役目を兼ねさせたためであり、改めて半田
レジスト層を塗布するようにしてもよい。 (4)第2実施例において、絶縁シートを用いた。この
絶縁シートはLSIをダイスボンドするときの接着剤で
代用することができる。
【0042】(5)第3実施例においては、バンプを用
いたが、そのバンプは金、銅等の場合、鉛−錫半田の場
合等がある。また、絶縁シートはバンプが接続時溶融し
て流出するのを防ぐ半田ダムの役割を持たせるもので、
金、銅等を用いた場合は特に必要としなかった。 (6)第4実施例においては、LSIがフリップチップ
実装されているが、この実装方法に限ったものではな
く、ワイヤボンド実装等他の実装方法によってもよい。
また、外部回路との接続場所が常にLSI直下にある必
要はない。
【0043】更に、単層配線基板の配線の先端部分を加
工して接続端子とする説明を行ったが、必ずしも先端で
有る必要はなく、途中部分を開口(スルーホール)上に
浮かし、これを加工するようにしてもよい。次に、本発
明の第5実施例について説明する。図13〜図18は本
発明の第5実施例を示す構成図であり、図13は本発明
の第5実施例を示すLSIの実装基板を示す斜視図、図
14は図13のE−E′線断面図、図15はそのLSI
の実装基板の平面図、図16は本発明の第5実施例を示
す小型パッケージの製造工程断面図である。
【0044】図13において、500は金属基板、例え
ばコバール板または銅板であり、30〜100μm厚で
ある。この金属基板500にLSI511,512,5
13,514,515,516,…を規則正しくダイス
ボンドする。例えば、LSI511とLSI512との
間隔L1 、LSI511とLSI514との間隔L2
既知である。お互いの角度も既知である。501,50
2…はボンディングを行う場合の基準孔である。基準孔
501,502…と各LSIとの位置関係は既知であ
る。
【0045】また、521,522,523,…,53
1,…,536は、LSI511の各々のパッド(電
極)から金属基板500に張られたワイヤである。これ
らは通常のワイヤボンドによるものである。同様に、5
41,542,543,…,556はLSI512の各
パッドと金属基板500をつなぐワイヤ、561,…5
63,564,…,571,…はLSI514から金属
基板500にボンドされたワイヤである。
【0046】点線で示された円部610は金属基板50
0における位置を示すもので、円部610にワイヤ52
1が接続される。同様に円部611にワイヤ522が接
続され、円部612にワイヤ523が接続される。円部
631にはワイヤ563が、円部632にはワイヤ57
1が接続されている。各円部はその位置が既知である。
【0047】上記したように、金属基板500にLSI
がダイスボンド、ワイヤボンドされた後、全面に樹脂
(ここでは、エポキシ樹脂)を被着した。図14におい
て、650は樹脂であり、この樹脂650を押圧しつつ
加熱硬化させた。この工程では金属基板500をホット
プレスにセットし、その表面からプレスを行った(この
工程は理解が容易であるので図示していない)。
【0048】なお、今回はモールド金型は用いないの
で、樹脂650と金属基板500、樹脂650とLSI
511,512,513,…との密着を良くするため
の、カップリング剤を十分に活用することができた。ま
た、樹脂650に離型剤は添加しなかった。金属の種
類、特にその熱膨張係数、厚さ、寸法により樹脂との間
で応力が許容値以上の値で発生し、好ましくない状態が
生ずることがある。予め金属基板500を切断し、樹脂
の収縮を許容する方法も有効であった。
【0049】ホットプレスと樹脂650との間には、プ
レス時に薄いエポキシ製のシートを挿入し、シートが樹
脂650と接着した状態の時はシートはそのままにし、
剥離作業は行わなかった。プレスに際しては金属基板5
00とプレス板間にスペーサーを入れ、圧力15kg/
cm2 、温度80℃で加圧時間1時間にわたって硬化し
た。スペーサーの寸法により樹脂の厚さをコントロール
でき、また加圧硬化させることにより、LSI等の存在
による表面の凹凸も発生していなかった。
【0050】次に、金属基板500を所望の形状にエッ
チングすることを試みた。金属基板500は通常の金属
を用いているので、そのエッチング加工は既存の技術を
用いることができた。例えば、金属基板500の表面に
ドライフィルムを被着し、マスクを用いて現像後、エッ
チング液で不要な部分を除去する。位置合わせは基準孔
501,502…等を用いた。金属基板500が銅の場
合は、塩化鉄、塩化錫等による良好なエッチング液が開
発されている。コバール等他の金属についても同様であ
る。
【0051】図15はエッチング終了後の金属基板であ
る。511Aはその裏面に図1のLSI511が搭載さ
れた部分であり、リードフレームのダイパッドに相当
し、図13ではLSI511の周辺に点線でその位置が
示されている。512A,513A,…等についても同
様である。また、円部610の裏面にはワイヤ521
(図13参照)がつながっている。円部611の裏面に
はワイヤ522(図13参照)がつながっている。他の
円部についても同様である。
【0052】図16は金属基板のエッチング後の工程断
面図である。つまり、図13のA−A′線に沿った断面
図である。まず、図16(a)に示すように、LSI5
11,514は樹脂650で封止されている。次に、図
16(b)に示すように、上記した全ての円部に半田ボ
ールを接続するために、これら円部の接続場所以外の部
分に半田レジスト701をコーティングする。
【0053】次いで、図16(c)に示すように、通常
の半田ボール形成方法により、半田ボール702,70
3を形成した後、最後の工程として図15に示した一点
破線C1,C3,…,C2,C4,C6,C8,…に沿
ってカッティングを行う。次に、LSIの放熱を良好に
するため、図16(d)に示すように、511A,51
2A、513A,…にも半田等を被着し、基板との熱的
接触を改良することも可能である。ここでは、熱伝導良
好材704を半田ボールとともに具備した状況を示す。
【0054】図17は本発明の第6実施例を示すLSI
の実装基板の平面図である。図17において、1000
は支持体であり、これに金属片(矩形部)1210,1
220,1230,1240,1250,1260、ま
た、金属片(円部)1010、1020、…1050,
…が設置されている。作り方の一例として、1000は
支持体としての接着剤を塗布したカプトンテープであ
り、これに金属基板を張り付けた後エッチングにより図
に示すような金属片の配置を得る。
【0055】次いで、金属片1210にLSIを図15
と同じ様にダイボンドしたLSIのパット(電極)から
金属片1010,1020,…,1050…に各々ワイ
ヤボンドを行う。金属片1220、1230、…につい
ても同様である。更に、エポキシ樹脂を全面に十分に被
着後、既に第1実施例で述べたように、ホットプレスに
より押圧、加熱しつつ硬化させる。次に、同じように、
第5実施例で示したように、半田レジストの塗布、半田
ボールの設置を行いその後、図17に一点破線で示した
C1,C3,C5,…,C2,C4,C6,C8等の位
置をカッティングする。
【0056】図18は本発明の第7実施例を示すLSI
の実装基板の平面図、図19は図18のF−F線断面図
である。ここでは、図18に即して説明するが、他の小
型パッケージ領域においても同様である。この実施例で
は金属片が配線の役目も担うものである。この図におい
て、金属片4030にはLSIのパッドからのワイヤが
ボンドされるが金属片4030の裏面には半田ボールは
設置されない。金属片4030はこれに連なる配線40
31を経て金属片4032に達する。配線4031はL
SIの直下を通過する。この金属片4032の裏面に実
装用の半田ボールが形成される。
【0057】また、金属片4060にもLSIのパッド
からのワイヤがボンドされるが配線4061を通って金
属片4062に達し、この金属片4062の裏面に半田
ボールが形成される。同様に、金属片4110にワイヤ
は接続されるが、金属片4110の裏面に半田ボールは
形成されず、これに連なる配線4111を通って金属片
4112に達し、この金属片4112の裏面に半田ボー
ルが設置される。
【0058】ここで、金属片の形状を得る作業はLSI
の実装前であっても、樹脂の硬化後であってもよい。L
SIの固定のためには、配線4111,4031等の幅
を広く設計することも可能であるし、電気的につながっ
ていない金属片を4210′,4220′,…の領域に
相当する場所に設置しても良い(図示なし)。図19の
断面においては、4100は半田レジスト、4406,
4416はワイヤ、4514はLSI、4650はモー
ルド樹脂である。
【0059】エポキシ樹脂モールド、半田マスクの塗
布、半田ボールの設置、樹脂のカッティング等は第5実
施例及び第6実施例と全く同じである。全工程終了後に
おける図18のF−F′線に相当する場所の要部断面を
図19に示す。図19において4031、4033は半
田ボールである。図20〜図22は本発明の第8実施例
を示す構成図であり、図20はそのLSIの実装基板の
斜視図、図21は図20の裏面図、図22は図20のG
−G′線断面図である。
【0060】この実施例では、いわゆるマルチチップモ
ジュール方式について説明する。BGAに搭載するの
は、LSI4020とLSI4030、チップ部品40
40であり多層配線4500を含んでいる。この実施例
の工程では、LSI4020とLSI4030、チップ
部品4040を金属板4010の所定の場所にダイスボ
ンドする(金属板4010は第5実施例におけるものと
同様であるので、本実施例では図示しない)。ダイスボ
ンドは、図20に示すように行う。ただし、この工程で
は基板は4010であり、図のような様な配線パターン
は、まだ、形成されていない。形成されるとして実装の
作業を行う。このダイスボンドの工程は全く通常の接続
技術で行える。
【0061】次に、LSI4020とLSI4030の
各パッドから金属板4011に所定の場所にそれぞれワ
イヤボンドする。本ワイヤボンドの要領は第5実施例と
同じである。また、多層配線部4500をボンディング
技術等で形成する。LSI、チップ部品及びワイヤの各
々のボンディングの順序はこだわらない。これらLSI
4020とLSI4030、チップ部品4040、多層
配線4500、ボンディングされた多数のワイヤの群
を、図20に示すように、規則正しく金属板4010に
形成していく。
【0062】次に、第5実施例のように、全面にエポキ
シ樹脂4650を被着し、ホットプレスで加熱、押圧し
てエポキシ樹脂を硬化させる。さらに、金属板4010
の露出している側から、これも、第5実施例と同じ工程
でエッチング加工する。エッチング加工後を図21に示
す。図21において、4071、4072の反対側の面
にはLSI4020、4030が接続されている。40
40はチップ部品である。その他基板4010がエッチ
ング加工されて、金属片4401,4402,440
3,4404,4405,4406,…になる。
【0063】このBGAでは、接続用の半田ボールは完
成後のモジュールの両端に設置するとした。この方針に
基づいて、既成の手法で半田用レジストを塗布し、次に
半田ボールを設置した。さらに、図20の一点破線C
1,C3,C5,…,C2,C4,C6,C8…に沿っ
てカッティングを行った。図22に示すように、カッテ
ィングされた小型パッケージには、半田ボール403
1,4033、半田レジスト4100が形成されてい
る。
【0064】図23は本発明の第9実施例を示すLSI
の実装基板の平面図、図24は本発明の第9実施例を示
す小型パッケージの断面(図23のH−H′線断面)図
である。この実施例ではBGAの接続用半田ボールをL
SI直下にも設置するようにしている。
【0065】金属基板(図示なし)に第5実施例と同様
に、複数のLSIをダイスボンドするが、ダイスボンド
前に絶縁シート5210,5220,…,5260をL
SIを設置する場所に接着しておく。(図23は金属板
1010をエッチング加工した後の図であるが、LSI
と絶縁シート1210等の関係を、この図から理解する
ことができる)。
【0066】LSIのダイスボンディング後は、図23
に示す金属板1010,1020,1030,104
0,1050,…の各場所にLSIの各パッドからワイ
ヤボンディングを行う。この工程は第1実施例とほぼ同
じである。さらにエポキシ樹脂の被着(図示せず)、加
熱押圧による樹脂硬化を行う。次に、金属板4010
を、図23に示すように、エッチング加工する。この図
において、金属板1020(裏面にワイヤが接続されて
いる)に配線1021が連なり、更に、LSI21の直
下にある金属片1022に達している。金属片1022
には半田ボールが後ほど設置される。金属片1122に
関しても同様である。
【0067】半田ボール設置後、図23の一点破線C
1,C3,C5,…,C2,C4,C6,C8,…に沿
いカッティングを行う。更に、以下のような利用形態を
とることができる。第5実施例で金属基板の材質を、
銅、またはコバールとしたが、これらの金属に限ること
ではなく銅合金、または全く他の金属を用いることが可
能であり、表面のメッキについても規定するものではな
い。
【0068】金属基板については他の実施例についても
同様である。またその厚さも限定するものではない。本
発明の実施例においては、LSIの実装はワイヤボンデ
ィングにおいて説明したが、フリップチップ方式等他の
方式によっても可能であることは言うまでもない。
【0069】また、LSI等をモールドするモールド材
としてエポキシ樹脂として説明した。使用される状況に
より、例えば、耐熱が必要な雰囲気では耐熱性エポキシ
樹脂、ポリイミド樹脂等が用いられるべきである。第5
実施例においてホットプレスと樹脂間にプレス時樹脂膜
を挿入するとしたが、これは硬化される樹脂とプレスと
の接着を防ぐものであり、他の実施例においても同様で
ある。樹脂膜でなく、紙等であってもよい。不要な場合
も多い。
【0070】上記実施例では、モジュールは外部との接
続を半田ボールで行うと説明した。しかし、状況によっ
ては半田ボールのかわりにリード線、リード端子を接続
することも可能であり、またいわゆるリードレスパッケ
ージと同様な実装方法も可能である。上記のような構成
になっているので、半田ボールによる接続点を最も効率
的な場所に設置することが可能となる。
【0071】従来のリードフレームを用いた手法ではL
SIのパッドとパッケージのピンとが、そのまま対応し
てしまうので設計の自由度が無く、結果としてLSIを
搭載するプリント基板の配線を大きく引き回す必要もし
ばしば生じた。また、BGAでも、その内部で配置を変
えようとするとプリント基板の総数が増え、価格上昇に
つながった。
【0072】本発明の構造では簡単に接続点の配置を変
更することができる。更に、プリント基板を用いないM
CM(マルチチップモジュール)を得ることが可能であ
る。近年電子機器の発達に伴い、例えば自動車のエンジ
ンの近傍に低価格のMCMを設置する要望も多い。従来
のFR−4基板からなるモジュールでは耐熱性等に問題
があって搭載は不可能であった。
【0073】更に、本発明によるMCMでは十分対応が
可能である。また、通常のBGAに比べ、作製するのが
容易である。またプリント基板を用いていないので実装
時反りが生じ難く実装に便利である。また、本発明は上
記実施例に限定されるものではなく、本発明の趣旨に基
づき種々の変形が可能であり、それらを本発明の範囲か
ら排除するものではない。
【0074】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 (1)請求項1記載の発明によれば、LSIにバンプを
形成することなくパッケージを作製することが可能であ
り、しかも単層配線板を用いるので価格を低く抑えるこ
とができる。
【0075】また、単層配線板にLSIを実装し、パッ
ケージを作製するようにしたので、小型化を図るととも
に、価格を低く抑えることができる。 (2)請求項2記載の発明によれば、LSIの周辺に端
子を形成するようにしたので、上記(1)の構成に加
え、端子間の間隔を十分にとり、確実な接続を行うこと
ができる。
【0076】(3)請求項3記載の発明によれば、単層
配線板に形成されるバンプをLSIの面積内に配置する
ようにしたので、上記(1)の構成に加え、集積度を高
め、小型化を図ることができる。 (4)請求項4記載の発明によれば、略LSIの面積を
有する単層配線板にLSIを実装し、パッケージを作製
するようにしたので、小型化を図るとともに、価格を低
く抑えることができる。
【0077】(5)請求項5記載の発明によれば、前記
単層配線基板の開口から金属配線板の先端または途中部
分が突出した電極部を形成するようにしたので、集積度
を高めるとともに、低価格のチップサイズパッケージを
得ることができる。また、半田ボールを使用しないので
接続部に傷がつき難い。実装前の素子評価にも便利であ
る。
【0078】(6)請求項6記載の発明によれば、簡単
な工程で、多くの小型パッケージを低価格で製造するこ
とができる。 (7)請求項7記載の発明によれば、従来のプリント基
板を用いることなく、小型パッケージ(BGA)を得る
ことができる。 (8)請求項8〜10記載の発明によれば、プリント基
板を用いないので、エポキシ樹脂と基板との剥離の心配
が無い。いわゆる、モールド用の金型を用いないので、
エポキシ樹脂に離型剤を入れる必要がなく、しかも、金
属とエポキシ樹脂との接着を良くするカップリング剤を
十分に用いることができる。
【0079】従って、樹脂と金属、樹脂とLSIとの接
続を確かなものにでき、信頼性の高い小型パッケージを
得ることができる。LSIのパッドからのワイヤを通っ
た信号は、直接接続用の半田ボールに至るので、接続距
離を短くでき、電気特性の良好な小型パッケージを得る
ことができる。
【0080】工数が少なく、材料も少ないので低価格の
パッケージを得ることができる。モールド用の金型が不
要なので初期投資が少ない。更に、樹脂の硬化時、既に
金属片が形成されているので、樹脂と金属との熱膨張係
数の違いによる応力の発生は極めて小さい。
【図面の簡単な説明】
【図1】本発明の第1実施例を示すLSIを実装するた
めの単層の樹脂基板の平面図である。
【図2】図1のA−A′断面図である。
【図3】本発明の第1実施例を示す樹脂基板を有する小
型パッケージの断面図である。
【図4】本発明の第2実施例を示すLSIを実装するた
めの単層の樹脂基板の平面図である。
【図5】本発明の第2実施例を示す樹脂基板にLSIを
実装した小型パッケージの断面(図4のB−B′線に対
応する断面)図である。
【図6】本発明の第3実施例を示すLSIを実装するた
めの単層の樹脂基板の平面図である。
【図7】本発明の第3実施例を示す樹脂基板にLSIを
実装した小型パッケージの断面(図6のC−C′線に対
応する断面)図である。
【図8】本発明の第4実施例を示すLSIを実装するた
めの単層の樹脂基板の平面図である。
【図9】図8のD−D′断面図である。
【図10】本発明の第4実施例を示す樹脂基板を有する
小型パッケージの断面図である。
【図11】従来のチップサイズパッケージがセラミック
基板に実装された全体断面図である。
【図12】図11のA部拡大断面図である。
【図13】本発明の第5実施例を示すLSIの実装基板
を示す斜視図である。
【図14】図13のE−E′線断面図である。
【図15】本発明の第5実施例を示すLSIの実装基板
の平面図である。
【図16】本発明の第5実施例を示す小型パッケージの
製造工程断面図である。
【図17】本発明の第6実施例を示すLSIの実装基板
の平面図である。
【図18】本発明の第7実施例を示すLSIの実装基板
の平面図である。
【図19】図18のF−F線断面図である。
【図20】本発明の第8実施例を示すLSIの実装基板
の斜視図である。
【図21】図20の裏面図である。
【図22】図20のG−G′線断面図である。
【図23】本発明の第9実施例を示すLSIの実装基板
の平面図である。
【図24】本発明の第9実施例を示す小型パッケージの
断面(23図のH−H′線に対応する断面)図である。
【符号の説明】
100,200,300 樹脂基板 101〜108,201〜208 銅配線板 111〜118,211,214,311〜318,3
24,328 ランド 121〜128,221,224,228,321〜3
28,421〜428穴 130,151,511A,512A,513A,…
ダイパッド 131 開口 140,240,350,450,511〜516,4
020,4030,4514 LSI 141,142,521,522,523……535,
536,541,542,543,…,556,56
1,…563,…565,…571,4406,441
6 ワイヤ 143,243,4650 モールド樹脂 152,153,234,238,334,338,7
02,703,4031,4032,4033 半田
ボール 231 絶縁シート 301〜308 金属配線板 311,312,313,314,…318,324,
328 ランド 344,348,454,458 バンプ 400 絶縁基板 401,402,403,404,…408 配線板 411,414,418 端子 500 金属基板 501,502… 基準孔 610〜613,631,632 円部 650,4650 樹脂 701,4100 半田レジスト 704 熱伝導良好材 1000 カプトンテープ(支持体) 1010,1020,1030,1032,…,105
0,1060,1062,1112,1210,122
0,1230,1240,1250,1260金属片 1031,1061,1111 配線 4040 チップ部品 4500 多層配線 5210,5220,… 絶縁シート

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 LSIをモールドする小型パッケージに
    おいて、(a)LSIが実装される単層配線基板と、
    (b)該単層配線基板の絶縁部にのみ形成される穴と、
    (c)該穴を通して前記単層配線基板の反対側の面に配
    置される接続端子を具備することを特徴とする小型パッ
    ケージ。
  2. 【請求項2】 請求項1記載の小型パッケージにおい
    て、前記接続端子を前記LSIの周辺に形成することを
    特徴とする小型パッケージ。
  3. 【請求項3】 請求項1記載の小型パッケージにおい
    て、前記接続端子を前記LSIの面積内に配置すること
    を特徴とする小型パッケージ。
  4. 【請求項4】 請求項1記載の小型パッケージにおい
    て、前記単層配線基板は前記LSIと略等しい面積を有
    することを特徴とする小型パッケージ。
  5. 【請求項5】 請求項4記載の小型パッケージにおい
    て、前記単層配線基板の開口から金属配線板の先端また
    は途中部分が突出した電極部を形成することを特徴とす
    る小型パッケージ。
  6. 【請求項6】 LSIをモールドする小型パッケージの
    製造方法において、(a)単層配線基板にLSIを実装
    し、(b)前記単層配線基板の絶縁部にのみ穴を形成
    し、(c)該穴を通して前記単層配線基板の反対側の面
    に配置される接続端子を形成することを特徴とする小型
    パッケージの製造方法。
  7. 【請求項7】 LSIをモールドする小型パッケージに
    おいて、(a)LSIを実装する金属基板と、(b)前
    記LSIの各パッド電極から前記金属基板に電気的接続
    を行い、しかも前記LSIの搭載側にのみ樹脂モールド
    を行い、前記金属基板はLSI搭載部、各ボンディング
    ワイヤ対応部が各々分離された金属片を有することを特
    徴とする小型パッケージ。
  8. 【請求項8】 LSIをモールドする小型パッケージの
    製造方法において、(a)切り出される前の金属基板上
    にLSIを実装し、(b)前記LSIの搭載部にのみ樹
    脂モールドを行い、(c)前記金属基板はLSI搭載
    部、各ボンディングワイヤ対応部が各々分離された金属
    片を形成し、(d)切り出して各小型パッケージを形成
    することを特徴とする小型パッケージの製造方法。
  9. 【請求項9】 LSIをモールドする小型パッケージの
    製造方法において、(a)切り出される前の金属基板の
    同一面上にLSI及び他のチップ部品を実装し、(b)
    前記搭載側にのみ樹脂モールドを行い、(c)前記金属
    基板はLSI搭載部、各ボンディングワイヤ対応部が各
    々分離された金属片を形成し、(d)切り出してモジュ
    ール化された各小型パッケージを形成することを特徴と
    する小型パッケージの製造方法。
  10. 【請求項10】 LSIをモールドする小型パッケージ
    の製造方法において、(a)切り出される前の金属基板
    の同一面上にLSI及び他のチップ部品を実装し、
    (b)前記搭載側にのみ樹脂モールドを行い、(c)前
    記金属基板はLSI搭載部、各ボンディングワイヤ対応
    部が各々分離された金属片を形成し、(d)モールドさ
    れていない側に半田レジスト、半田ボールを形成したこ
    とを特徴とする小型パッケージの製造方法。
JP22619995A 1995-09-04 1995-09-04 半導体装置 Expired - Fee Related JP3529507B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22619995A JP3529507B2 (ja) 1995-09-04 1995-09-04 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22619995A JP3529507B2 (ja) 1995-09-04 1995-09-04 半導体装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2002094691A Division JP3686047B2 (ja) 2002-03-29 2002-03-29 半導体装置の製造方法
JP2002094690A Division JP2002319649A (ja) 2002-03-29 2002-03-29 半導体装置

Publications (2)

Publication Number Publication Date
JPH0974149A true JPH0974149A (ja) 1997-03-18
JP3529507B2 JP3529507B2 (ja) 2004-05-24

Family

ID=16841447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22619995A Expired - Fee Related JP3529507B2 (ja) 1995-09-04 1995-09-04 半導体装置

Country Status (1)

Country Link
JP (1) JP3529507B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004007020A (ja) * 2003-09-30 2004-01-08 Sanyo Electric Co Ltd 半導体装置
JP2004186460A (ja) * 2002-12-04 2004-07-02 Sanyo Electric Co Ltd 回路装置の製造方法
US7173336B2 (en) 2000-01-31 2007-02-06 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
JP2009530870A (ja) * 2006-03-20 2009-08-27 マイクロン テクノロジー, インク. 集積回路デバイスのためのキャリアレスチップパッケージ、および、それを作成する方法
JP2014011335A (ja) * 2012-06-29 2014-01-20 Shinko Electric Ind Co Ltd 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208756A (ja) * 1983-05-12 1984-11-27 Sony Corp 半導体装置のパツケ−ジの製造方法
JPH0394431A (ja) * 1989-09-06 1991-04-19 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JPH0394459A (ja) * 1989-09-06 1991-04-19 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JPH05129473A (ja) * 1991-11-06 1993-05-25 Sony Corp 樹脂封止表面実装型半導体装置
JPH06112354A (ja) * 1992-08-06 1994-04-22 Motorola Inc 薄型オーバーモールデッド半導体デバイスおよびその製造方法
JPH0758160A (ja) * 1993-08-10 1995-03-03 Nippon Steel Corp フィルムキャリヤ及びこのフィルムキャリヤを用いた半導体装置
JPH0766330A (ja) * 1993-06-30 1995-03-10 Pfu Ltd 半導体素子実装コネクタ
JPH07226454A (ja) * 1994-02-10 1995-08-22 Sony Corp 半導体装置
JPH07226418A (ja) * 1993-12-16 1995-08-22 Nec Corp チップキャリア半導体装置及びその製造方法
JPH08167676A (ja) * 1994-12-13 1996-06-25 Ibiden Co Ltd 半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208756A (ja) * 1983-05-12 1984-11-27 Sony Corp 半導体装置のパツケ−ジの製造方法
JPH0394431A (ja) * 1989-09-06 1991-04-19 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JPH0394459A (ja) * 1989-09-06 1991-04-19 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JPH05129473A (ja) * 1991-11-06 1993-05-25 Sony Corp 樹脂封止表面実装型半導体装置
JPH06112354A (ja) * 1992-08-06 1994-04-22 Motorola Inc 薄型オーバーモールデッド半導体デバイスおよびその製造方法
JPH0766330A (ja) * 1993-06-30 1995-03-10 Pfu Ltd 半導体素子実装コネクタ
JPH0758160A (ja) * 1993-08-10 1995-03-03 Nippon Steel Corp フィルムキャリヤ及びこのフィルムキャリヤを用いた半導体装置
JPH07226418A (ja) * 1993-12-16 1995-08-22 Nec Corp チップキャリア半導体装置及びその製造方法
JPH07226454A (ja) * 1994-02-10 1995-08-22 Sony Corp 半導体装置
JPH08167676A (ja) * 1994-12-13 1996-06-25 Ibiden Co Ltd 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7173336B2 (en) 2000-01-31 2007-02-06 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
US7276793B2 (en) 2000-01-31 2007-10-02 Sanyo Electric Co., Ltd. Semiconductor device and semiconductor module
JP2004186460A (ja) * 2002-12-04 2004-07-02 Sanyo Electric Co Ltd 回路装置の製造方法
JP2004007020A (ja) * 2003-09-30 2004-01-08 Sanyo Electric Co Ltd 半導体装置
JP2009530870A (ja) * 2006-03-20 2009-08-27 マイクロン テクノロジー, インク. 集積回路デバイスのためのキャリアレスチップパッケージ、および、それを作成する方法
JP2014011335A (ja) * 2012-06-29 2014-01-20 Shinko Electric Ind Co Ltd 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP3529507B2 (ja) 2004-05-24

Similar Documents

Publication Publication Date Title
US7413926B2 (en) Methods of making microelectronic packages
KR970002140B1 (ko) 반도체 소자, 패키지 방법, 및 리드테이프
US6552426B2 (en) Semiconductor device and method of manufacturing same
US7993967B2 (en) Semiconductor package fabrication method
JP3313547B2 (ja) チップサイズパッケージの製造方法
JPH07321248A (ja) ボールグリッドアレイ半導体装置およびその製造方法
JP3686047B2 (ja) 半導体装置の製造方法
JP3529507B2 (ja) 半導体装置
JP2002313985A (ja) チップサイズパッケージの製造方法
JPH0864635A (ja) 半導体装置
JP4175339B2 (ja) 半導体装置の製造方法
JP4260766B2 (ja) 半導体装置
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
JP3314574B2 (ja) 半導体装置の製造方法
JP3331146B2 (ja) Bga型半導体装置の製造方法
JP2006013533A (ja) 半導体装置
JP2006237632A (ja) 半導体装置
KR100520443B1 (ko) 칩스케일패키지및그제조방법
JP2002319649A (ja) 半導体装置
US20030205793A1 (en) Wire-bonded chip on board package
EP1365450A1 (en) An improved wire-bonded chip on board package
JP3449097B2 (ja) 半導体装置
JP2002093828A (ja) 半導体装置の製造方法
JP2968704B2 (ja) 半導体装置
JP2005277433A (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040225

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080305

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090305

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090305

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100305

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100305

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110305

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110305

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120305

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120305

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140305

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees