JP2001203301A - 樹脂封止型半導体装置及びその製造方法 - Google Patents

樹脂封止型半導体装置及びその製造方法

Info

Publication number
JP2001203301A
JP2001203301A JP2000013362A JP2000013362A JP2001203301A JP 2001203301 A JP2001203301 A JP 2001203301A JP 2000013362 A JP2000013362 A JP 2000013362A JP 2000013362 A JP2000013362 A JP 2000013362A JP 2001203301 A JP2001203301 A JP 2001203301A
Authority
JP
Japan
Prior art keywords
semiconductor chip
resin
semiconductor device
connection terminal
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000013362A
Other languages
English (en)
Other versions
JP3730469B2 (ja
Inventor
Koji Furusato
広治 古里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2000013362A priority Critical patent/JP3730469B2/ja
Publication of JP2001203301A publication Critical patent/JP2001203301A/ja
Application granted granted Critical
Publication of JP3730469B2 publication Critical patent/JP3730469B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】小型、薄型化を達成するため接続端子と半導体
チップを薄型に抑えた樹脂封止型半導体装置である。 【解決手段】接続端子の形状を肉薄部と肉厚部に形成し
たリードフレームを用い、接続端子の肉薄部の肉厚方向
に半導体チップを接続し、半導体チップの接続端子の接
続面と反対面を肉厚部と略同一面になる様接続する。さ
らに半導体チップと接続端子の接続面を樹脂封止し反対
の面は樹脂面から露出する様に構成する。肉厚部の長さ
を調整することで強度を持たせ、肉薄部の長さを調整す
ることで絶縁距離を持たすことのできる構造となり、実
装基板との接続を行うことで小型、薄型の樹脂封止型半
導体装置を提供できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する分野】本発明は、電気及び電子機器等に
使用される小型・薄型タイプの樹脂封止型半導体装置の
構造と、その製造方法に関するものである。
【０００２】
【従来の技術】従来の樹脂封止型半導体装置は、リード
フレーム上に半導体チップ等を組立した後、トランスフ
ァーモールド法等により樹脂封止して製造しているが、
近年の電子機器の小型化、薄型化、及び低価格化の要求
を満足するには、安定した生産工程で、生産性の高い製
造が必要となっているが、携帯機器市場等の急速な小型
化、薄型化に対して、十分に要求に応えられない状況に
なっている。
【０００３】図６は従来タイプの樹脂封止型半導体装置
を示すものである。図６で半導体チップ1と接続端子２
に接合剤４を介して電気的に接続（例えば、はんだ接
続）した後、封止樹脂３で覆って樹脂封止型半導体装置
を形成している。
【０００４】しかし、半導体チップの下側に接続端子及
び封止樹脂を有している為、薄型化に出来ない、幅方向
も接続端子を形成する為、小型化出来ない等の欠点があ
る。
【０００５】
【本発明が解決しようとする課題】本発明は、上記従来
技術の問題点を鑑みてなされたもので、その目的は、リ
ードフレーム上に配置していた半導体チップの裏面と接
続端子の半導体チップと反対の接続点を同一面にし、実
装基板上のパターンと直接接続できる構造にしたことに
より、リードフレームの板厚とモールド樹脂部分の厚み
を削減でき、実装基板上のパターンとの接続が容易にな
る小型化、薄型化に適した樹脂封止型半導体装置を提供
できる。
【０００６】
【課題を解決しようとする手段】上記目的を達成するた
めになされた請求項記載の発明は、半導体チップの一方
に接続端子を接続し、前記半導体チップと接続端子を樹
脂封止してなる半導体装置であって、前記半導体チップ
の接合面側と接続端子の接続点を樹脂封止内に配置し、
他方の面が樹脂封止面と略同一面もしくは０から０．２
ｍｍの範囲で露出しており、半導体チップ露出面は金属
めっき、蒸着、予備はんだ等がされていることを特徴と
する。
【０００７】一般に接続端子を複数個配置したリードフ
レームの所定位置に半導体チップを固着した後に、封止
樹脂を成形する。したがって、請求項記載の発明のよう
に、接続端子に固着済み半導体チップの他方の面と接続
端子を略同一面または、０から０．２ｍｍ露出して形成
することが可能になり、しかも接続端子を肉薄部で接続
し、肉厚部を半導体チップの他方の面と同一方向に露出
させることができる。
【０００８】肉厚部の接続端子は樹脂封止の外で希望の
長さに切断でき、実装基板への接合により強度をもた
せ、半導体チップの上方向は接続端子が肉薄部の厚みだ
け上乗せされるだけで上方向への厚さを削減される。
【０００９】半導体チップの絶縁については接合面を樹
脂封止するとともに肉薄部の長さを調整することにより
樹脂封止下面の接続端子と半導体チップ間の距離をかせ
ぐことができる。
【００１０】
【発明の実施の形態】以下、添付図面を用いて本発明に
係る樹脂封止型半導体装置及びその製造方法の実施形態
を説明する。なお、図面の説明において同一部材には同
じ符号を付し、重複する説明は省略する。
【００１１】図１は本発明の実施形態を示しており、図
１aはその正面断面図、同図ｂは下面図、である。この
半導体装置１は、縦が約２mm、横が約３mm、高さが約
０．７mmの小型で薄型の表面実装タイプの樹脂封止型半
導体装置である。
【００１２】図２は本発明の製造方法の実施例を示して
おり、図２aはその平面透視図、同図ｂは正面図、であ
る。接続端子は複数個が連続的に配置されているリード
フレーム５になっており、肉薄部と肉厚部の平面側を下
にして半導体チップを例えば、はんだ付けのような方法
で接続すればリードフレームは安定して半導体チップの
平面とリードフレームの肉厚部が略同一平面に形成され
易い。また肉厚部をストッパとして上から荷重すること
もできる。リードフレームが半導体チップと接続する部
分５aは、沿面放電防止の為に折り曲げ加工やテラス形
状を施してもよい。
【００１３】半導体チップ１は、あらかじめ両面に予備
はんだしたものを使い樹脂封止するか、又は半導体チッ
プ１の接合面に近傍の面を接続したのち樹脂封止を成形
し金属めっきまたは蒸着をしてはんだ付けを施したもの
を、肉厚部のリードフレームを所定位置で切断を行って
樹脂封止型半導体装置とする。図２のリードフレームの
切断位置近傍で肉薄部５bを設けると、切断時のストレ
スが軽減でき、リードフレームの金属めっき部分をより
多くすることが可能となる。
【００１４】図３は本発明の凸部を有する実施例を示す
半導体装置を示しており、半導体チップが樹脂封止面よ
り凸になっている場合であり、封止樹脂を形成する際に
用いるモールド金型を凸寸法に対応して、凹形状を設け
ることにより、容易に凸寸法ｔをコントロールすること
が容易である。半導体チップの外周部分は成形時にクラ
ック等の特性に悪い影響を与える恐れがあるため、凹形
状を多少大きめにすると良い。
【００１５】したがって、請求項１記載の発明のよう
に、接続端子の肉厚部と半導体チップの接続端子と接合
している他方の面が同一樹脂封止面に略同一面もしくは
０から０．２ｍｍの範囲で露出することが可能になる。
【００１６】また、請求項２記載の発明のように、請求
項１記載の発明において、前記半導体チップの露出面に
金属めっき又は蒸着を施されていることも実装基板との
接続を容易にすることで効果的である。
【００１７】さらに、請求項３記載の発明のように、請
求項１または２記載の発明において、前記半導体チップ
の露出面に予備はんだ方法等ではんだを施すと基板実装
時に有効である。
【００１８】図４は、複数の半導体チップを有する実施
例を示しており、実装基板配線パターンと組み合わせて
モジュール回路を形成することができる。
【００１９】図５は、本発明の装置を実装基板６に実装
した場合であり、電流容量の大きいパワーデバイスで
は、配線パターン７を介して半導体チップからの発熱を
放熱する機能に適する。
【００２０】
【発明の効果】半導体チップ、接続端子用のリードフレ
ーム、接合剤及び成形樹脂のみで、小型で薄型の樹脂封
止型半導体装置を提供できる。接続端子の接続点の形状
を必要に応じて大きくすることもできるため強度上の対
策もでき、しかも肉薄部の長さを調整することで絶縁距
離を確保することができる。
【００２１】
【図面の簡単な説明】
【図１】本発明の実施形態を示す半導体装置である。
【図２】本発明の製造方法の実施例を示す図である。
【図３】本発明の凸部を有する実施例を示す半導体装置
である。
【図４】本発明の複数半導体チップを有する一実施例を
示す半導体装置である。
【図５】本発明の半導体装置を実装基板に実装した実施
例を示す図である。
【図６】従来方式の半導体装置である。
【符号の説明】
半導体チップ 接続端子 封止樹脂 接合剤 リードフレーム 実装基板 配線パターン

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】半導体チップの一方に接続端子を接続し、
    前記半導体チップと接続端子を樹脂封止してなる半導体
    装置において、前記接続端子は肉厚部と肉薄部を設け肉
    薄部の下面の肉厚方向に半導体チップの接合面側を接続
    するとともに樹脂封止内に配置し、接続端子の肉厚部と
    半導体チップの接続端子と接合している他方の面が同一
    樹脂封止面に略同一面もしくは０から０．２ｍｍの範囲
    で露出し、実装基板の配線を他の接続端子として用いる
    ことを特徴とする樹脂封止型半導体装置。
  2. 【請求項２】請求項１の樹脂封止型半導体装置におい
    て、半導体チップの接合端子と接合している他方の面に
    金属をめっき又は蒸着を施したことを特徴とする樹脂封
    止型半導体装置
  3. 【請求項３】請求項１又は請求項２の樹脂封止型半導体
    装置において、半導体チップの接続端子と接合している
    他方の面にはんだ付けしたことを特徴とする樹脂封止型
    半導体装置。
JP2000013362A 2000-01-21 2000-01-21 樹脂封止型半導体装置及びその製造方法 Expired - Fee Related JP3730469B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000013362A JP3730469B2 (ja) 2000-01-21 2000-01-21 樹脂封止型半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000013362A JP3730469B2 (ja) 2000-01-21 2000-01-21 樹脂封止型半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001203301A true JP2001203301A (ja) 2001-07-27
JP3730469B2 JP3730469B2 (ja) 2006-01-05

Family

ID=18540961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000013362A Expired - Fee Related JP3730469B2 (ja) 2000-01-21 2000-01-21 樹脂封止型半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3730469B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1668686A4 (en) * 2003-08-26 2006-09-13 Advanced Interconnect Tech Ltd REVERSIBLE CONNECTIVE SEALING AND MANUFACTURING AND USE METHOD THEREFOR
JP2008517482A (ja) * 2004-10-18 2008-05-22 チップパック，インク． マルチチップリードフレームパッケージ
EP2453476A1 (en) * 2010-11-12 2012-05-16 Nxp B.V. Semiconductor device packaging method and semiconductor device package
US10256168B2 (en) 2016-06-12 2019-04-09 Nexperia B.V. Semiconductor device and lead frame therefor
US10529644B2 (en) 2015-03-06 2020-01-07 Nexperia B.V. Semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1668686A4 (en) * 2003-08-26 2006-09-13 Advanced Interconnect Tech Ltd REVERSIBLE CONNECTIVE SEALING AND MANUFACTURING AND USE METHOD THEREFOR
US7709935B2 (en) 2003-08-26 2010-05-04 Unisem (Mauritius) Holdings Limited Reversible leadless package and methods of making and using same
JP2008517482A (ja) * 2004-10-18 2008-05-22 チップパック，インク． マルチチップリードフレームパッケージ
EP2453476A1 (en) * 2010-11-12 2012-05-16 Nxp B.V. Semiconductor device packaging method and semiconductor device package
US10529644B2 (en) 2015-03-06 2020-01-07 Nexperia B.V. Semiconductor device
US10256168B2 (en) 2016-06-12 2019-04-09 Nexperia B.V. Semiconductor device and lead frame therefor
CN117542821A (zh) * 2016-06-12 2024-02-09 安世有限公司 半导体器件及用于半导体器件的引线框

Also Published As

Publication number Publication date
JP3730469B2 (ja) 2006-01-05

Similar Documents

Publication Publication Date Title
US5847458A (en) Semiconductor package and device having heads coupled with insulating material
KR970010678B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
US6403398B2 (en) Semiconductor device, manufacturing method thereof and aggregate type semiconductor device
US6084310A (en) Semiconductor device, lead frame, and lead bonding
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
EP3226292B1 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
US9130064B2 (en) Method for fabricating leadframe-based semiconductor package with connecting pads top and bottom surfaces of carrier
JP5369798B2 (ja) 半導体装置およびその製造方法
US6201707B1 (en) Wiring substrate used for a resin-sealing type semiconductor device and a resin-sealing type semiconductor device structure using such a wiring substrate
US20020113325A1 (en) Semiconductor package and mounting structure on substrate thereof and stack structure thereof
JP2023036823A (ja) 半導体装置
JPH11214606A (ja) 樹脂封止型半導体装置及びリードフレーム
JPH09312355A (ja) 半導体装置とその製造方法
JP2001035961A (ja) 半導体装置及びその製造方法
JP2001203301A (ja) 樹脂封止型半導体装置及びその製造方法
JP4208490B2 (ja) 半導体電力用モジュール及びその製造方法
JPH06204385A (ja) 半導体素子搭載ピングリッドアレイパッケージ基板
JP2722451B2 (ja) 半導体装置
JP4353935B2 (ja) リードレスパッケージ型半導体装置
JP2003197828A (ja) 樹脂封止型半導体装置
JP2533011B2 (ja) 表面実装型半導体装置
JP2001203321A (ja) 樹脂封止型半導体装置
JPH07226454A (ja) 半導体装置
JP3136274B2 (ja) 半導体装置
JP3398556B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051006

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091014

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091014

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101014

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101014

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111014

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111014

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121014

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121014

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131014

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees