JP2001203321A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JP2001203321A JP2001203321A JP2000013363A JP2000013363A JP2001203321A JP 2001203321 A JP2001203321 A JP 2001203321A JP 2000013363 A JP2000013363 A JP 2000013363A JP 2000013363 A JP2000013363 A JP 2000013363A JP 2001203321 A JP2001203321 A JP 2001203321A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- semiconductor chip
- semiconductor
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】複数個の半導体チップを樹脂封止する構造にお
いて小型、薄型化を達成するため接続端子と半導体チッ
プの構成を小型、薄型に抑え、実装基板のパターン配線
を使って回路を構成する樹脂封止型半導体装置である。 【解決手段】接続端子にリードフレームもしくは個別の
接続子を用い、半導体チップを接続し、半導体チップと
接続端子との接続面を樹脂封止内に配置して樹脂封止し
半導体チップの反対面は樹脂面から露出する様に構成す
る。実装基板のパターンに直接半導体チップを接続する
ことにより、ブリッジ回路もしくはアレー回路を構成
し、かつ実装基板に直接放熱することができることで、
小型、薄型の樹脂封止型半導体装置を提供できる。
いて小型、薄型化を達成するため接続端子と半導体チッ
プの構成を小型、薄型に抑え、実装基板のパターン配線
を使って回路を構成する樹脂封止型半導体装置である。 【解決手段】接続端子にリードフレームもしくは個別の
接続子を用い、半導体チップを接続し、半導体チップと
接続端子との接続面を樹脂封止内に配置して樹脂封止し
半導体チップの反対面は樹脂面から露出する様に構成す
る。実装基板のパターンに直接半導体チップを接続する
ことにより、ブリッジ回路もしくはアレー回路を構成
し、かつ実装基板に直接放熱することができることで、
小型、薄型の樹脂封止型半導体装置を提供できる。
Description
【０００１】
【発明の属する分野】本発明は、電気及び電子機器等に
使用される小型・薄型タイプの樹脂封止型半導体装置の
構造と、その製造方法に関するものである。
使用される小型・薄型タイプの樹脂封止型半導体装置の
構造と、その製造方法に関するものである。
【０００２】
【従来の技術】従来の樹脂封止型半導体装置は、実用新
案登録第２５６６４８０号記載のように、リードフレー
ム上に半導体チップ等を組立した後、トランスファーモ
ールド法等により樹脂封止して製造しているが、近年の
電子機器の小型化、薄型化、及び低価格化の要求を満足
するには、安定した生産工程で、生産性の高い構造が必
要となっているが、携帯機器市場等の急速な小型化、薄
型化に対して、十分に要求に応えられない状況になって
いる。
案登録第２５６６４８０号記載のように、リードフレー
ム上に半導体チップ等を組立した後、トランスファーモ
ールド法等により樹脂封止して製造しているが、近年の
電子機器の小型化、薄型化、及び低価格化の要求を満足
するには、安定した生産工程で、生産性の高い構造が必
要となっているが、携帯機器市場等の急速な小型化、薄
型化に対して、十分に要求に応えられない状況になって
いる。
【０００３】図７は従来タイプの樹脂封止型半導体装置
を示すものである。図７で半導体チップ１と接続端子２
の間に接合剤４を介して電気的に接続（例えば、はんだ
接続）した後、封止樹脂３で覆って樹脂封止型半導体装
置を形成している。
を示すものである。図７で半導体チップ１と接続端子２
の間に接合剤４を介して電気的に接続（例えば、はんだ
接続）した後、封止樹脂３で覆って樹脂封止型半導体装
置を形成している。
【０００４】しかし、半導体チップの下側に接続端子及
び封止樹脂を有している為、薄型化出来ず、幅方向も外
部端子を形成し、熱放散のために樹脂封止寸法を大きく
する為、小型化出来ない欠点がある。
び封止樹脂を有している為、薄型化出来ず、幅方向も外
部端子を形成し、熱放散のために樹脂封止寸法を大きく
する為、小型化出来ない欠点がある。
【０００５】
【本発明が解決しようとする課題】本発明は、上記従来
技術の問題点を鑑みてなされたもので、その目的は、半
導体チップの接合面と接続端子を接続し、半導体チップ
と接続端子の接続面を樹脂封止内に配置し、半導体チッ
プの反対面を露出させ、実装基板上のパターンと直接接
続できる構造にしたことにより、接続端子の板厚とモー
ルド樹脂部分の厚みを削減でき、実装基板上のパターン
との接続が容易になる小型化、薄型化に適した樹脂封止
型半導体装置を提供できる。
技術の問題点を鑑みてなされたもので、その目的は、半
導体チップの接合面と接続端子を接続し、半導体チップ
と接続端子の接続面を樹脂封止内に配置し、半導体チッ
プの反対面を露出させ、実装基板上のパターンと直接接
続できる構造にしたことにより、接続端子の板厚とモー
ルド樹脂部分の厚みを削減でき、実装基板上のパターン
との接続が容易になる小型化、薄型化に適した樹脂封止
型半導体装置を提供できる。
【０００６】実装基板に配線パターンを形成し、この配
線パターンと前記樹脂封止型半導体装置を接続し組み合
わせることでブリッジ回路及び、アレー回路を構成する
ことができる。
線パターンと前記樹脂封止型半導体装置を接続し組み合
わせることでブリッジ回路及び、アレー回路を構成する
ことができる。
【０００７】実装基板の配線に直接半導体チップを接続
することで熱抵抗が減少し、樹脂封止寸法を小型化した
樹脂封止型半導体装置が提供できる。
することで熱抵抗が減少し、樹脂封止寸法を小型化した
樹脂封止型半導体装置が提供できる。
【０００８】半導体チップの露出面と接続端子に同一の
表面処理を施すことにより、実装基板と接合することが
容易にできる。
表面処理を施すことにより、実装基板と接合することが
容易にできる。
【０００９】
【課題を解決しようとする手段】上記目的を達成するた
めになされた請求項記載の発明は、半導体チップの接合
面に接続端子を接続し、半導体チップと接続端子を樹脂
封止してなる半導体装置であって、前記半導体チップの
接合面側と接続端子の接続点を樹脂封止内に配置し、半
導体チップの他方の面が樹脂封止面と略同一面もしくは
０から０．２ｍｍの範囲で露出しており、半導体チップ
露出面と接続端子は予備はんだもしくはメッキがされて
いることを特徴とする。
めになされた請求項記載の発明は、半導体チップの接合
面に接続端子を接続し、半導体チップと接続端子を樹脂
封止してなる半導体装置であって、前記半導体チップの
接合面側と接続端子の接続点を樹脂封止内に配置し、半
導体チップの他方の面が樹脂封止面と略同一面もしくは
０から０．２ｍｍの範囲で露出しており、半導体チップ
露出面と接続端子は予備はんだもしくはメッキがされて
いることを特徴とする。
【００１０】一般に接続端子を複数個配置したリードフ
レームの所定位置に半導体チップを固着した後に、樹脂
封止を成形する。したがって、請求項記載の発明のよう
に、接続端子に固着済み半導体チップの他方の面と接続
端子を略同一面または０から０．２ｍｍ露出して形成す
ることが可能になり、露出面を実装基板に接続すること
が可能となる。
レームの所定位置に半導体チップを固着した後に、樹脂
封止を成形する。したがって、請求項記載の発明のよう
に、接続端子に固着済み半導体チップの他方の面と接続
端子を略同一面または０から０．２ｍｍ露出して形成す
ることが可能になり、露出面を実装基板に接続すること
が可能となる。
【００１１】実装基板上の配線と組み合わせてブリッジ
回路を構成するパターンに形成しておくと、前記半導体
装置を接続してブリッジ回路を構成することができ、従
来樹脂封止内に形成していた配線のための接続端子厚さ
で必要な高さと封止樹脂の厚さを削減することができ、
薄型の樹脂封止型半導体装置を提供できる。
回路を構成するパターンに形成しておくと、前記半導体
装置を接続してブリッジ回路を構成することができ、従
来樹脂封止内に形成していた配線のための接続端子厚さ
で必要な高さと封止樹脂の厚さを削減することができ、
薄型の樹脂封止型半導体装置を提供できる。
【００１２】複数個の半導体チップと接続端子の接続も
しくは実装基板の接続を単独に使うことで、ダイオード
アレーとしての回路を構成でき、利用が可能である。4
個の半導体チップからなるダイオードアレーを形成し実
装基板上のパターン配線を組み合わせることによりブリ
ッジ回路を構成することもできる。
しくは実装基板の接続を単独に使うことで、ダイオード
アレーとしての回路を構成でき、利用が可能である。4
個の半導体チップからなるダイオードアレーを形成し実
装基板上のパターン配線を組み合わせることによりブリ
ッジ回路を構成することもできる。
【００１３】したがって、請求項１記載の発明のよう
に、半導体チップの接続端子と接合している他方の面
が、同一樹脂封止面に略同一面もしくは０から０．２ｍ
ｍの範囲で露出し、実装基板のパターン配線を他の接続
部としてブリッジもしくはアレー回路を形成することが
可能になる。
に、半導体チップの接続端子と接合している他方の面
が、同一樹脂封止面に略同一面もしくは０から０．２ｍ
ｍの範囲で露出し、実装基板のパターン配線を他の接続
部としてブリッジもしくはアレー回路を形成することが
可能になる。
【００１４】また、請求項２記載の発明のように、請求
項１記載の発明において、前記半導体チップの露出面側
に金属めっき又は蒸着を施すことも実装基板との接続を
容易にすることができ効果的である。
項１記載の発明において、前記半導体チップの露出面側
に金属めっき又は蒸着を施すことも実装基板との接続を
容易にすることができ効果的である。
【００１５】さらに、請求項３記載の発明のように、請
求項１記載の発明において、前記半導体チップの露出面
側に予備はんだ方法等ではんだを施すと基板実装時に有
効である。
求項１記載の発明において、前記半導体チップの露出面
側に予備はんだ方法等ではんだを施すと基板実装時に有
効である。
【００１６】個々の接続端子を共通に一体化した場合
は、複数の半導体チップを配置して、アレー回路を構成
する場合に適している。
は、複数の半導体チップを配置して、アレー回路を構成
する場合に適している。
【００１７】したがって、請求項４記載の発明のよう
に、１つの接続端子に複数の半導体チップを接続した半
導体装置を形成することが可能になる。
に、１つの接続端子に複数の半導体チップを接続した半
導体装置を形成することが可能になる。
【００１９】半導体チップは実装基板に直接接続されて
いるため、半導体チップから発熱する熱を実装基板上へ
直接放熱することができ、小型かつ薄型の樹脂封止型半
導体装置を提供できる。
いるため、半導体チップから発熱する熱を実装基板上へ
直接放熱することができ、小型かつ薄型の樹脂封止型半
導体装置を提供できる。
【００２０】
【発明の実施の形態】以下、添付図面を用いて本発明に
係る樹脂封止型半導体装置及びその製造方法の実施形態
を説明する。なお、図面の説明において同一部材には同
じ符号を付し、重複する説明は省略する。
係る樹脂封止型半導体装置及びその製造方法の実施形態
を説明する。なお、図面の説明において同一部材には同
じ符号を付し、重複する説明は省略する。
【００２１】図１は本発明の実施形態を示しており、図
１aはその平面透視図、同図ｂは正面図、同図ｃは下面
図、同図ｄは断面側面図である。この半導体装置１は、
縦が約５mm、横が約６mm、高さが約０．７mmの小型で薄
型の表面実装タイプの樹脂封止型半導体装置である。
１aはその平面透視図、同図ｂは正面図、同図ｃは下面
図、同図ｄは断面側面図である。この半導体装置１は、
縦が約５mm、横が約６mm、高さが約０．７mmの小型で薄
型の表面実装タイプの樹脂封止型半導体装置である。
【００２２】すべての接続端子は、図２に示すように複
数個が連続的に配置されているリードフレームになって
おり、内部接続を必要とする場合は個別の接続子もしく
はリードフレームの形状を変形することにより接続する
ことができる。
数個が連続的に配置されているリードフレームになって
おり、内部接続を必要とする場合は個別の接続子もしく
はリードフレームの形状を変形することにより接続する
ことができる。
【００２３】半導体チップ１の接合面に近傍の面をリー
ドフレームの個別接続子を接続した後、接続点を樹脂封
止内になるよう樹脂封止を成形し、金属めっき又は蒸着
６を施して樹脂封止型半導体装置とする。
ドフレームの個別接続子を接続した後、接続点を樹脂封
止内になるよう樹脂封止を成形し、金属めっき又は蒸着
６を施して樹脂封止型半導体装置とする。
【００２４】図１は内部の配線を行うことにより容易に
ブリッジ回路を構成することができるようにしたもの
で、この場合においても高さ方向の削減を実現すること
ができる。
ブリッジ回路を構成することができるようにしたもの
で、この場合においても高さ方向の削減を実現すること
ができる。
【００２５】図３は、半導体チップがダイオード特性を
有しており、４個の半導体チップを配置して接続端子と
接続することにより、実装基板パターン５と組み合わせ
るとブリッジ構成が容易に出来る。半導体チップの配置
は、実施例以外にも４個を直線的に並べても同様の効果
が得られることは明らかであり、類似の変形も考慮でき
る。
有しており、４個の半導体チップを配置して接続端子と
接続することにより、実装基板パターン５と組み合わせ
るとブリッジ構成が容易に出来る。半導体チップの配置
は、実施例以外にも４個を直線的に並べても同様の効果
が得られることは明らかであり、類似の変形も考慮でき
る。
【００２６】図４は、半導体チップが樹脂封止面より凸
になっている場合である。封止樹脂を形成する際に用い
るモールド金型を凸寸法に対応して、凹形状を設けるこ
とにより、容易に凸寸法ｔをコントロールすることが容
易である。半導体チップの外周部分は成形時にクラック
等の特性に悪い影響を与える恐れがあるため、凹形状を
多少大きめにすると良い。
になっている場合である。封止樹脂を形成する際に用い
るモールド金型を凸寸法に対応して、凹形状を設けるこ
とにより、容易に凸寸法ｔをコントロールすることが容
易である。半導体チップの外周部分は成形時にクラック
等の特性に悪い影響を与える恐れがあるため、凹形状を
多少大きめにすると良い。
【００２７】図５の半導体装置はダイオードアレーを示
す図で、半導体チップと接続端子の接続をそれぞれ分離
独立に構成することにより、ダイオードアレーを形成す
ることができる。またこれは図３と同様にに実装基板の
配線パターンを考慮することでブリッジ回路としても構
成できる。接続端子は、同一方向に配置しても良いが沿
面距離を確保するためには両側に配置した方が好まし
い。
す図で、半導体チップと接続端子の接続をそれぞれ分離
独立に構成することにより、ダイオードアレーを形成す
ることができる。またこれは図３と同様にに実装基板の
配線パターンを考慮することでブリッジ回路としても構
成できる。接続端子は、同一方向に配置しても良いが沿
面距離を確保するためには両側に配置した方が好まし
い。
【００２８】半導体チップと接続端子を実装基板に実装
した場合、電流容量の大きいパワーデバイスでは、半導
体チップからの発熱を放熱する機能に適する。
した場合、電流容量の大きいパワーデバイスでは、半導
体チップからの発熱を放熱する機能に適する。
【００２９】
【発明の効果】半導体チップ、接続用のリードフレー
ム、接合剤及び成形樹脂のみで、小型で薄型の樹脂封止
型半導体装置を提供でき、実装基板の配線パターンを組
み合わせることでブリッジ回路及び、アレー回路を構成
することができる。
ム、接合剤及び成形樹脂のみで、小型で薄型の樹脂封止
型半導体装置を提供でき、実装基板の配線パターンを組
み合わせることでブリッジ回路及び、アレー回路を構成
することができる。
【００３０】
【図１】本発明の一実施例を示す半導体装置である。
【図２】本発明の一実施例を示すリードフレームであ
る。
る。
【図３】本発明のブリッジ構成を有する一実施例を示す
半導体装置である。
半導体装置である。
【図４】本発明の凸部を有する一実施例を示す半導体装
置である。
置である。
【図５】本発明のアレー構成を有する半導体装置の一実
施例である。
施例である。
【図６】本発明のアレー構成を有する半導体装置の一実
施例である。
施例である。
【図７】従来方式の半導体装置である。
半導体チップ 接続端子 封止樹脂 接合剤 基板パターン 金属めっき又は蒸着 リードフレーム
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１２年１月２５日（２０００．１．２
５）
５）
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図２】
【図３】
【図４】
【図６】
【図１】
【図５】
【図７】
Claims (4)
- 【請求項１】 複数個の半導体チップのそれぞれ一方に
接続端子を接続し、前記半導体チップと接続端子を樹脂
封止してなる半導体装置において、半導体チップの接合
面側を接続端子に接続するとともに樹脂封止内に配置
し、半導体チップの接続端子が接合している他方の面
が、樹脂封止面に略同一面もしくは０から０．２ｍｍの
範囲で露出し、実装基板のパターン配線を他の接続部と
してブリッジもしくはアレー回路を形成することを特徴
とする樹脂封止型半導体装置。 - 【請求項２】請求項１の樹脂封止型半導体装置におい
て、半導体チップの接合端子と接合している他方の面に
金属めっき又は蒸着したことを特徴とする樹脂封止型半
導体装置 - 【請求項３】請求項１又は請求項２の樹脂封止型半導体
装置において、半導体チップの接続端子と接合している
他方の面にはんだ付けしたことを特徴とする樹脂封止型
半導体装置。 - 【請求項４】 請求項１乃至請求項３の樹脂封止型半導
体装置において、1つの接続端子に複数の半導体チップ
を接続したことを特徴とする樹脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000013363A JP2001203321A (ja) | 2000-01-21 | 2000-01-21 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000013363A JP2001203321A (ja) | 2000-01-21 | 2000-01-21 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001203321A true JP2001203321A (ja) | 2001-07-27 |
Family
ID=18540962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000013363A Pending JP2001203321A (ja) | 2000-01-21 | 2000-01-21 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001203321A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6979843B2 (en) | 2002-03-08 | 2005-12-27 | Mitsubishi Denki Kabushiki Kaisha | Power semiconductor device |
| JP2007242649A (ja) * | 2006-03-06 | 2007-09-20 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
| US7924301B2 (en) | 2006-03-31 | 2011-04-12 | Citizen Holdings Co., Ltd. | Image forming apparatus for disk-shaped media |
-
2000
- 2000-01-21 JP JP2000013363A patent/JP2001203321A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6979843B2 (en) | 2002-03-08 | 2005-12-27 | Mitsubishi Denki Kabushiki Kaisha | Power semiconductor device |
| JP2007242649A (ja) * | 2006-03-06 | 2007-09-20 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
| US7924301B2 (en) | 2006-03-31 | 2011-04-12 | Citizen Holdings Co., Ltd. | Image forming apparatus for disk-shaped media |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4729244B2 (ja) | 半導体デバイス用非モールドパッケージ | |
| US9130064B2 (en) | Method for fabricating leadframe-based semiconductor package with connecting pads top and bottom surfaces of carrier | |
| JP2000228460A (ja) | ポリマースタッドグリッドアレイのための基板の製造のための方法 | |
| JPH1056129A (ja) | 積層型ボトムリード半導体パッケージ | |
| KR20020074228A (ko) | 하측면에 컨택이 마련된 반도체 소자 및 그 제조 방법 | |
| JP2023036823A (ja) | 半導体装置 | |
| JP2000299423A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JP2001203321A (ja) | 樹脂封止型半導体装置 | |
| JP3730469B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2000349222A (ja) | リードフレーム及び半導体パッケージ | |
| JP2722451B2 (ja) | 半導体装置 | |
| JP2004022968A (ja) | 半導体装置およびその製造方法 | |
| JP2000183275A (ja) | 半導体装置 | |
| JP3466354B2 (ja) | 半導体装置 | |
| JPH11288844A (ja) | 樹脂封止型電子部品及びその製造方法 | |
| JPH08279593A (ja) | 高密度実装を可能にした半導体装置 | |
| JP3398556B2 (ja) | 半導体装置の製造方法 | |
| JP2000091475A (ja) | 半導体装置 | |
| JPH07122701A (ja) | 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム | |
| JPH0685165A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH11111910A (ja) | マルチチップマウント半導体装置及びその製造方法 | |
| JPH06140535A (ja) | テープキャリアパッケージ型半導体装置 | |
| JP2003133482A (ja) | チップ部品およびその製造方法 | |
| JP2000114553A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060516 |