JP2000228460A - ポリマースタッドグリッドアレイのための基板の製造のための方法 - Google Patents

ポリマースタッドグリッドアレイのための基板の製造のための方法

Info

Publication number
JP2000228460A
JP2000228460A JP2000016139A JP2000016139A JP2000228460A JP 2000228460 A JP2000228460 A JP 2000228460A JP 2000016139 A JP2000016139 A JP 2000016139A JP 2000016139 A JP2000016139 A JP 2000016139A JP 2000228460 A JP2000228460 A JP 2000228460A
Authority
JP
Japan
Prior art keywords
substrate
polymer
chip
terminal
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000016139A
Other languages
English (en)
Other versions
JP3330114B2 (ja
Inventor
Marcel Heerman
ヘールマン マルセル
Joost Wille
ウイレ ヨースト
Puymbroeck Jozef Van
ファン プイムブルック ヨーゼフ
Jean Roggen
ロッゲン ジャン
Eric Beyne
ベイネ エリック
Hoof Rita Van
ファン ホーフ リタ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
INTERUNIV MICRO ELEKTRONICA CT
Siemens NV SA
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
INTERUNIV MICRO ELEKTRONICA CT
Siemens NV SA
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by INTERUNIV MICRO ELEKTRONICA CT, Siemens NV SA, Interuniversitair Microelektronica Centrum vzw IMEC filed Critical INTERUNIV MICRO ELEKTRONICA CT
Publication of JP2000228460A publication Critical patent/JP2000228460A/ja
Application granted granted Critical
Publication of JP3330114B2 publication Critical patent/JP3330114B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29L—INDEXING SCHEME ASSOCIATED WITH SUBCLASS B29C, RELATING TO PARTICULAR ARTICLES
    • B29L2031/00—Other particular articles
    • B29L2031/34—Electrical apparatus, e.g. sparking plugs or parts thereof
    • B29L2031/3493—Moulded interconnect devices, i.e. moulded articles provided with integrated circuit traces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Road Signs Or Road Markings (AREA)
  • Measurement Of Radiation (AREA)
  • Hybrid Cells (AREA)
  • Prostheses (AREA)
  • Insulators (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

(57)【要約】 【課題】 ＭＩＤ技術の利点を有し、ボールグリッドア
レイの場合のような外部端子の平面的な配置を可能にす
る、新しいポリマースタッドグリッドアレイのための基
板の製造のための方法を提供することである。 【解決手段】 基板の裏面に平面的に設けられた、射出
成形の際に同時に形成されたポリマー突起部が作られる
ように、電気的絶縁性ポリマーから射出成形によって立
体的な基板を製造し、この基板の全面を金属被覆し、金
属被覆層のレーザ微細構造化法によってポリマー突起部
に外部端子を、内部端子及び導体を形成し、少なくとも
基板の裏面に形成される導体は外部端子と内部端子との
間に延在し、ポリマー突起部の丸い先端領域にハンダ付
け可能な端面を設けることによって解決される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ポリマースタッド
グリッドアレイのための基板の製造のための方法に関す
る。
【０００２】
【従来の技術】集積回路はますます多くの端子数を有す
るようになり、同時にますます小型化される。このます
ます進む小型化において予期される、ハンダペースト付
け及び組み込みにともなう困難さは、新しいケーシング
形態によって除去されるべきであり、この際、とりわけ
ボールグリッドアレイケーシングのシングルチップモジ
ュール、少数チップモジュール又はマルチチップモジュ
ールが強調されている（DE-Z productronic 5,1994,Sei
ten 54,55）。これらのモジュールは、メッキ貫通孔を
有する基板をベースにしており、この基板上には、複数
のチップが、例えば接続ワイヤを介して又はフリップチ
ップマウンティングを用いて接続されている。基板の裏
面には、しばしばソルダーグリッドアレイ（Solder Gri
d Array）、ランドグリッドアレイ（Land Grid Array）
又はソルダーバンプアレイ（Solder Bump Array）とも
呼ばれるボールグリッドアレイ（ＢＧＡ）が設けられて
いる。このボールグリッドアレイは、基板の裏面に平面
的に設けられたハンダ突起部を有する。このハンダ突起
部は、導体プレート又は構成ユニットの上の表面マウン
ティングを可能にする。このハンダ突起部の平面的な配
置によって、例えば１.２７ｍｍの粗い網目状に多くの
端子数を実現することができる。
【０００３】いわゆるＭＩＤ技術（ＭＩＤ=Moulded Int
erconnection Devices）においては、旧来のプリント回
路の代わりに、集積された導体を有する射出成形部分が
使用される。立体的な基板を射出成形するのに適した、
高品位の熱可塑性樹脂が、この技術のベースである。こ
の種の熱可塑性樹脂は、プリント回路用の従来の基板材
料と比べて、より良い機械的、熱的、化学的、電気的及
び環境技術的な性質によって優れている。ＭＩＤ技術の
特殊な方向、いわゆるＳＩＬ技術（ＳＩＬ＝Spritzgies
steile mit integrierten Leiterzueg）においては、射
出成形部分上に設けられる金属層を、通常のマスク技術
を使用しないで、特別なレーザ構造化法によって構成す
る。この場合、構造化された金属被覆部を有する立体的
な射出成形部分に、複数の機械的及び電気的機能を集積
することができる。金属被覆層は、配線機能及び接続機
能の他に、電磁気遮蔽部としても使用され、良質なヒー
トシンクとしても役立つ一方で、ケーシング担体機能
は、同時にガイド及びスナップ接続を引き受ける。集積
された導体を有する立体的射出成形部分の製造に関する
さらに詳しい詳細は、例えばドイツ特許公開第３７３２
２４９号公報又はヨーロッパ特許公開第０３６１１９２
号公報から公知である。
【０００４】米国特許第５０８１５２０号明細書から、
ＩＣチップを基板に固定する方法が公知である。この方
法では、基板は、ＩＣチップを固定するための集積され
た突起部を有する射出成形部分として製造される。この
突起部を金属被覆した後で、接続層が載置され、ＩＣチ
ップを基板上に固定することができる。この際、チップ
の接続面は、割り当てられた突起部の金属被覆部と導電
的に接続される。
【０００５】
【発明が解決しようとする課題】本発明の課題は、ＭＩ
Ｄ技術の利点を有し、ボールグリッドアレイの場合のよ
うな外部端子の平面的な配置を可能にする、シングルチ
ップモジュール、少数チップモジュール又はマルチチッ
プモジュールに対する新しいポリマースタッドグリッド
アレイのための基板の製造のための方法を提供すること
である。
【０００６】
【課題を解決するための手段】ポリマースタッドグリッ
ドアレイのための基板の製造のための方法において、こ
の方法は次のステップを有する、すなわち、基板の裏面
に平面的に設けられた、射出成形の際に同時に形成され
たポリマー突起部が作られるように、電気的絶縁性ポリ
マーから射出成形によって立体的な基板を製造し、この
基板の全面を金属被覆し、金属被覆層のレーザ微細構造
化法によってポリマー突起部に外部端子を、内部端子及
び導体を形成し、少なくとも基板の裏面に形成される導
体は外部端子と内部端子との間に延在し、ポリマー突起
部の丸い先端領域にハンダ付け可能な端面を設けること
によって解決される。
【０００７】
【発明の実施の形態】本発明の構成形態は、ボールグリ
ッドアレイ（ＢＧＡ）に依拠して、ポリマースタッドグ
リッドアレイ（ＰＳＧＡ）と呼ばれる。この場合「ポリ
マースタッド」という概念は、基板の射出成形の際に同
時に形成されるポリマー突起部を指し示す。基板の射出
成形の際の、簡単でコスト的に有利なポリマー突起部の
製造の他に、ポリマー突起部上の外部端子の製造も、最
小限のコストで、ＭＩＤ技術乃至はＳＩＬ技術における
通常の導体の製造とともに行うことができる。ＳＩＬ技
術における有利なレーザ微細構造化によって、多くの端
子数を有するポリマー突起部上の外部端子を非常に微細
な網目状に実現することができる。さらに次の点が強調
される。すなわち、ポリマー突起部の温度膨張は、基板
及びモジュールを収容する導体プレートの温度膨張に相
応する、という点が強調される。機械的な応力が発生し
た場合には、このポリマー突起部は、その弾力性によっ
て、少なくとも一部分的な補償が可能である。ポリマー
突起部上に形成される外部端子の形態安定性によって、
修理及び交換の際の安全確実性も、ハンダ突起部によっ
て形成された外部端子を有するボールグリッドアレイに
比べて大幅に高まる。
【０００８】本発明の有利な実施形態は、従属請求項に
記載されている。
【０００９】本発明の有利な実施形態は、射出成形され
た基板の凹部にチップをはめ込みマウンティングするこ
とを可能にする。このことによって、最終的に形成され
るシングルチップモジュール、少数チップモジュール又
はマルチチップモジュールの極めて薄い厚さを実現し得
る。はめ込みマウンティングは、その他に、チップの最
適な保護ならびに簡単で気密に密封されたカプセル化を
可能にする。
【００１０】本発明の有利な改良実施形態は、実証済み
のワイヤボンディング技術によるチップの接続を可能に
する。接続ワイヤの取り付けが、凹部のステージ上に内
部端子を配置することによって容易になる。
【００１１】本発明の有利な実施形態によれば、チップ
の接続に対して、フリップチップ技術を首尾良く使用す
ることができる。
【００１２】本発明の有利な実施形態によれば、フリッ
プチップ接続おいて、チップ端子と割り当てられた内部
端子との直接接続のために、チップ端子を、溶融性の突
起部として形成することができる。
【００１３】しかし、本発明の有利な実施形態によれ
ば、フリップチップ接続において、基板の射出成形の際
に同時に形成されかつハンダ付け可能な端面を有するポ
リマー突起部によって、内部端子も形成することができ
る。これによって、一方で、溶融性の突起部を持たない
通常のチップを使用することができ、他方で、実際的に
付加的なコストなしで、ＭＩＤ技術によってポリマー突
起部の製造及び金属被覆を行うことができる。このポリ
マー突起部は、さらに次のような利点を有する。すなわ
ち、このポリマー突起部は、基板とチップとの異なる膨
張特性の間で弾力性による補償を可能にする、という利
点である。
【００１４】
【実施例】本発明の実施例を図面に示し、以下に詳しく
説明する。
【００１５】図１は、ワイヤボンディング技術で接続さ
れたチップＣ１を有するポリマースタッドグリッドアレ
イの一部分の断面図である。図示されているアレイのベ
ースは、基板Ｓである。この基板Ｓには、「ポリマース
タッド」乃至はポリマー突起部ＰＳ及び凹部Ｍ１が設け
られている。この凹部Ｍ１は、ＳＴという参照記号がつ
けられたステージを有している。ポリマー突起部ＰＳ、
凹部Ｍ１及びステージＳＴを含めた基板Ｓの製造は、射
出成形によって行われ、基板材料として、ポリエーテル
イミド、ポリエーテルスルホン又は液晶ポリマーのよう
な高温安定性を有する熱可塑性樹脂が適当である。
【００１６】図１に図示された基板Ｓは、ＭＩＤ技術に
よって全ての面を金属被覆され、その後でレーザ構造化
法によって処理される。このレーザ構造化法の結果、ポ
リマー突起部ＰＳ上に外部端子ＡＡ、ステージＳＴ上に
内部端子ＩＡ１、そしてこれらの間に延在する導体ＬＺ
が残る。外部端子ＡＡには、その丸い先端領域にハンダ
層ＬＳが設けられている。このハンダ層ＬＳは、たとえ
ば、錫と鉛の合金によって形成される。このハンダ層Ｌ
Ｓの代わりに、例えば、ニッケルと金の層序から成るハ
ンダ付け可能な端面を設けてもよい。ステージＳＴ上に
設けられた内部端子ＩＡ１は、接続ワイヤＫＤを介し
て、凹部Ｍ１の底部にフェイスアップ状態で固定された
チップＣ１の端子ＣＡ１に接続される。
【００１７】図１に図示されたポリマースタッドグリッ
ドアレイは、ポリマー突起部ＰＳに形成された外部端子
ＡＡによって、下方にある、ここには図示されていない
導体プレート又は構成ユニットに接続される。すなわ
ち、図１に図示されている状態とは逆に、ポリマー突起
部ＰＳを有する側面は、基板Ｓの裏面なのである。
【００１８】図２は、第１の実施形態に従って、フリッ
プチップ技術で接続されたチップＣ２を有するポリマー
スタッドグリッドアレイの一部分の断面図である。図１
とは異なり、ここではＩＡ２という参照記号を付けられ
た内部端子が、凹部Ｍ２の底部に存在する。フェイスダ
ウン状態で凹部Ｍ２に配置されたチップＣ２は、溶融性
突起部の形態のチップ端子ＣＡ２を有し、この突起部
は、割り当てられた内部端子ＩＡ２の上に載せられて、
この内部端子ＩＡ２とハンダ付けによって接続される。
【００１９】図３は、第２の実施形態に従って、フリッ
プチップ技術で接続されたチップＣ３を有するポリマー
スタッドグリッドアレイの一部分の断面図である。図１
及び２とは異なり、ここでＩＡ３という参照記号を付け
られた内部端子は、基板Ｓの射出成形の際に付加的に凹
部Ｍ３の底部領域に形成された、ハンダ付け可能な端面
を有するポリマー突起部ＰＨによって形成されている。
内部端子ＩＡ３に対するポリマー突起部ＰＨは、外部端
子ＡＡに対するポリマー突起部ＰＳの体積の約３分の１
の体積を有する。フェイスダウン状態で凹部Ｍ３に配置
されたチップＣ３は、そのチップ端子ＣＡ３によって、
割り当てられたポリマー突起部ＰＨの内部端子ＩＡ３の
上に載せられて、この内部端子ＩＡ３とハンダ付けによ
って接続される。ここには図示されていないハンダは、
例えば、外部端子ＡＡの場合と同様のやり方で、内部端
子ＩＡ３の丸い先端領域に設けられたハンダ層の形態で
設けられる。
【００２０】図４及び５は、図１に図示されたポリマー
スタッドグリッドアレイの詳細図である。しかし、ここ
では凹部Ｍ１にチップＣ１を固定する以前の基板Ｓが図
示されている。ポリマー突起部ＰＳに形成された外部端
子ＡＡが列状に微細な網目状に配置されていることが識
別できる。ＭＩＤ技術における通常のレーザ微細構造化
によって、導体ＬＺと、ステージＳＴ上にある内部端子
ＩＡ１とを狭い間隔で隣接配置することが可能である。
【００２１】これまで図１から図５に基づいて説明して
きた実施例は、ポリマー突起部に形成された外部端子を
有するポリマースタッドグリッドアレイの原理を示して
いる。この図面に図示された形態から逸脱して、ポリマ
ー突起部は、例えば円錐台形のような別の形態を有して
もよい。その都度ただ１つのチップのみを図示したが、
この新しい構成形態は、シングルチップモジュール、少
数チップモジュール又はマルチチップモジュールに適用
することができる。チップを、例えば凹部を埋めること
によって又は蓋を取り付けることによってカプセル化す
ることができる。射出成形された基板の表面及び側面
に、金属被覆層が電磁気遮蔽としても又は良質のヒート
シンクとしても残る。しかし、基板にメッキ貫通孔を設
けて、表面に第２の配線層を設けることも可能である。
この第２の配線層の上に、相応の絶縁層を載置した後
で、多層配線のやり方でさらに導体レベルを形成するこ
ともできる。メッキ貫通孔を有する基板の場合、ポリマ
ー突起部及びチップ又は複数のチップをこの基板の異な
る側面に設けることもできる。このように、ポリマー突
起部及びチップを基板の向かい合った側面に配置するこ
とは、とりわけ、多数の割り当てられた外部端子を必要
とする大きなチップの場合に有利である。
【図面の簡単な説明】
【図１】ワイヤボンディング技術で接続されたチップを
有するポリマースタッドグリッドアレイの断面図であ
る。
【図２】第１の実施形態に従ってフリップチップ技術で
接続されたチップを有するポリマースタッドグリッドア
レイの断面図である。
【図３】第２の実施形態に従ってフリップチップ技術で
接続されたチップを有するポリマースタッドグリッドア
レイの断面図である。
【図４】外部端子、導体及び内部端子を有する図１のポ
リマースタッドグリッドアレイの基板の断面の斜視図で
ある。
【図５】外部端子、導体及び内部端子を有する図４の一
部分の拡大図である。
【符号の説明】
Ｓ 基板 ＰＳ ポリマー突起物
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マルセル ヘールマン ベルギー国 ベー−9200 メレルベーケ アザレアストラーセ ６ (72)発明者 ヨースト ウイレ ベルギー国 ベー−8210 ロッペン リー トメールス 30 (72)発明者 ヨーゼフ ファン プイムブルック ベルギー国 ベー−8020 オーストカンプ コーレンブルームストラート 17 (72)発明者 ジャン ロッゲン ベルギー国 ベー−3560 ルメン クラプ ロースストラート 10 (72)発明者 エリック ベイネ ベルギー国 ベー−3001 ロイフェン ロ ートスプールストラート 15 (72)発明者 リタ ファン ホーフ ベルギー国 ベー−3191 ボールトメール ベーク レイケンフークストラート 28

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 ポリマースタッドグリッドアレイのため
    の基板（Ｓ）の製造のための方法において、該方法は次
    のステップを有する、すなわち、 前記基板（Ｓ）の裏面に平面的に設けられた、射出成形
    の際に同時に形成されたポリマー突起部（ＰＳ）が作ら
    れるように、電気的絶縁性ポリマーから前記射出成形に
    よって立体的な前記基板（Ｓ）を製造し、 該基板（Ｓ）の全面を金属被覆し、 金属被覆層のレーザ微細構造化法によって前記ポリマー
    突起部（ＰＳ）に外部端子（ＡＡ）を、内部端子（ＩＡ
    １、ＩＡ２、ＩＡ３）及び導体（ＬＺ）を形成し、少な
    くとも前記基板（Ｓ）の裏面に形成される前記導体（Ｌ
    Ｚ）は前記外部端子（ＡＡ）と前記内部端子（ＩＡ１、
    ＩＡ２、ＩＡ３）との間に延在し、 前記ポリマー突起部（ＰＳ）の丸い先端領域にハンダ付
    け可能な端面を設けるステップを有するポリマースタッ
    ドグリッドアレイのための基板（Ｓ）の製造のための方
    法。
  2. 【請求項２】 基板（Ｓ）上には少なくとも１つのチッ
    プ（Ｃ１、Ｃ２、Ｃ３）が設けられ、 該チップ（Ｃ１、Ｃ２、Ｃ３）の端子（ＣＡ１、ＣＡ
    ２、ＣＡ３）は内部端子（ＩＡ１、ＩＡ２、ＩＡ３）に
    導電的に接続されていることを特徴とする請求項１記載
    の方法。
  3. 【請求項３】 基板（Ｓ）には射出成形の際に凹部（Ｍ
    １、Ｍ２、Ｍ３）が設けられることを特徴とする請求項
    １又は２記載の方法。
  4. 【請求項４】 チップ（Ｃ１、Ｃ２、Ｃ３）は、基板
    （Ｓ）の凹部（Ｍ１、Ｍ２、Ｍ３）に配置されることを
    特徴とする請求項２及び３のうちの１項記載の方法。
  5. 【請求項５】 チップ（Ｃ１）は、フェイスアップ状態
    で凹部（Ｍ１）に配置され、 前記チップ（Ｃ１）の端子（ＣＡ１）は、接続ワイヤ
    （ＫＤ）を介して、割り当てられた内部端子（ＩＡ１）
    に導電的に接続されることを特徴とする請求項４記載の
    方法。
  6. 【請求項６】 凹部（Ｍ１）には基板（Ｓ）の射出成形
    の際にステージ（ＳＴ）が設けられ、内部端子（ＩＡ
    １）は、前記ステージ（ＳＴ）上に配置されることを特
    徴とする請求項５記載の方法。
  7. 【請求項７】 内部端子（ＩＡ２、ＩＡ３）は凹部（Ｍ
    ２、Ｍ３）の底部に配置され、チップ（Ｃ２、Ｃ３）
    は、フェイスダウン状態で前記凹部（Ｍ２、Ｍ３）に配
    置され、 前記チップ（Ｃ２、Ｃ３）の端子（ＣＡ２、ＣＡ３）
    は、フリップチップ接続を用いて、前記内部端子（ＩＡ
    ２、ＩＡ３）に導電的に接続されることを特徴とする請
    求項４記載の方法。
  8. 【請求項８】 チップ（Ｃ２）の端子（ＣＡ２）は、溶
    融可能な突起部として形成されていることを特徴とする
    請求項７記載の方法。
  9. 【請求項９】 基板（Ｓ）の射出成形の際に同時に付加
    的なポリマー突起部（ＰＨ）が同時に形成され、該付加
    的なポリマー突起部（ＰＨ）には内部端子（ＩＡ３）を
    形成するためにハンダ付け可能な端面が設けられること
    を特徴とする請求項７記載の方法。
JP2000016139A 1994-09-23 2000-01-25 ポリマースタッドグリッドアレイのための基板の製造のための方法 Expired - Fee Related JP3330114B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4434086 1994-09-23
DE4434086.9 1994-09-23

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP08510615A Division JP3112949B2 (ja) 1994-09-23 1995-09-22 ポリマースタッドグリッドアレイ

Publications (2)

Publication Number Publication Date
JP2000228460A true JP2000228460A (ja) 2000-08-15
JP3330114B2 JP3330114B2 (ja) 2002-09-30

Family

ID=6529054

Family Applications (2)

Application Number Title Priority Date Filing Date
JP08510615A Expired - Fee Related JP3112949B2 (ja) 1994-09-23 1995-09-22 ポリマースタッドグリッドアレイ
JP2000016139A Expired - Fee Related JP3330114B2 (ja) 1994-09-23 2000-01-25 ポリマースタッドグリッドアレイのための基板の製造のための方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP08510615A Expired - Fee Related JP3112949B2 (ja) 1994-09-23 1995-09-22 ポリマースタッドグリッドアレイ

Country Status (10)

Country Link
US (1) US5929516A (ja)
EP (2) EP0971405A3 (ja)
JP (2) JP3112949B2 (ja)
KR (1) KR100279196B1 (ja)
AT (1) ATE194249T1 (ja)
DE (1) DE59508519D1 (ja)
DK (1) DK0782765T3 (ja)
ES (1) ES2148564T3 (ja)
PT (1) PT782765E (ja)
WO (1) WO1996009646A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324819A (ja) * 2001-04-24 2002-11-08 Matsushita Electric Works Ltd Ｉｃ実装用基板及びその製造方法
DE10227305A1 (de) * 2002-06-19 2003-09-04 Siemens Dematic Ag Elektrisches Mehrschicht-Bauelement-Modul und Verfahren zu dessen Herstellung

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2794678B2 (ja) 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US6249048B1 (en) * 1997-03-21 2001-06-19 Siemens N.V. Polymer stud grid array
US6130478A (en) * 1995-10-16 2000-10-10 Siemens N.V. Polymer stud grid array for microwave circuit arrangements
ATE204678T1 (de) * 1995-10-16 2001-09-15 Siemens Nv Polymeres höcker-matrix-gehäuse
US6072239A (en) 1995-11-08 2000-06-06 Fujitsu Limited Device having resin package with projections
US6159770A (en) * 1995-11-08 2000-12-12 Fujitsu Limited Method and apparatus for fabricating semiconductor device
US6376921B1 (en) 1995-11-08 2002-04-23 Fujitsu Limited Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame
US6329711B1 (en) 1995-11-08 2001-12-11 Fujitsu Limited Semiconductor device and mounting structure
JPH10135613A (ja) * 1996-10-28 1998-05-22 Ngk Spark Plug Co Ltd 配線基板
JP2934202B2 (ja) * 1997-03-06 1999-08-16 山一電機株式会社 配線基板における導電バンプの形成方法
US6040618A (en) 1997-03-06 2000-03-21 Micron Technology, Inc. Multi-chip module employing a carrier substrate with micromachined alignment structures and method of forming
US6221229B1 (en) 1997-03-11 2001-04-24 Siemens S.A. Method for forming metal conductor patterns on electrically insulating substrates and supports
TW411741B (en) * 1997-08-22 2000-11-11 Siemens Ag Method to produce a conductive transverse-connection between two wiring-areas on a substrate
DE69807406T2 (de) 1997-10-01 2003-04-24 Nippon Catalytic Chem Ind Verfahren zur Herstellung von Alkylamino-(meth)Acrylat und eine Vorrichtung dafür
JP3097653B2 (ja) 1998-04-17 2000-10-10 日本電気株式会社 半導体装置用パッケージおよびその製造方法
WO1999063589A1 (de) * 1998-06-02 1999-12-09 Siemens S.A. Pad grid array und verfahren zur herstellung eines derartigen pad grid arrays
TW420853B (en) 1998-07-10 2001-02-01 Siemens Ag Method of manufacturing the wiring with electric conducting interconnect between the over-side and the underside of the substrate and the wiring with such interconnect
FR2781309B1 (fr) * 1998-07-15 2001-10-26 Rue Cartes Et Systemes De Procede d'assemblage d'un microcircuit sur un support plastique
EP1161700A2 (en) 1999-03-16 2001-12-12 Framatome Connectors International Modular optoelectronic connector
KR100426044B1 (ko) * 1999-05-20 2004-04-06 지멘스 악티엔게젤샤프트 배선 납땜 접속부용 폴리머 스터드를 적어도 두 개 이상갖는 기판
DE50004916D1 (de) 1999-11-22 2004-02-05 Hirschmann Austria Gmbh Rankwe Zünder
DE10025774A1 (de) * 2000-05-26 2001-12-06 Osram Opto Semiconductors Gmbh Halbleiterbauelement mit Oberflächenmetallisierung
DE10037292A1 (de) * 2000-07-31 2002-02-21 Siemens Ag Verfahren zur Herstellung von Anschlußsubstraten für Halbleiterkomponenten
DE10048489C1 (de) * 2000-09-29 2002-08-08 Siemens Ag Polymer Stud Grid Array und Verfahren zur Herstellung eines derartigen Polymer Stud Grid Arrays
DE10059178C2 (de) * 2000-11-29 2002-11-07 Siemens Production & Logistics Verfahren zur Herstellung von Halbleitermodulen sowie nach dem Verfahren hergestelltes Modul
DE10059176C2 (de) * 2000-11-29 2002-10-24 Siemens Ag Zwischenträger für ein Halbleitermodul, unter Verwendung eines derartigen Zwischenträgers hergestelltes Halbleitermodul sowie Verfahren zur Herstellung eines derartigen Halbleitermoduls
DE10062386A1 (de) * 2000-12-14 2002-07-04 Siemens Production & Logistics Zwischenträger für ein Halbleitermodul sowie Anordnung eines mit einem solchen Zwischenträger gebildeten Moduls auf einem Schaltungsträger
US6444489B1 (en) 2000-12-15 2002-09-03 Charles W. C. Lin Semiconductor chip assembly with bumped molded substrate
DE10163799B4 (de) * 2000-12-28 2006-11-23 Matsushita Electric Works, Ltd., Kadoma Halbleiterchip-Aufbausubstrat und Verfahren zum Herstellen eines solchen Aufbausubstrates
DE10120256C1 (de) * 2001-04-25 2002-11-28 Siemens Production & Logistics Anschlußgehäuse für ein elektronisches Bauelement
US6686580B1 (en) 2001-07-16 2004-02-03 Amkor Technology, Inc. Image sensor package with reflector
US6717126B1 (en) 2001-07-16 2004-04-06 Amkor Technology, Inc. Method of fabricating and using an image sensor package with reflector
DE10143520A1 (de) * 2001-09-05 2003-04-03 Siemens Dematic Ag Lösung und Verfahren zum Bearbeiten der Oberfläche von Kunststoffen, insbesondere von LCP-Substraten zur Verbesserung der Haftung von Metallisierungen und Verwendung einer derartigen Lösung
DE10145348C1 (de) * 2001-09-14 2003-03-27 Siemens Dematic Ag Zwischenträger für elektronische Bauelemente und Verfahren zur Lötkontaktierung eines derartigen Zwischenträgers
US6486549B1 (en) 2001-11-10 2002-11-26 Bridge Semiconductor Corporation Semiconductor module with encapsulant base
US6638082B2 (en) 2001-11-20 2003-10-28 Fci Americas Technology, Inc. Pin-grid-array electrical connector
US6666693B2 (en) 2001-11-20 2003-12-23 Fci Americas Technology, Inc. Surface-mounted right-angle electrical connector
DE10201643A1 (de) * 2002-01-17 2003-05-08 Siemens Dematic Ag Anschlußträger für ein elektronisches Bauelement und unter Verwendung eines derartigen Anschlußträgers gebildetes Bauelement-Modul
DE10202145A1 (de) * 2002-01-21 2003-05-08 Siemens Dematic Ag Verfahren zur Herstellung von Anschlußsubstraten für elektronische Bauelemente
GB2387714A (en) * 2002-04-19 2003-10-22 Denselight Semiconductors Pte Mount for a semiconductor device
DE10217698B4 (de) * 2002-04-20 2008-04-24 Festo Ag & Co. Elektrische Schaltanordnung mit einem spritzgegossenen Schaltungsträger
DE10217700A1 (de) * 2002-04-20 2003-11-06 Festo Ag & Co Spritzgegossener Schaltungsträger und damit ausgestattete elektrische Schaltungsanordnung
DE10223203B4 (de) * 2002-05-24 2004-04-01 Siemens Dematic Ag Elektronisches Bauelement-Modul und Verfahren zu dessen Herstellung
DE10225431A1 (de) * 2002-06-07 2004-01-08 Siemens Dematic Ag Verfahren zur Anschlußkontaktierung von elektronischen Bauelementen auf einem isolierenden Substrat und nach dem Verfahren hergestelltes Bauelement-Modul
EP1383360B1 (de) 2002-07-18 2007-01-03 FESTO AG & Co Spritzgegossener Leiterträger und Verfahren zu seiner Herstellung
DE10308095B3 (de) * 2003-02-24 2004-10-14 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip auf einem Schaltungsträger und Verfahren zur Herstellung desselben
US7052763B2 (en) * 2003-08-05 2006-05-30 Xerox Corporation Multi-element connector
US20050031840A1 (en) * 2003-08-05 2005-02-10 Xerox Corporation RF connector
DE10355921B4 (de) * 2003-11-29 2005-12-22 Festo Ag & Co. Elektrische Schaltungsanordnung mit einem elektronischen Chip in einer Aufnahmevorrichtung des Schaltungsträgers
DE102004026596A1 (de) * 2004-06-01 2006-03-02 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Leistungshalbleiteranordnung
DE102004035284B4 (de) * 2004-07-21 2008-10-02 Festo Ag & Co. Kg Positionssensoranordnung mit mehreren in einer Reihe angeordneten, magnetfeldsensitiven Sensoren, insbesondere Hall-Sensoren
US20070109756A1 (en) * 2005-02-10 2007-05-17 Stats Chippac Ltd. Stacked integrated circuits package system
DE102005046008B4 (de) * 2005-09-26 2007-05-24 Infineon Technologies Ag Halbleitersensorbauteil mit Sensorchip und Verfahren zur Herstellung desselben
US7928582B2 (en) * 2007-03-09 2011-04-19 Micron Technology, Inc. Microelectronic workpieces and methods for manufacturing microelectronic devices using such workpieces
JP5221315B2 (ja) * 2008-12-17 2013-06-26 新光電気工業株式会社 配線基板及びその製造方法
US8974869B2 (en) * 2010-01-26 2015-03-10 Robert Hamilton Method for improving plating on non-conductive substrates
DE102011109006A1 (de) * 2011-07-29 2013-01-31 Epcos Ag Gehäuse für einen Halbleiterchip und Halbleiterchip mit einem Gehäuse
DE102014206601A1 (de) * 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
DE102014206608A1 (de) 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
DE102015005205A1 (de) * 2015-04-23 2016-10-27 Multiple Dimensions Ag Trägerkörper zur Aufnahme elektronischer Schaltungen
CN114743935A (zh) * 2022-04-11 2022-07-12 中国工程物理研究院电子工程研究所 一种改善大功率器件封装互连层缺陷的方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271507A (en) * 1965-11-02 1966-09-06 Alloys Unltd Inc Flat package for semiconductors
US3483308A (en) * 1968-10-24 1969-12-09 Texas Instruments Inc Modular packages for semiconductor devices
JPS5923548A (ja) * 1982-07-30 1984-02-07 Fujitsu Ltd 半導体装置
US4843188A (en) * 1986-03-25 1989-06-27 Western Digital Corporation Integrated circuit chip mounting and packaging assembly
AU2073088A (en) * 1987-07-01 1989-01-30 Western Digital Corporation Plated plastic castellated interconnect for electrical components
DE3732249A1 (de) * 1987-09-24 1989-04-13 Siemens Ag Verfahren zur herstellung von dreidimensionalen leiterplatten
US5072283A (en) * 1988-04-12 1991-12-10 Bolger Justin C Pre-formed chip carrier cavity package
US4943346A (en) * 1988-09-29 1990-07-24 Siemens Aktiengesellschaft Method for manufacturing printed circuit boards
US5081520A (en) * 1989-05-16 1992-01-14 Minolta Camera Kabushiki Kaisha Chip mounting substrate having an integral molded projection and conductive pattern
US5128746A (en) * 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
US5104480A (en) * 1990-10-12 1992-04-14 General Electric Company Direct patterning of metals over a thermally inefficient surface using a laser
US5081325A (en) * 1990-10-12 1992-01-14 Lyondell Petrochemical Company Purification of unsaturated hydrocarbon streams containing styrenics
US5245750A (en) * 1992-02-28 1993-09-21 Hughes Aircraft Company Method of connecting a spaced ic chip to a conductor and the article thereby obtained
JP2833326B2 (ja) * 1992-03-03 1998-12-09 松下電器産業株式会社 電子部品実装接続体およびその製造方法
US5650662A (en) * 1993-08-17 1997-07-22 Edwards; Steven F. Direct bonded heat spreader

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324819A (ja) * 2001-04-24 2002-11-08 Matsushita Electric Works Ltd Ｉｃ実装用基板及びその製造方法
JP4604387B2 (ja) * 2001-04-24 2011-01-05 パナソニック電工株式会社 Ｉｃ実装用基板
DE10227305A1 (de) * 2002-06-19 2003-09-04 Siemens Dematic Ag Elektrisches Mehrschicht-Bauelement-Modul und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
ES2148564T3 (es) 2000-10-16
EP0971405A3 (de) 2000-05-10
US5929516A (en) 1999-07-27
EP0782765B1 (de) 2000-06-28
JPH09511873A (ja) 1997-11-25
DK0782765T3 (da) 2000-11-06
KR970706605A (ko) 1997-11-03
DE59508519D1 (en) 2000-08-03
JP3330114B2 (ja) 2002-09-30
PT782765E (pt) 2000-12-29
KR100279196B1 (ko) 2001-02-01
ATE194249T1 (de) 2000-07-15
WO1996009646A1 (de) 1996-03-28
JP3112949B2 (ja) 2000-11-27
EP0971405A2 (de) 2000-01-12
EP0782765A1 (de) 1997-07-09

Similar Documents

Publication Publication Date Title
JP3330114B2 (ja) ポリマースタッドグリッドアレイのための基板の製造のための方法
US5798567A (en) Ball grid array integrated circuit package which employs a flip chip integrated circuit and decoupling capacitors
US6414849B1 (en) Low stress and low profile cavity down flip chip and wire bond BGA package
JP2001015679A (ja) 半導体装置及びその製造方法
US6130478A (en) Polymer stud grid array for microwave circuit arrangements
KR20020090314A (ko) 반도체 장치
US6201707B1 (en) Wiring substrate used for a resin-sealing type semiconductor device and a resin-sealing type semiconductor device structure using such a wiring substrate
JPH09260436A (ja) 半導体装置
KR19990029590A (ko) 리드 프레임을 기초로 한 수직 상호접속 팩키지및 그 제조방법
US6485999B1 (en) Wiring arrangements having electrically conductive cross connections and method for producing same
US6122172A (en) Polymer stud grid array
US6989295B1 (en) Method of making a semiconductor package device that includes an insulative housing with first and second housing portions
JP2004515078A (ja) 半導体モジュールの製造方法並びにこの方法に従って製造されるモジュール
US6249048B1 (en) Polymer stud grid array
US6518088B1 (en) Polymer stud grid array
JPH10510107A (ja) 半導体素子にばね接触子を実装するチップ相互接続キャリア及び方法
JPH05211256A (ja) 半導体装置
JPH1032300A (ja) リードフレーム，半導体装置及び半導体装置の製造方法
JP3466354B2 (ja) 半導体装置
JP3174238B2 (ja) 半導体装置およびその製造方法
US6936495B1 (en) Method of making an optoelectronic semiconductor package device
KR100247641B1 (ko) 적층형 볼 그리드 어레이 패키지 및 그의 제조방법
JP3136274B2 (ja) 半導体装置
JPH0936178A (ja) 集積回路用パッケ−ジ及びその製造方法並びにパッド配置の変換方法
KR20010059917A (ko) 회로기판과 이를 이용한 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees