JP2001015679A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2001015679A JP2001015679A JP11187658A JP18765899A JP2001015679A JP 2001015679 A JP2001015679 A JP 2001015679A JP 11187658 A JP11187658 A JP 11187658A JP 18765899 A JP18765899 A JP 18765899A JP 2001015679 A JP2001015679 A JP 2001015679A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- bumps
- semiconductor
- substrate
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05023—Disposition the whole internal layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
- H01L2225/06586—Housing with external bump or bump-like connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06589—Thermal management, e.g. cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1076—Shape of the containers
- H01L2225/1088—Arrangements to limit the height of the assembly
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
- H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
- H01L2924/15156—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
図ることの可能な半導体装置及びその製造方法を提供す
る。 【解決手段】 半導体装置100は,表面に複数のバン
プ3が形成された第1の半導体装置110と,表面にバ
ンプと電気的に接続される複数の端子2が形成され,第
1の半導体装置の表面のバンプが形成されていない領域
に搭載される第2の半導体装置120とを含み,第1の
半導体装置の表面からの第2の半導体装置の高さはバン
プの高さ以下であることを特徴とする。そして,第2の
半導体装置は,第2の半導体装置の端子が形成されてい
ない面が第1の半導体装置の表面と接着剤115により
接合されることにより第1の半導体装置に搭載されるこ
とを特徴とする。
Description
の製造方法に関する。
及には目覚ましいものがある。これに伴って携帯型電子
機器に搭載される樹脂封止型半導体装置も薄型・小型・
軽量のものが要求されるようになっている。かかる要求
に応える高密度化の半導体装置としてチップサイズパッ
ケージと称されるものがある。このチップサイズパッケ
ージの構成の一例を,図12を参照しながら説明する。
に,400μm程度の厚みを有する半導体素子1b上に
電極パッド6が形成され,電極パッド6に電気的に接続
するCu等による配線2が形成されている。半導体素子
1bの表面及び配線2は,厚み100μm程度の封止樹
脂5によって封止されている。封止樹脂5の表面に露出
した配線2の上面にははんだ等によるバンプ3が形成さ
れている。図中符号4は,電極パッド6と配線2とを電
気的に接続するCu等による再配線である。
造方法を,図13を参照しながら説明する。まず,図1
3(A)に示したように,半導体素子1b上にCu等に
よる配線2が形成される。なお,図13(A)では,上
記電極パッド6及び再配線4は図示していない。そし
て,図13(B)に示したように,配線2を完全に覆う
厚みで半導体素子1bの表面全体を封止樹脂5により封
止する。次いで,図13(C)に示したように,表面全
体を研削して配線2を表面に露出させた後,図13
(D)に示したように,はんだ等によるバンプ3を形成
する。さらに,半導体素子1bを個々の半導体装置に切
断し分割することによって,半導体装置820が製造さ
れる。
リプロセスとロジックプロセスのように,半導体素子製
造のプロセス条件が異なる場合には,これらの異なる複
数の機能を一の半導体素子上に形成することは難しい。
かかる場合には,各機能の半導体装置を個別に製造して
おき,それらをプリント基板上に実装することが行われ
る。
13に実装する場合について説明する。ここで第1の半
導体装置810は,半導体素子811及び金線815が
設けられたエポキシ基板816の片面を封止樹脂805
により封止し,裏面にはんだ等のバンプ803がエリア
状に形成されたBGA(ball grid arra
y)構造と称される半導体装置であり,第2の半導体装
置は上述の半導体装置820であり,それぞれ個別に製
造されたものである。これら個別に製造された2つの半
導体装置810,820の実装を,図14に示したよう
に,プリント基板13の同一平面上で行うと,高密度基
板実装を図ることが難しいという問題があった。
5に示したように,半導体素子1a,1bを積み重ね,
金属細線15a,15bを配線14に接続した後に樹脂
封止する構成がある。かかる構成によれば,基板実装面
積を増加させることなく高密度実装を図ることができ
る。しかしながら,半導体装置全体の歩留まりの点にお
いては,以下の問題点があった。すなわち,通常,半導
体素子はウェハの状態で簡易的な特性チェックがされる
が,最終テスト(出荷テスト)は,組立後の半導体装置
としてのみ実施がされる。したがって,最終テストの済
んでいない2つの半導体素子を搭載して半導体装置を製
造すると,半導体装置全体としての歩留まりは2つの半
導体素子の歩留まりの積となる。このため高密度実装化
に反比例して歩留まりの低下が生じ,コストアップにつ
ながるという問題点があった。
問題点に鑑みてなされたものであり,本発明の目的は,
歩留まりの低下を抑えつつ,高密度実装化を図ることの
可能な,新規かつ改良された半導体装置及びその製造方
法を提供することである。
め,本発明の第1の観点によれば,半導体装置におい
て,表面に複数のバンプが形成された第1の半導体装置
と,表面にバンプと電気的に接続される複数の端子が形
成され,第1の半導体装置の表面のバンプが形成されて
いない領域に搭載される第2の半導体装置とを含み,第
1の半導体装置の表面からの第2の半導体装置の高さは
バンプの高さ以下であることを特徴とする半導体装置が
提供される。
搭載の第1の例としては,請求項2に記載のように,第
2の半導体装置は,第2の半導体装置の端子が形成され
ていない面が第1の半導体装置の表面と接着剤により接
合されることにより第1の半導体装置に搭載される。
び第2の半導体装置がそれぞれ最終テスト済みであるた
め,歩留まりの低下を抑えつつ,高密度実装化を図るこ
とが可能である。
導体装置のバンプが形成されていない所定の領域には凹
部が形成され,第2の半導体装置は該凹部に搭載される
ようにしてもよい。この凹部の一例は,第2の半導体装
置の大きさに合わせて浅く平滑に削った座繰り部であ
る。かかる構成によれば,第2の半導体装置を搭載する
領域に厚み方向の広い空間を取ることができるので,第
2の半導体装置が多少厚みのあるものであっても搭載す
ることができる。また,素子間の接続の信頼性を向上さ
せるためのはんだのバンプ等を形成することも可能であ
る。
に,接着剤は,所定温度以上で接着性を失うように構成
することができる。かかる構成によれば,半導体装置を
プリント基板に実装する際に,第1の半導体装置と第2
の半導体装置とを分離して,個別に位置合わせすること
ができる。かかるセルフアライメント効果により,正確
な位置に実装することが可能である。
置への搭載の第2の例としては,請求項5に記載のよう
に,第2の半導体装置は,第2の半導体装置の端子が第
1の半導体装置の表面とはんだにより接合されることに
より第1の半導体装置に搭載される。
び第2の半導体装置がそれぞれ最終テスト済みであるた
め,歩留まりの低下を抑えつつ,高密度実装化を図るこ
とが可能である。さらに,第2の半導体装置の端子が形
成された面側を第1の半導体装置と接合したので,装置
全体の端子が増えず,後工程のプリント基板への実装が
容易になる。
導体装置の端子が形成されていない面には,熱伝導性の
高い接着部材が貼着されるようにしてもよい。かかる構
成によれば,第2の半導体装置の放熱性を向上させるこ
とが可能である。
記載のように,バンプの温度耐性より優れた高融点はん
だを用いることができる。かかる構成によれば,半導体
装置のプリント基板への実装時にリフロー等の熱処理を
行っても,第2の半導体装置は第1の半導体装置に高融
点はんだで接合されているため安定したプリント基板へ
の実装が可能である。
置への搭載の第3の例としては,請求項8に記載のよう
に,第2の半導体装置は,第2の半導体装置の裏面が第
1の半導体装置の表面と封止樹脂により接合されること
により第1の半導体装置に搭載される。
裏面が第1の半導体装置の表面と封止樹脂により接合さ
れているので,接着剤やはんだ等の別の固着材が不要で
ある。このため,工程の簡略化,コスト低減が可能であ
る。
第2の観点によれば,請求項9に記載のように,表面に
複数のバンプが形成された第1の半導体装置と,表面に
バンプと電気的に接続される複数の端子が形成され,第
1の半導体装置の表面のバンプが形成されていない領域
に搭載される第2の半導体装置とを含む半導体装置の製
造方法が提供される。そしてこの半導体装置の製造方法
は,基板表面に複数のバンプを形成する工程と,第2の
半導体装置をマウントテープ上に複数並べる工程と,マ
ウントテープ上に並べられた複数の第2の半導体装置を
基板上に搭載する工程と,基板を個々の半導体装置に分
割する工程とを含むことを特徴とする。
置の表面のバンプがない領域に容易に第2の半導体装置
を搭載することができるので,上述のすぐれた効果を奏
する半導体装置を容易に製造することが可能である。
上に複数並べる工程は,請求項10に記載のように,基
板上に複数の端子を形成する工程と,複数の端子を樹脂
封止する工程と,樹脂表面から溝を形成し,素子基板の
所定深さまで到達させる工程と,基板の樹脂形成面に研
削テープを貼付する工程と,基板の裏面を溝の底部に達
するまで研削する工程と,研削した面にマウントテープ
を貼付する工程と,研削テープを除去する工程とを含む
ようにすると容易に実現できる。
本発明にかかる半導体装置及びその製造方法の好適な実
施の形態について詳細に説明する。なお,本明細書及び
図面において,実質的に同一の機能構成を有する構成要
素については,同一の符号を付することにより重複説明
を省略する。
る半導体装置100を,図1を参照しながら説明する。
半導体装置100は,図1(A)に示したように,表面
にはんだ等のバンプ3が例えば格子状に形成された第1
の半導体装置110と,複数の端子2を有し,第1の半
導体装置110の表面のバンプ3が形成されていない領
域に搭載される第2の半導体装置120とを含んでい
る。第1の半導体装置110のバンプ3と第2の半導体
装置120の端子2とは,後工程で半導体装置100が
プリント基板13に実装される際に,プリント基板13
上の配線により,電気的に接続される。
装置120の製造方法について,図2及び図3を参照し
ながら説明する。
参照しながら,第1の半導体装置110について説明す
る。まず,図2(A)に示したように,エポキシ基板1
6の表面に半導体素子1a及び配線14を設ける。そし
て,図2(B)に示したように,半導体素子1a上の電
極と配線14とを金属細線15aにより接続する。その
後,図2(C)に示したように,これらエポキシ基板1
6上の各構成部材を覆うように封止樹脂5で封止する。
さらに,図2(D)に示したように,エポキシ基板16
の裏面にバンプ3を形成する。このエポキシ基板16に
はスルーホール17が形成されており,配線4は裏面の
バンプ3と電気的に導通している。
装置110に搭載する第2の半導体装置120の高さと
実質的に同じか,わずかに高い寸法となっている。ま
た,バンプ3は,後工程で半導体装置100がプリント
基板13に実装される際の熱処理により溶融する。
を参照しながら,第2の半導体装置120の製造方法に
ついて説明する。まず,図3(A)に示したように,半
導体素子1b上に電気メッキ等により,高さ約50μm
のCuの配線2を形成する。次いで,図3(B)に示し
たように,配線2を完全に覆う厚みで半導体素子1bの
表面全体を封止樹脂5により封止する。樹脂封止方法は
トランスファーモールド法,ポッティング法,印刷法等
が用いられる。次いで,図3(C)に示したように,表
面全体を研削して配線2を表面に露出させる。
程で切断し分割する部分に所定の深さで溝9を形成す
る。溝9の深さは最終的に個々の半導体装置とした場合
の半導体素子1bの厚みに基づいて決定する。半導体素
子1bの厚みを100μmとする場合,溝は約20μm
深く形成し約120μmとする。そして,樹脂部5の厚
みも加えて合計で170μmの深さとなる。
(E)に示したように,溝9が形成された半導体素子1
bの樹脂形成面に研削テープ20を貼付する。この研削
テープ20は紫外線を照射することによって,粘着力が
落ち,簡単に剥がせるものである。次いで,研削テープ
20を貼付した面を研削ステージ(図示しない)に吸着
により固定する。裏面の研削は,図3(F)に示したよ
うに,上述の溝9の底部に達するまで行う。こうして研
削テープ12上に個々に分割された半導体装置(第2の
半導体装置120)が並ぶ状態となる。
した面にマウントテープ21が貼付される。そして,研
削テープ20は紫外線が照射されて除去される。この第
2の半導体装置120がマウントテープ21に並べられ
た状態で,第1の半導体装置110へと搭載される。
置120への搭載は,第1の半導体装置110のバンプ
3が形成されていない領域に第2の半導体装置120を
接着剤115を用いて搭載する。この接着剤115は,
第1の半導体装置110に供給しておくこともできる
が,マウントテープ21に接着剤115を設けることも
可能である。以上の工程により,第1の実施の形態にか
かる半導体装置100が製造される。半導体装置100
は,後工程により,図1(B)に示したように,プリン
ト基板13に実装される。このとき,第2の半導体装置
120の端子2は,プリント基板13にはんだ18によ
り電気的に接続される。ここで,はんだ18は,あらか
じめプリント基板13に塗布されているはんだペースト
であり,このはんだペーストは,バンプ3及び端子2に
対応してそれぞれ形成されている。
第2の半導体装置120は,第1の半導体装置110の
表面のバンプ3が形成されていない領域に搭載される。
そして,第1の半導体装置110及び第2の半導体装置
120がそれぞれ最終テスト済みであるため,歩留まり
の低下を抑えつつ,高密度実装化を図ることが可能であ
る。
導体装置110にBGA構造の半導体装置を採用した場
合の一例につき説明したが,本発明はこれに限定されな
い。例えば図4(A)に示したように,第1の半導体装
置として,第2の半導体装置120と同様のチップサイ
ズパッケージの第1の半導体装置110’を採用し,半
導体装置100’を構成することも可能である。この第
1の半導体装置110’は,図4(B)に示したよう
に,上記第1の半導体装置110と同様,第2の半導体
装置120を搭載する領域には,電極2及びバンプ3が
形成されていない。なお,以下の実施の形態においても
同様である。
る半導体装置200は,上記半導体装置100を改良し
たものであり,第2の半導体装置220の端子が形成さ
れていない面が第1の半導体装置210の表面と接着剤
212により接合されることにより,第1の半導体装置
210に搭載される点で上記半導体装置100と共通す
る。以下に,半導体装置200の改良点につき,図5を
参照しながら説明する。なお,略同一の構成要素につい
ては同一符号を付すことで詳細な説明を省略する。
体装置210のバンプ3が形成されていない所定の領域
に,第2の半導体装置220の大きさに合わせて浅く平
滑に削った凹部(座繰り部)215が形成されている。
そして,第2の半導体装置220はこの座繰り部215
に搭載される。
(B)に示したように,プリント基板13に実装され
る。このとき,座繰り部215を形成したことにより第
2の半導体装置220とプリント基板13との間に広い
空間をとることができるので,図5(B)に示したよう
に,素子間の接続の信頼性を向上させるためのはんだ等
のバンプ3bを形成することができる。
ば,第2の半導体装置220を搭載する領域に厚み方向
の広い空間を取ることができるので,第2の半導体装置
220が多少厚みのあるものであっても搭載することが
できる。また,この空間にはんだ等のバンプ3bを形成
することにより,素子間の接続の信頼性を向上させるこ
とが可能である。
る半導体装置300は,上記半導体装置100を改良し
たものであり,第2の半導体装置320の端子が形成さ
れていない面が第1の半導体装置310の表面と接着剤
により接合されることにより,第1の半導体装置310
に搭載される点で上記半導体装置100と共通する。以
下に,半導体装置300の改良点につき,図6を参照し
ながら説明する。なお,略同一の構成要素については同
一符号を付すことで詳細な説明を省略する。
ように,第2の半導体装置320の裏面と,第1の半導
体装置310とを接合する接着剤に,所定の温度以上で
接着性を失う低分子接着剤315を用いたことを特徴と
している。ここで所定の温度とは,半導体装置300を
プリント基板13に実装する際のリフロー等の熱処理時
の温度であり,例えば200℃以上で接着性を失う低分
子接着剤を用いることができる。
(B)に示したように,プリント基板13に実装され
る。このとき,低分子接着剤315は接着力を失い,第
1の半導体装置310と第2の半導体装置320とは分
離される。
半導体装置300をプリント基板13に実装する際に,
第1の半導体装置310と第2の半導体装置320とを
分離して,個別に位置合わせすることができる。かかる
セルフアライメント効果により,正確な位置に実装する
ことが可能である。
る半導体装置400を,図7を参照しながら説明する。
なお,第1の実施の形態にかかる半導体装置100と略
同一の構成要素については同一符号を付すことで詳細な
説明を省略する。
装置120の端子が形成されていない面が第1の半導体
装置110の表面と接着剤115により接合されること
により,第1の半導体装置110に搭載されていた。本
実施の形態にかかる半導体装置400では,図7(A)
に示したように,第2の半導体装置420の端子2が第
1の半導体装置410の表面とはんだ415により接合
されることにより,第1の半導体装置410に搭載され
ることを特徴としている。
されたエポキシ基板16の裏面には,バンプ3と第2の
半導体装置420の端子2とを電気的に導通させるため
の配線パターンが形成されている。上記構成によれば,
エポキシ基板16の裏面で第1の半導体装置410と第
2の半導体装置420とは電気的に接続される。
図7(B)に示したように,後工程でプリント基板13
に実装する際に,装置全体の端子が増えていないため,
容易に実装することが可能である。
導体装置410にBGA構造の半導体装置を採用した場
合の一例につき説明したが,本発明はこれに限定されな
い。例えば図8(A)に示したように,第1の半導体装
置として,第2の半導体装置420と同様のチップサイ
ズパッケージの第1の半導体装置410’を採用し,半
導体装置400’を構成することも可能である。この第
1の半導体装置410’は,図8(B)に示したよう
に,上記第1の半導体装置410と同様,第2の半導体
装置420を搭載する領域には,バンプ3が形成されて
おらず,端子2が露出している。そして,この第1の半
導体装置410’の端子2と,第2の半導体装置420
の端子2とが,はんだ415により電気的に接続され
る。なお,以下の実施の形態においても同様である。
る半導体装置500は,上記半導体装置400を改良し
たものであり,第2の半導体装置520の端子が第1の
半導体装置510の表面とはんだ514により接合され
ることにより,第1の半導体装置510に搭載される点
で上記半導体装置400と共通する。以下に,半導体装
置500の改良点につき,図9を参照しながら説明す
る。なお,略同一の構成要素については同一符号を付す
ことで詳細な説明を省略する。
ように,第2の半導体装置510の裏面に,熱伝導性の
高い接着部材517が貼付されることを特徴としてい
る。この接着部材517は,図示した例では,所定厚み
のシート状をしている。
(B)に示したように,プリント基板13に実装され
る。このとき,第2の半導体装置520は,接着部材5
17の接着力によりプリント基板13に安定して固定さ
れる。
第2の半導体装置520は,熱伝導性の高い接着部材6
17を介してプリント基板13に接続されているため,
第2の半導体装置520の放熱性を向上させることが可
能である。
る半導体装置600は,上記半導体装置400を改良し
たものであり,第2の半導体装置620の端子が第1の
半導体装置610の表面とはんだにより接合されること
により,第1の半導体装置610に搭載される点で上記
半導体装置400と共通する。以下に,半導体装置60
0の改良点につき,図10を参照しながら説明する。な
お,略同一の構成要素については同一符号を付すことで
詳細な説明を省略する。
20の端子面と,第1の半導体装置610とを接合する
はんだに,高融点はんだ615を用いたことを特徴とし
ている。ここで高融点とは,後工程で半導体装置600
をプリント基板13に実装する際の温度より高い融点で
あり,例えば200℃以上の融点を持つ高融点はんだ6
15を用いることができる。
れば,プリント基板13への実装時のリフロー等の熱処
理を行っても,第2の半導体装置620は,第1の半導
体装置610に高融点はんだで接合されているため,安
定した基板実装が可能である。
る半導体装置700を,図11を参照しながら説明す
る。なお,第1の実施の形態にかかる半導体装置100
と略同一の構成要素については同一符号を付すことで詳
細な説明を省略する。
装置120は,その裏面が第1の半導体装置110の表
面と接着剤115により接合されることにより,第1の
半導体装置110に搭載されていた。本実施の形態にか
かる半導体装置700では,図11に示したように,第
2の半導体装置720は,その裏面が第1の半導体装置
710の表面と封止樹脂715により接合されることに
より,第1の半導体装置710に搭載されることを特徴
としている。
ン加工が施され,必要に応じて放熱板702が設けられ
たエポキシ基板16に,半導体素子1aを接着剤により
固着する。そして,半導体素子1a上の電極と,エポキ
シ基板16とを金属細線15aで接続する。エポキシ基
板16はその表面で電気的に導通され,第1の半導体装
置710の裏面に形成されたバンプ3と電気的に接続さ
れている。
導体装置710の封止樹脂715の直後の封止樹脂71
5が凝固しないうちに,この封止樹脂715に接するよ
うに載置される。封止樹脂715が凝固すると,第1の
半導体装置710と第2の半導体装置720とは,一体
となって固着される。
第2の半導体装置は,第1の半導体装置の樹脂封止部に
直接接着されており,接着剤などの別の固着材は不要で
あるため,工程の簡略化,コスト低減が可能である。
かる半導体装置及びその製造方法の好適な実施形態につ
いて説明したが,本発明はかかる例に限定されない。当
業者であれば,特許請求の範囲に記載された技術的思想
の範疇内において各種の変更例または修正例に想到し得
ることは明らかであり,それらについても当然に本発明
の技術的範囲に属するものと了解される。
歩留まりの低下を抑えつつ,高密度実装化を図ることが
可能である。
ば,多少厚みのある半導体装置であっても搭載すること
ができ,さらに,素子間の接続の信頼性を向上させるこ
とが可能である。
後工程のプリント基板への実装の際に,正確な位置に実
装することが可能である。
後工程のプリント基板への実装が容易になる。
半導体装置の放熱性を向上させることができる。
安定したプリント基板への実装が可能である。
である。
の説明図である。
である。
である。
である。
の説明図である。
である。
図である。
図である。
る。
半導体装置 110,210,・・・,710,110’,410’
第1の半導体装置 120,220,・・・,720 第2の半導体装置 115 接着剤 215 座繰り部 315 低分子接着剤 415 はんだ 515 熱伝導性接着部材 615 高融点はんだ 715 封止樹脂
Claims (10)
- 【請求項1】 半導体装置において:表面に複数のバン
プが形成された第1の半導体装置と;表面に前記バンプ
と電気的に接続される複数の端子が形成され,前記第1
の半導体装置の表面の前記バンプが形成されていない領
域に搭載される第2の半導体装置と;を含み,前記第1
の半導体装置の表面からの前記第2の半導体装置の高さ
は前記バンプの高さ以下であることを特徴とする,半導
体装置。 - 【請求項2】 前記第2の半導体装置は,前記第2の半
導体装置の前記端子が形成されていない面が前記第1の
半導体装置の表面と接着剤により接合されることにより
前記第1の半導体装置に搭載されることを特徴とする,
請求項1に記載の半導体装置。 - 【請求項3】 前記第1の半導体装置の前記バンプが形
成されていない所定の領域には凹部が形成され,前記第
2の半導体装置は該凹部に搭載されることを特徴とす
る,請求項2に記載の半導体装置。 - 【請求項4】 前記接着剤は,所定の温度以上で接着性
を失うことを特徴とする,請求項2に記載の半導体装
置。 - 【請求項5】 前記第2の半導体装置は,前記第2の半
導体装置の端子が前記第1の半導体装置の表面とはんだ
により接合されることにより前記第1の半導体装置に搭
載されることを特徴とする,請求項1に記載の半導体装
置。 - 【請求項6】 前記第2の半導体装置の前記端子が形成
されていない面には,熱伝導性の高い接着部材が貼着さ
れることを特徴とする,請求項5に記載の半導体装置。 - 【請求項7】 前記はんだは,前記バンプの温度耐性よ
り優れた高融点はんだを用いたことを特徴とする,請求
項5に記載の半導体装置。 - 【請求項8】 前記第2の半導体装置は,前記第2の半
導体装置の前記端子が形成されていない面が前記第1の
半導体装置の表面と封止樹脂により接合されることによ
り前記第1の半導体装置に搭載されることを特徴とす
る,請求項1に記載の半導体装置。 - 【請求項9】 表面に複数のバンプが形成された第1の
半導体装置と,表面に前記バンプと電気的に接続される
複数の端子が形成され,前記第1の半導体装置の表面の
前記バンプが形成されていない領域に搭載される第2の
半導体装置とを含む半導体装置の製造方法において:基
板表面に複数の前記バンプを形成する工程と;前記第2
の半導体装置をマウントテープ上に複数並べる工程と;
前記マウントテープ上に並べられた複数の前記第2の半
導体装置を前記基板上に搭載する工程と;前記基板を個
々の半導体装置に分割する工程と;を含むことを特徴と
する,半導体装置の製造方法。 - 【請求項10】 前記第2の半導体装置をマウントテー
プ上に複数並べる工程は,基板上に複数の前記端子を形
成する工程と;前記複数の前記端子を樹脂封止する工程
と;前記樹脂表面から溝を形成し,前記素子基板の所定
深さまで到達させる工程と;前記基板の樹脂形成面に研
削テープを貼付する工程と;前記基板の裏面を前記溝の
底部に達するまで研削する工程と;前記工程で研削した
面に前記マウントテープを貼付する工程と;前記研削テ
ープを除去する工程と;を含むことを特徴とする,請求
項9に記載の半導体装置の製造方法。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18765899A JP3526788B2 (ja) | 1999-07-01 | 1999-07-01 | 半導体装置の製造方法 |
US09/460,984 US6201266B1 (en) | 1999-07-01 | 1999-12-15 | Semiconductor device and method for manufacturing the same |
US09/757,663 US6673651B2 (en) | 1999-07-01 | 2001-01-11 | Method of manufacturing semiconductor device including semiconductor elements mounted on base plate |
US10/657,139 US7723832B2 (en) | 1999-07-01 | 2003-09-09 | Semiconductor device including semiconductor elements mounted on base plate |
US11/077,145 US7592690B2 (en) | 1999-07-01 | 2005-03-11 | Semiconductor device including semiconductor elements mounted on base plate |
US11/077,152 US7427810B2 (en) | 1999-07-01 | 2005-03-11 | Semiconductor device including semiconductor element mounted on another semiconductor element |
US12/759,919 US8008129B2 (en) | 1999-07-01 | 2010-04-14 | Method of making semiconductor device packaged by sealing resin member |
US13/205,581 US8486728B2 (en) | 1999-07-01 | 2011-08-08 | Semiconductor device including semiconductor elements mounted on base plate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18765899A JP3526788B2 (ja) | 1999-07-01 | 1999-07-01 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003369832A Division JP4123131B2 (ja) | 2003-10-30 | 2003-10-30 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001015679A true JP2001015679A (ja) | 2001-01-19 |
JP3526788B2 JP3526788B2 (ja) | 2004-05-17 |
Family
ID=16209936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18765899A Expired - Fee Related JP3526788B2 (ja) | 1999-07-01 | 1999-07-01 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (7) | US6201266B1 (ja) |
JP (1) | JP3526788B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003031768A (ja) * | 2001-07-19 | 2003-01-31 | Nec Corp | 半導体装置およびその製造方法 |
US8748229B2 (en) | 2008-06-11 | 2014-06-10 | Fujitsu Semiconductor Limited | Manufacturing method including deformation of supporting board to accommodate semiconductor device |
Families Citing this family (81)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000008685A1 (fr) * | 1998-08-03 | 2000-02-17 | Shinko Electric Industries Co., Ltd. | Substrat de cablage, son procede de fabrication, et dispositif a semiconducteur |
JP3526788B2 (ja) * | 1999-07-01 | 2004-05-17 | 沖電気工業株式会社 | 半導体装置の製造方法 |
JP3423930B2 (ja) | 1999-12-27 | 2003-07-07 | 富士通株式会社 | バンプ形成方法、電子部品、および半田ペースト |
JP3784597B2 (ja) * | 1999-12-27 | 2006-06-14 | 沖電気工業株式会社 | 封止樹脂及び樹脂封止型半導体装置 |
US6437990B1 (en) * | 2000-03-20 | 2002-08-20 | Agere Systems Guardian Corp. | Multi-chip ball grid array IC packages |
JP3420748B2 (ja) * | 2000-12-14 | 2003-06-30 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
US20020121707A1 (en) * | 2001-02-27 | 2002-09-05 | Chippac, Inc. | Super-thin high speed flip chip package |
US8143108B2 (en) | 2004-10-07 | 2012-03-27 | Stats Chippac, Ltd. | Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate |
USRE44438E1 (en) | 2001-02-27 | 2013-08-13 | Stats Chippac, Ltd. | Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate |
JP4105409B2 (ja) * | 2001-06-22 | 2008-06-25 | 株式会社ルネサステクノロジ | マルチチップモジュールの製造方法 |
US6790710B2 (en) * | 2002-01-31 | 2004-09-14 | Asat Limited | Method of manufacturing an integrated circuit package |
US20030234443A1 (en) * | 2001-10-26 | 2003-12-25 | Staktek Group, L.P. | Low profile stacking system and method |
US20060255446A1 (en) * | 2001-10-26 | 2006-11-16 | Staktek Group, L.P. | Stacked modules and method |
US6576992B1 (en) * | 2001-10-26 | 2003-06-10 | Staktek Group L.P. | Chip scale stacking system and method |
US6940729B2 (en) * | 2001-10-26 | 2005-09-06 | Staktek Group L.P. | Integrated circuit stacking system and method |
US7656678B2 (en) * | 2001-10-26 | 2010-02-02 | Entorian Technologies, Lp | Stacked module systems |
US6914324B2 (en) * | 2001-10-26 | 2005-07-05 | Staktek Group L.P. | Memory expansion and chip scale stacking system and method |
US20040195666A1 (en) * | 2001-10-26 | 2004-10-07 | Julian Partridge | Stacked module systems and methods |
US7485951B2 (en) * | 2001-10-26 | 2009-02-03 | Entorian Technologies, Lp | Modularized die stacking system and method |
US7371609B2 (en) * | 2001-10-26 | 2008-05-13 | Staktek Group L.P. | Stacked module systems and methods |
US20030178719A1 (en) * | 2002-03-22 | 2003-09-25 | Combs Edward G. | Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package |
US6952047B2 (en) * | 2002-07-01 | 2005-10-04 | Tessera, Inc. | Assemblies having stacked semiconductor chips and methods of making same |
JP3529050B2 (ja) * | 2002-07-12 | 2004-05-24 | 沖電気工業株式会社 | 半導体装置の製造方法 |
US6737742B2 (en) * | 2002-09-11 | 2004-05-18 | International Business Machines Corporation | Stacked package for integrated circuits |
US7205647B2 (en) * | 2002-09-17 | 2007-04-17 | Chippac, Inc. | Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages |
US20040061213A1 (en) * | 2002-09-17 | 2004-04-01 | Chippac, Inc. | Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages |
US7053476B2 (en) * | 2002-09-17 | 2006-05-30 | Chippac, Inc. | Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages |
US6972481B2 (en) * | 2002-09-17 | 2005-12-06 | Chippac, Inc. | Semiconductor multi-package module including stacked-die package and having wire bond interconnect between stacked packages |
US7064426B2 (en) | 2002-09-17 | 2006-06-20 | Chippac, Inc. | Semiconductor multi-package module having wire bond interconnect between stacked packages |
WO2004034433A2 (en) * | 2002-10-08 | 2004-04-22 | Chippac, Inc. | Semiconductor stacked multi-package module having inverted second package |
US7034387B2 (en) * | 2003-04-04 | 2006-04-25 | Chippac, Inc. | Semiconductor multipackage module including processor and memory package assemblies |
US20050161814A1 (en) * | 2002-12-27 | 2005-07-28 | Fujitsu Limited | Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus |
US7388294B2 (en) * | 2003-01-27 | 2008-06-17 | Micron Technology, Inc. | Semiconductor components having stacked dice |
US20050002167A1 (en) * | 2003-07-02 | 2005-01-06 | John Hsuan | Microelectronic package |
JP3844079B2 (ja) * | 2003-10-27 | 2006-11-08 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JP5197961B2 (ja) * | 2003-12-17 | 2013-05-15 | スタッツ・チップパック・インコーポレイテッド | マルチチップパッケージモジュールおよびその製造方法 |
JP4353845B2 (ja) * | 2004-03-31 | 2009-10-28 | 富士通株式会社 | 半導体装置の製造方法 |
US8552551B2 (en) * | 2004-05-24 | 2013-10-08 | Chippac, Inc. | Adhesive/spacer island structure for stacking over wire bonded die |
US20050269692A1 (en) * | 2004-05-24 | 2005-12-08 | Chippac, Inc | Stacked semiconductor package having adhesive/spacer structure and insulation |
US20050258527A1 (en) * | 2004-05-24 | 2005-11-24 | Chippac, Inc. | Adhesive/spacer island structure for multiple die package |
US7008820B2 (en) | 2004-06-10 | 2006-03-07 | St Assembly Test Services Ltd. | Chip scale package with open substrate |
US7253511B2 (en) * | 2004-07-13 | 2007-08-07 | Chippac, Inc. | Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package |
US20060043558A1 (en) * | 2004-09-01 | 2006-03-02 | Staktek Group L.P. | Stacked integrated circuit cascade signaling system and method |
JP2006196709A (ja) * | 2005-01-13 | 2006-07-27 | Sharp Corp | 半導体装置およびその製造方法 |
WO2006118720A2 (en) * | 2005-03-31 | 2006-11-09 | Stats Chippac Ltd. | Semiconductor assembly including chip scale package and second substrate and having exposed substrate surfaces on upper and lower sides |
US7364945B2 (en) * | 2005-03-31 | 2008-04-29 | Stats Chippac Ltd. | Method of mounting an integrated circuit package in an encapsulant cavity |
JP2008535273A (ja) * | 2005-03-31 | 2008-08-28 | スタッツ・チップパック・リミテッド | 上面および下面に露出した基板表面を有する半導体積層型パッケージアセンブリ |
US7354800B2 (en) | 2005-04-29 | 2008-04-08 | Stats Chippac Ltd. | Method of fabricating a stacked integrated circuit package system |
US7429786B2 (en) * | 2005-04-29 | 2008-09-30 | Stats Chippac Ltd. | Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides |
US7582960B2 (en) * | 2005-05-05 | 2009-09-01 | Stats Chippac Ltd. | Multiple chip package module including die stacked over encapsulated package |
US7033861B1 (en) * | 2005-05-18 | 2006-04-25 | Staktek Group L.P. | Stacked module systems and method |
US7394148B2 (en) * | 2005-06-20 | 2008-07-01 | Stats Chippac Ltd. | Module having stacked chip scale semiconductor packages |
US7576995B2 (en) * | 2005-11-04 | 2009-08-18 | Entorian Technologies, Lp | Flex circuit apparatus and method for adding capacitance while conserving circuit board surface area |
US7456088B2 (en) | 2006-01-04 | 2008-11-25 | Stats Chippac Ltd. | Integrated circuit package system including stacked die |
US7768125B2 (en) * | 2006-01-04 | 2010-08-03 | Stats Chippac Ltd. | Multi-chip package system |
US7508058B2 (en) * | 2006-01-11 | 2009-03-24 | Entorian Technologies, Lp | Stacked integrated circuit module |
US20070158821A1 (en) * | 2006-01-11 | 2007-07-12 | Leland Szewerenko | Managed memory component |
US7608920B2 (en) * | 2006-01-11 | 2009-10-27 | Entorian Technologies, Lp | Memory card and method for devising |
US20070164416A1 (en) * | 2006-01-17 | 2007-07-19 | James Douglas Wehrly | Managed memory component |
US7750482B2 (en) | 2006-02-09 | 2010-07-06 | Stats Chippac Ltd. | Integrated circuit package system including zero fillet resin |
US8704349B2 (en) | 2006-02-14 | 2014-04-22 | Stats Chippac Ltd. | Integrated circuit package system with exposed interconnects |
US20070262429A1 (en) * | 2006-05-15 | 2007-11-15 | Staktek Group, L.P. | Perimeter stacking system and method |
US7802342B2 (en) * | 2006-07-25 | 2010-09-28 | The Acker-Cowan Group, L.L.C. | Acoustic ceiling removal |
US7468553B2 (en) * | 2006-10-20 | 2008-12-23 | Entorian Technologies, Lp | Stackable micropackages and stacked modules |
US7417310B2 (en) | 2006-11-02 | 2008-08-26 | Entorian Technologies, Lp | Circuit module having force resistant construction |
KR100817091B1 (ko) * | 2007-03-02 | 2008-03-26 | 삼성전자주식회사 | 적층형 반도체 패키지 및 그 제조방법 |
KR100891805B1 (ko) * | 2007-05-25 | 2009-04-07 | 주식회사 네패스 | 웨이퍼 레벨 시스템 인 패키지 및 그 제조 방법 |
GB0711676D0 (en) * | 2007-06-16 | 2007-07-25 | Rf Module And Optical Design L | Improvements relating to semiconductor packages |
US7872340B2 (en) * | 2007-08-31 | 2011-01-18 | Stats Chippac Ltd. | Integrated circuit package system employing an offset stacked configuration |
US7812435B2 (en) * | 2007-08-31 | 2010-10-12 | Stats Chippac Ltd. | Integrated circuit package-in-package system with side-by-side and offset stacking |
US9782660B2 (en) | 2007-11-30 | 2017-10-10 | Nike, Inc. | Athletic training system and method |
DE102008009510B3 (de) * | 2008-02-15 | 2009-07-16 | Danfoss Silicon Power Gmbh | Verfahren zum Niedertemperatur-Drucksintern |
US8067828B2 (en) * | 2008-03-11 | 2011-11-29 | Stats Chippac Ltd. | System for solder ball inner stacking module connection |
US20110241125A1 (en) * | 2010-03-31 | 2011-10-06 | Semtech Corporation | Power Semiconductor Device with Low Parasitic Metal and Package Resistance |
US20120085575A1 (en) * | 2010-10-08 | 2012-04-12 | Nobuhiro Yamamoto | Electronic Apparatus Manufacturing Method, Electronic Component, and Electronic Apparatus |
TWI553809B (zh) * | 2014-06-24 | 2016-10-11 | 思鷺科技股份有限公司 | 封裝基板結構 |
US9607959B2 (en) | 2014-08-27 | 2017-03-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging device having plural microstructures disposed proximate to die mounting region |
KR102581316B1 (ko) * | 2017-07-12 | 2023-09-22 | 도쿄엘렉트론가부시키가이샤 | 반송 장치, 기판 처리 시스템, 반송 방법 및 기판 처리 방법 |
US11887878B2 (en) | 2019-06-28 | 2024-01-30 | Applied Materials, Inc. | Detachable biasable electrostatic chuck for high temperature applications |
USD893441S1 (en) * | 2019-06-28 | 2020-08-18 | Applied Materials, Inc. | Base plate for a processing chamber substrate support |
USD947914S1 (en) * | 2020-11-23 | 2022-04-05 | Applied Materials, Inc. | Base plate for a processing chamber substrate support |
Family Cites Families (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5731166A (en) | 1980-07-31 | 1982-02-19 | Fujitsu Ltd | Semiconductor device |
JPS59117146A (ja) | 1982-12-24 | 1984-07-06 | Hitachi Ltd | 半導体集積回路 |
JP2734672B2 (ja) | 1989-08-25 | 1998-04-02 | 旭硝子株式会社 | 1,1―ジフルオロエタンの製造法 |
US5200362A (en) | 1989-09-06 | 1993-04-06 | Motorola, Inc. | Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film |
JPH0438064A (ja) | 1990-06-04 | 1992-02-07 | Nec Corp | ファクシミリ装置 |
JPH05335411A (ja) | 1992-06-02 | 1993-12-17 | Toshiba Corp | ペレットの製造方法 |
US5467252A (en) | 1993-10-18 | 1995-11-14 | Motorola, Inc. | Method for plating using nested plating buses and semiconductor device having the same |
JPH07221262A (ja) | 1994-02-07 | 1995-08-18 | Hitachi Ltd | 半導体モジュール |
JP3288840B2 (ja) | 1994-02-28 | 2002-06-04 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP2595909B2 (ja) * | 1994-09-14 | 1997-04-02 | 日本電気株式会社 | 半導体装置 |
CN1107979C (zh) | 1995-07-14 | 2003-05-07 | 松下电器产业株式会社 | 半导体器件的电极结构、形成方法及安装体和半导体器件 |
JP3264147B2 (ja) * | 1995-07-18 | 2002-03-11 | 日立電線株式会社 | 半導体装置、半導体装置用インターポーザ及びその製造方法 |
SG45122A1 (en) * | 1995-10-28 | 1998-01-16 | Inst Of Microelectronics | Low cost and highly reliable chip-sized package |
US5847455A (en) * | 1995-11-07 | 1998-12-08 | Vlsi Technology, Inc. | Molded leadframe ball grid array |
WO1997020347A1 (en) * | 1995-11-28 | 1997-06-05 | Hitachi, Ltd. | Semiconductor device, process for producing the same, and packaged substrate |
JP3466354B2 (ja) | 1995-12-25 | 2003-11-10 | 新光電気工業株式会社 | 半導体装置 |
US5668408A (en) * | 1996-04-12 | 1997-09-16 | Hewlett-Packard Company | Pin grid array solution for microwave multi-chip modules |
JPH09321175A (ja) * | 1996-05-30 | 1997-12-12 | Oki Electric Ind Co Ltd | マイクロ波回路及びチップ |
JPH1012810A (ja) | 1996-06-26 | 1998-01-16 | Hitachi Ltd | 半導体装置 |
JPH1093013A (ja) | 1996-09-17 | 1998-04-10 | Seiko Epson Corp | 半導体装置 |
JPH1098072A (ja) * | 1996-09-20 | 1998-04-14 | Hitachi Ltd | 半導体装置及びその製造方法 |
US5866949A (en) * | 1996-12-02 | 1999-02-02 | Minnesota Mining And Manufacturing Company | Chip scale ball grid array for integrated circuit packaging |
US5867678A (en) * | 1996-12-16 | 1999-02-02 | International Business Machines Corporation | Method and system for searching and retrieving specific types of objects contained within a compound document |
WO1998040915A1 (fr) | 1997-03-10 | 1998-09-17 | Seiko Epson Corporation | Composant electronique et dispositif a semi-conducteurs, procede de fabrication correspondant, carte a circuit imprime ainsi equipee, et equipement electronique comportant cette carte a circuit imprime |
JPH10270496A (ja) * | 1997-03-27 | 1998-10-09 | Hitachi Ltd | 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法 |
JPH10294423A (ja) | 1997-04-17 | 1998-11-04 | Nec Corp | 半導体装置 |
US5880590A (en) * | 1997-05-07 | 1999-03-09 | International Business Machines Corporation | Apparatus and method for burn-in and testing of devices with solder bumps or preforms |
JP3526731B2 (ja) | 1997-10-08 | 2004-05-17 | 沖電気工業株式会社 | 半導体装置およびその製造方法 |
US5861678A (en) * | 1997-12-23 | 1999-01-19 | Micron Technology, Inc. | Method and system for attaching semiconductor dice to substrates |
JP3481444B2 (ja) | 1998-01-14 | 2003-12-22 | シャープ株式会社 | 半導体装置及びその製造方法 |
US6326696B1 (en) * | 1998-02-04 | 2001-12-04 | International Business Machines Corporation | Electronic package with interconnected chips |
JP3173459B2 (ja) * | 1998-04-21 | 2001-06-04 | 日本電気株式会社 | 半導体装置の製造方法 |
JP3648053B2 (ja) | 1998-04-30 | 2005-05-18 | 沖電気工業株式会社 | 半導体装置 |
JP3055619B2 (ja) * | 1998-04-30 | 2000-06-26 | 日本電気株式会社 | 半導体装置およびその製造方法 |
US6081037A (en) * | 1998-06-22 | 2000-06-27 | Motorola, Inc. | Semiconductor component having a semiconductor chip mounted to a chip mount |
JP2000036552A (ja) | 1998-07-17 | 2000-02-02 | Fujitsu Ltd | 半導体装置、及び半導体装置で用いる封止材中の金属分の分取方法 |
US6063646A (en) * | 1998-10-06 | 2000-05-16 | Japan Rec Co., Ltd. | Method for production of semiconductor package |
US6201302B1 (en) * | 1998-12-31 | 2001-03-13 | Sampo Semiconductor Corporation | Semiconductor package having multi-dies |
JP3423245B2 (ja) * | 1999-04-09 | 2003-07-07 | 沖電気工業株式会社 | 半導体装置及びその実装方法 |
JP2000340736A (ja) | 1999-05-26 | 2000-12-08 | Sony Corp | 半導体装置及びその実装構造、並びにこれらの製造方法 |
US6221693B1 (en) * | 1999-06-14 | 2001-04-24 | Thin Film Module, Inc. | High density flip chip BGA |
JP3526788B2 (ja) * | 1999-07-01 | 2004-05-17 | 沖電気工業株式会社 | 半導体装置の製造方法 |
TW417839U (en) | 1999-07-30 | 2001-01-01 | Shen Ming Tung | Stacked memory module structure and multi-layered stacked memory module structure using the same |
JP2001094005A (ja) * | 1999-09-22 | 2001-04-06 | Oki Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
US6462421B1 (en) | 2000-04-10 | 2002-10-08 | Advanced Semicondcutor Engineering, Inc. | Multichip module |
-
1999
- 1999-07-01 JP JP18765899A patent/JP3526788B2/ja not_active Expired - Fee Related
- 1999-12-15 US US09/460,984 patent/US6201266B1/en not_active Expired - Fee Related
-
2001
- 2001-01-11 US US09/757,663 patent/US6673651B2/en not_active Expired - Lifetime
-
2003
- 2003-09-09 US US10/657,139 patent/US7723832B2/en not_active Expired - Fee Related
-
2005
- 2005-03-11 US US11/077,145 patent/US7592690B2/en not_active Expired - Fee Related
- 2005-03-11 US US11/077,152 patent/US7427810B2/en not_active Expired - Fee Related
-
2010
- 2010-04-14 US US12/759,919 patent/US8008129B2/en not_active Expired - Fee Related
-
2011
- 2011-08-08 US US13/205,581 patent/US8486728B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003031768A (ja) * | 2001-07-19 | 2003-01-31 | Nec Corp | 半導体装置およびその製造方法 |
JP4649792B2 (ja) * | 2001-07-19 | 2011-03-16 | 日本電気株式会社 | 半導体装置 |
US8748229B2 (en) | 2008-06-11 | 2014-06-10 | Fujitsu Semiconductor Limited | Manufacturing method including deformation of supporting board to accommodate semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US7427810B2 (en) | 2008-09-23 |
JP3526788B2 (ja) | 2004-05-17 |
US20110287585A1 (en) | 2011-11-24 |
US20050167834A1 (en) | 2005-08-04 |
US8486728B2 (en) | 2013-07-16 |
US6673651B2 (en) | 2004-01-06 |
US20100197079A1 (en) | 2010-08-05 |
US20050156298A1 (en) | 2005-07-21 |
US7723832B2 (en) | 2010-05-25 |
US20010005600A1 (en) | 2001-06-28 |
US6201266B1 (en) | 2001-03-13 |
US8008129B2 (en) | 2011-08-30 |
US20040046256A1 (en) | 2004-03-11 |
US7592690B2 (en) | 2009-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3526788B2 (ja) | 半導体装置の製造方法 | |
JP3420153B2 (ja) | 半導体装置及びその製造方法 | |
US6642610B2 (en) | Wire bonding method and semiconductor package manufactured using the same | |
US7485490B2 (en) | Method of forming a stacked semiconductor package | |
US6555917B1 (en) | Semiconductor package having stacked semiconductor chips and method of making the same | |
US7208826B2 (en) | Semiconductor device and method of manufacturing the same | |
KR100294719B1 (ko) | 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임 | |
US6452278B1 (en) | Low profile package for plural semiconductor dies | |
US6482674B1 (en) | Semiconductor package having metal foil die mounting plate | |
JP2003017518A (ja) | 混成集積回路装置の製造方法 | |
JP2000294719A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
KR20060101385A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2006228897A (ja) | 半導体装置 | |
JP2000299423A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
JPH1197570A (ja) | 半導体装置およびその製造方法ならびに半導体装置の実装方法 | |
JP2000243875A (ja) | 半導体装置 | |
KR100769204B1 (ko) | 반도체 패키지 및 그 제조방법 | |
JP4881369B2 (ja) | 半導体装置の製造方法 | |
JP2006013555A (ja) | 半導体装置 | |
JP4123131B2 (ja) | 半導体装置 | |
JPH11260850A (ja) | 半導体装置およびその製造方法 | |
JP5352639B2 (ja) | 半導体装置の製造方法 | |
JP5271402B2 (ja) | 半導体装置の製造方法 | |
KR100520443B1 (ko) | 칩스케일패키지및그제조방법 | |
JP2006013554A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030930 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20031211 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040217 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 10 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |