JP3173459B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3173459B2
JP3173459B2 JP11066798A JP11066798A JP3173459B2 JP 3173459 B2 JP3173459 B2 JP 3173459B2 JP 11066798 A JP11066798 A JP 11066798A JP 11066798 A JP11066798 A JP 11066798A JP 3173459 B2 JP3173459 B2 JP 3173459B2
Authority
JP
Japan
Prior art keywords
stiffener
resin
semiconductor device
manufacturing
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11066798A
Other languages
English (en)
Other versions
JPH11307592A (ja
Inventor
康一郎 丹羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11066798A priority Critical patent/JP3173459B2/ja
Priority to US09/294,969 priority patent/US6259154B1/en
Publication of JPH11307592A publication Critical patent/JPH11307592A/ja
Application granted granted Critical
Publication of JP3173459B2 publication Critical patent/JP3173459B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49568Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49572Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、TAB(テープボ
ンディング)テープを用いたBGA(ボールグリッドア
レイ;Ball Grid Array )パッケージタイプの半導体装
置の製造方法に関する。
【0002】
【従来の技術】半導体装置のパッケージ構造の一つとし
て、Tape−BGAパッケージタイプの半導体装置
(以下、BGAパッケージという)が知られている。こ
のBGAパッケージ1は、たとえば図8に示すように、
半導体チップ2と、この半導体チップ2の電極2aにイ
ンナーリードボンディングにより接続されるインナーリ
ード4を備えたTABテープ3とを備えている。
【0003】前記TABテープ3の裏面には、このTA
Bテープ3の反りを矯正してその平面性を保つための枠
状を呈する金属製(たとえばCu合金等)のスティフナ
ー5と、前記半導体チップ2から発熱する熱を放散させ
るためのヒートスプレッター(H/SP)と呼ばれる金
属板材(たとえばCu合金板材等)からなる放熱板6と
が積層されている。なお、図中6aは全体が矩形状を呈
する放熱板6の表面中央のチップ搭載部で、スティフナ
ー5はこのチップ搭載部6aを取り囲むような開口を有
する枠状に形成されている。
【0004】上述したBGAパッケージ1は、図9およ
び図10に示すように、半導体チップ2の電極2aにT
ABテープ3のインナーリード4をボンディング接合す
るとともに、TABテープ3の裏面にその平面性を保つ
ためのスティフナー5を接着剤8により接着した後、前
記半導体チップ2の電極2aとインナーリード4との接
合部分を樹脂9により樹脂コートしている。さらに、上
述したTABテープ3の表面の各リードに対応する部分
に半田ボール10を設ける。
【0005】そして、前記放熱板6を、上述した半導体
チップ2の裏面とスティフナー5の裏面に対向させ、半
導体チップ2をAgペースト等の導電ペースト11を介
して、スティフナー5を接着剤12を介して押し当て、
この放熱板6を加圧することにより、これらを一体的に
接着している。
【0006】
【発明が解決しようとする課題】上述した従来のBGA
パッケージ1では、枠状のスティフナー5をCu合金等
による金属板材で形成していたため、パッケージ全体の
重量が大きくなり、小型、軽量化の要求に応えることが
できないという問題があった。このようなBGAパッケ
ージ1が相対的に重いと、このパッケージ1の実装時に
半田ボール(半田バンプ)10を溶融させたときに、パ
ッケージ1の自重に耐えきれずに潰れて隣接する半田ボ
ール10との間でブリッジ状態となるおそれがあった。
また、このBGAパッケージ1が重いと、パッケージの
落下衝撃試験に耐えられるだけの接合強度が設計上得ら
れなかった。
【0007】また、上述した従来のBGAパッケージ1
では、放熱板6およびスティフナー5を金属板材で形成
していることから、上述したようにパッケージ重量が大
きくなるという問題以外に、製品単価に占める資材コス
トが高くなる。
【0008】さらに、上述した構造によるBGAパッケ
ージ1では、スティフナー5とTABテープ3を接着剤
8で接着した後、半導体チップ2およびスティフナー5
を放熱板6に導電ペースト11、接着剤12で接着して
おり、接着工程を二度にわたって繰り返す必要があっ
た。したがって、このような別々の接着工程が必要であ
ることから、製造工程が複雑となり生産効率もよくない
という問題があった。
【0009】しかも、このようにスティフナー5と放熱
板6とを接着によって固定すると、接着時に生じる位置
ずれによる精度が低下するおそれがあり、また上述した
接着工程では接着剤の接着硬化までの硬化時間がかか
り、生産性が落ちるという問題があった。
【0010】また、上述したBGAパッケージ1では、
金属製のスティフナー5をTABテープ3に貼付けてい
るが、これらの部材間で熱膨張の差があり過ぎることか
ら、製造時やこのパッケージのプリント基板への実装時
に半田ボール10と実装基板との間に応力が残り、長期
的に見て信頼性が低下するという問題もあった。
【0011】本発明はこのような事情に鑑みてなされた
ものであり、パッケージ全体の小型、軽量化を図るとと
もに、資材コストを含む製造コストを低減し、さらに製
造工程を簡略化して生産効率を向上させることができる
半導体装置の製造方法を得ることを目的とする。
【0012】
【課題を解決するための手段】このような目的に応える
ために本発明に係る半導体装置の製造方法は、半導体チ
ップがインナー電極に接続されたTABテープと、この
TABテープの平面性を保つための合成樹脂製スティフ
ナーと、放熱板とから構成される半導体装置の製造方法
において、前記放熱板を金型にインサートし、この金型
に前記合成樹脂をトランスファー方式により注入し、前
記放熱板にスティフナーを一体的に形成するものであ
る。
【0013】また、本発明に係る半導体装置の製造方法
は、前記スティフナーをフィラー入りの熱硬化性樹脂に
より樹脂成形するものである。
【0014】また、本発明に係る半導体装置の製造方法
は、前記放熱板に複数の充填孔を設け、この充填孔に前
記合成樹脂を充填して成形するものである。
【0015】
【発明の実施の形態】図1ないし図3は本発明に係る半
導体装置およびその製造方法の一つの実施の形態を示す
ものであり、これらの図において、前述した図8〜図1
0と同一または相当する部分には同一符号を付して詳細
な説明は適宜省略する。
【0016】この実施の形態におけるTape−BGA
パッケージタイプの半導体装置20(以下、BGAパッ
ケージという)は、従来Cu合金等の金属材で形成して
いたスティフナーに代えて、フィラー入りの熱硬化性樹
脂等の合成樹脂材によりトランスファー方式で樹脂成形
することによって形成したスティフナー21を用いてい
る。ここで、この樹脂製スティフナー21を、比較的安
価なエポキシ系樹脂で形成することにより、資材コスト
を大幅に低減することができ、BGAパッケージ20の
製造コストを低減することができる。
【0017】また、上述したフィラー入りの熱硬化性樹
脂として、ビフェニル系のエポキシ系樹脂にフィラー
(SiO2 )を70〜80wt%添加したものを用いる
ことにより、放熱板6のCu合金素材と同じ17ppm
の線膨張係数を得ることが可能となり、硬化収縮等によ
る歪み(反り)をなくすことが可能となる。
【0018】また、この実施の形態では、この樹脂製ス
ティフナー21を、上述した放熱板6にインサート成形
により一体的に接合させて形成したことにより、スティ
フナー21と放熱板6とを一体構造とすることができ
る。なお、この場合における放熱板6としては、図5に
示すように、取り数をより多くしたリードフレームタイ
プを採用するとよい。このようなリードフレームタイプ
の放熱板30を採用すると、半導体製造装置の設備の共
用化を図ることができる。
【0019】このような樹脂製スティフナー21を用い
るBGAパッケージ20は、以下のように製造される。
すなわち、図2の(a)で示すボンディング工程におい
て、半導体チップ2の電極2aとTABテープ3のイン
ナーリード4とをボンディング接合する。図中23はボ
ンディングツールである。次に、図2の(b)で示す樹
脂コート工程において、チップ電極2aとインナーリー
ド4との接合部を樹脂コートする。24は樹脂コートツ
ールである。
【0020】一方、図2の(c)で示す樹脂成形工程に
おいて、TABテープ3の平面性を保つためのスティフ
ナー21をフィラー入りの熱硬化性樹脂等の合成樹脂材
により樹脂成形し、この樹脂製スティフナー21を、半
導体チップ2からの発熱を放散させる放熱板6の表面中
央のチップ搭載部6aを除いた部分に一体的に固定す
る。
【0021】ここで、樹脂製スティフナー21と放熱板
6とを、放熱板6をインサートとして樹脂製スティフナ
ー21をインサート成形することにより、一体的に接合
させて固定するとよい。このようにすれば、従来必要で
あった接着剤や接着工程が不要となり、製造時の処理時
間を短縮することができる。しかし、これに限らず、樹
脂製スティフナー21を放熱板6に樹脂成形後に接着す
ることにより、樹脂製スティフナー21と放熱板6との
一体構造のものを構成してもよい。
【0022】また、図2に示す(d)のスティフナー貼
付け工程では、前記放熱板6に一体的に設けた樹脂製ス
ティフナー21を、TABテープ3の裏面に接着剤8を
介して加圧することにより接着する。このとき、放熱板
6のチップ搭載部6aに、半導体チップ2の裏面を対向
させ、この部分も導電ペースト11により同時に接着す
る。
【0023】しかる後、図2に示す(e)のボール付け
工程において、上述したTABテープ3の表面での各リ
ードに対応する位置に、半田ボール10を図4に示すよ
うに配列して設けることにより、図2の(f)での製品
完成となる。このようなBGAパッケージ20の製造工
程を図3に示しており、図10に示す従来の製造工程と
は、スティフナーの貼付け工程の順番が異なるととも
に、放熱板6(H/SP)の貼付け工程がない点で相違
する。
【0024】上述した構造および製造方法による実施の
形態では、スティフナー21を従来の金属板材からなる
ものに代えてフィラー入りの熱硬化性樹脂等の合成樹脂
材により樹脂成形し、これを放熱板6に一体的に接合さ
せることにより、従来必要であった接着工程を省略する
ことができる。特に、スティフナー21を樹脂成形する
際に、放熱板6をインサートすると、この樹脂製スティ
フナー21と放熱板6との接着工程が不要となる。
【0025】以上の構成によるBGAパッケージ20に
よれば、樹脂製スティフナー21をトランスファー方式
により樹脂成形して形成することにより、チップサイズ
に適した開口サイズを有するスティフナー21を安価に
形成して供給することができる。
【0026】また、上述したBGAパッケージ20によ
れば、従来は金属製スティフナーに接着剤を貼付け、T
ABテープ3を固定していたが、TABテープ3のベー
スフィルム(ポリイミド)を加熱すると接着力が得られ
る熱可塑系ポリイミドテープに変更することにより、接
着剤をなくすことができる。さらに、BGAパッケージ
20においてたとえば27mm以下のものでは、図5に
示す放熱板30を、マトリックス化(2列取り)で構成
することが可能であり、パッケージの生産効率を改善す
ることが期待できる。
【0027】以上の構成によるBGAパッケージ20に
よれば、その重量を大幅に軽量化することができるか
ら、従来スティフナーを金属板材で形成することにより
問題であったパッケージの重量により半田ボール10が
実装時に隣接するボール10とブリッジ状態となるとい
う不具合を解決することができる。さらに、このように
軽量化を図ったパッケージ20では、落下衝撃試験によ
る製品の脱落等という不具合を招くこともない。したが
って、パッケージ20の各部での所要の接合強度を確保
することができる。
【0028】また、このBGAパッケージ20では、ス
ティフナー21の材料の変更やこのスティフナー21と
放熱板6との間を接合させる接着剤を不要とすることか
ら、資材コストを低減することができ、さらに生産性を
向上させることもできる。
【0029】図6、さらには図7(a),(b)は本発
明に係る半導体装置およびその製造方法の別の実施の形
態を示す。この実施の形態では、樹脂製スティフナー2
1を、放熱板6をインサートして樹脂成形するにあたっ
て、放熱板6の適宜の位置に複数個の樹脂充填穴25を
形成している。
【0030】そして、スティフナー21の樹脂成形時に
その樹脂充填穴25にも樹脂材を充填して硬化すること
により、放熱板6に対しての樹脂製スティフナー21の
接合強度をより一層確実にすることができるようにして
いる。図7(a),(b)において、41,42は金
型、43はスティフナー21の成形用キャビティ、44
は成形時における樹脂材を示している。
【0031】なお、本発明は上述した実施の形態で説明
した構造には限定されず、各部の形状、構造等を適宜変
形、変更し得ることはいうまでもない。たとえばBGA
パッケージ20の具体的な構造等については、従来から
広く知られているような構造等に適宜変形、変更するこ
とは自由である。また、樹脂製スティフナー21の樹脂
成形材料としても、前述した実施の形態で説明したテフ
ロン系樹脂に限らず、適宜の変形例が考えられる。
【0032】
【発明の効果】以上説明したように本発明に係る半導体
装置およびその製造方法によれば、従来金属製であった
スティフナーをフィラー入りの熱硬化型樹脂等により樹
脂成形しているから、パッケージ全体の重量を大幅に軽
量化することができる。
【0033】そして、このような樹脂製スティフナーに
よって、パッケージ全体の組立工程数や部品点数を削減
することが可能でるばかりでなく、パッケージ全体の重
量が軽量化されることにより、半田ボールが実装時に隣
接するボールとブリッジ状態となるという不具合を解決
することができる。さらに、このように軽量化を図った
パッケージでは、落下衝撃試験による製品の脱落等とい
う不具合を招くこともなく、したがってパッケージの各
部での所要の接合強度を確保することができる。
【0034】また、本発明によれば、スティフナーの合
成樹脂材での成形、スティフナーと放熱板との間を接合
させる接着剤を不要とすることから、資材コストを低減
することができ、さらに生産性を向上させることもでき
る。
【0035】また、本発明によれば、樹脂製スティフナ
ーをトランスファー方式により樹脂成形して形成するこ
とにより、チップサイズに適した開口サイズを有するス
ティフナーを安価に形成して供給することができる。
【図面の簡単な説明】
【図1】 本発明に係る半導体装置の一つの実施の形態
を示す要部断面図である。
【図2】 (a)〜(f)は本発明に係る半導体装置の
製造方法の一つの実施の形態を示す製造工程図である。
【図3】 本発明に係る半導体装置の製造方法の製造工
程を説明するフロー図である。
【図4】 本発明に係る半導体装置に用いるTABテー
プの一例を示す平面図である。
【図5】 本発明に係る半導体装置の製造方法で用いる
リードフレームタイプの放熱板を例示する平面図であ
る。
【図6】 本発明に係る半導体装置の別の実施の形態を
示す要部断面図である。
【図7】 (a),(b)は本発明に係る半導体装置の
製造方法の別の実施の形態を示し、樹脂製スティフナー
の樹脂成形時の状態を示す図である。
【図8】 従来の半導体装置の一例を示す要部断面図で
ある。
【図9】 従来の半導体装置の製造方法を説明するため
の一部の工程図である。
【図10】 従来の半導体装置の製造方法を説明するた
めの製造工程を説明するフロー図である。
【符号の説明】
2…半導体チップ、2a…電極、3…TABテープ、4
…インナーリード、5…金属製スティフナー、6…放熱
板、8…接着剤、9…樹脂、10…半田ボール、11…
導電ペースト、12…接着剤、20…BGAパッケージ
(半導体装置)、21…樹脂製スティフナー、25…樹
脂充填穴、30…リードフレームタイプの放熱板、4
1,42…金型、43…キャビティ、44…フィラー入
りの熱硬化性樹脂。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/60 311 H01L 23/12

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体チップがインナー電極に接続され
    たTABテープと、このTABテープの平面性を保つた
    めの合成樹脂製スティフナーと、放熱板とから構成され
    る半導体装置の製造方法において、前記放熱板を金型に
    インサートし、この金型に前記合成樹脂をトランスファ
    ー方式により注入し、前記放熱板にスティフナーを一体
    的に形成することを特徴とする半導体装置の製造方法。
  2. 【請求項2】 請求項1記載の半導体装置の製造方法に
    おいて、前記スティフナーをフィラー入りの熱硬化性樹
    脂により樹脂成形することを特徴とする半導体装置の製
    造方法。
  3. 【請求項3】 請求項1または請求項2に記載の半導体
    装置の製造方法において、前記放熱板に複数の充填孔を
    設け、この充填孔に前記合成樹脂を充填して成形するこ
    とを特徴とする半導体装置の製造方法。
JP11066798A 1998-04-21 1998-04-21 半導体装置の製造方法 Expired - Fee Related JP3173459B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11066798A JP3173459B2 (ja) 1998-04-21 1998-04-21 半導体装置の製造方法
US09/294,969 US6259154B1 (en) 1998-04-21 1999-04-20 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11066798A JP3173459B2 (ja) 1998-04-21 1998-04-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11307592A JPH11307592A (ja) 1999-11-05
JP3173459B2 true JP3173459B2 (ja) 2001-06-04

Family

ID=14541422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11066798A Expired - Fee Related JP3173459B2 (ja) 1998-04-21 1998-04-21 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6259154B1 (ja)
JP (1) JP3173459B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023100894A1 (ja) 2021-11-30 2023-06-08 京セラ株式会社 配線基板

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6552264B2 (en) * 1998-03-11 2003-04-22 International Business Machines Corporation High performance chip packaging and method
JP3526788B2 (ja) * 1999-07-01 2004-05-17 沖電気工業株式会社 半導体装置の製造方法
JP4549491B2 (ja) * 2000-03-13 2010-09-22 大日本印刷株式会社 樹脂封止型半導体装置
JP2002134650A (ja) * 2000-10-23 2002-05-10 Rohm Co Ltd 半導体装置およびその製造方法
JP2002270717A (ja) * 2001-03-12 2002-09-20 Rohm Co Ltd 半導体装置
US6790710B2 (en) 2002-01-31 2004-09-14 Asat Limited Method of manufacturing an integrated circuit package
US20030178719A1 (en) * 2002-03-22 2003-09-25 Combs Edward G. Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package
US7005729B2 (en) * 2002-04-24 2006-02-28 Intel Corporation Device packaging using tape automated bonding (TAB) strip bonded to strip carrier frame
JP3915630B2 (ja) * 2002-08-26 2007-05-16 日立電線株式会社 Tabテープ及びその製造方法並びにそれを用いた半導体装置
JP3701949B2 (ja) * 2003-04-16 2005-10-05 沖電気工業株式会社 半導体チップ搭載用配線基板及びその製造方法
DE112004002702B4 (de) * 2004-02-03 2009-03-05 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterbaugruppe und Matrixbaugruppe
TWI246760B (en) * 2004-12-22 2006-01-01 Siliconware Precision Industries Co Ltd Heat dissipating semiconductor package and fabrication method thereof
US6979782B1 (en) * 2005-05-09 2005-12-27 International Business Machines Corporation Apparatus and method for mechanical coupling of land grid array applications
US20080036097A1 (en) * 2006-08-10 2008-02-14 Teppei Ito Semiconductor package, method of production thereof and encapsulation resin
JP4846019B2 (ja) * 2007-02-27 2011-12-28 富士通株式会社 プリント基板ユニットおよび半導体パッケージ
US9084058B2 (en) 2011-12-29 2015-07-14 Sonos, Inc. Sound field calibration using listener localization
US20160172313A1 (en) * 2014-12-16 2016-06-16 Nantong Fujitsu Microelectronics Co., Ltd. Substrate with a supporting plate and fabrication method thereof
CN105957847B (zh) * 2016-06-29 2019-02-15 深圳市九洲电器有限公司 一种芯片散热结构及机顶盒

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04167452A (ja) 1990-10-30 1992-06-15 Ibiden Co Ltd 電子部品搭載用基板
US5612576A (en) * 1992-10-13 1997-03-18 Motorola Self-opening vent hole in an overmolded semiconductor device
US5525834A (en) * 1994-10-17 1996-06-11 W. L. Gore & Associates, Inc. Integrated circuit package
JP2937111B2 (ja) 1996-03-12 1999-08-23 ソニー株式会社 半導体装置とその製造方法
JP3437369B2 (ja) * 1996-03-19 2003-08-18 松下電器産業株式会社 チップキャリアおよびこれを用いた半導体装置
CA2180807C (en) * 1996-07-09 2002-11-05 Lynda Boutin Integrated circuit chip package and encapsulation process
US5835355A (en) * 1997-09-22 1998-11-10 Lsi Logic Corporation Tape ball grid array package with perforated metal stiffener
US6002171A (en) * 1997-09-22 1999-12-14 Lsi Logic Corporation Integrated heat spreader/stiffener assembly and method of assembly for semiconductor package
US6166434A (en) * 1997-09-23 2000-12-26 Lsi Logic Corporation Die clip assembly for semiconductor package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023100894A1 (ja) 2021-11-30 2023-06-08 京セラ株式会社 配線基板

Also Published As

Publication number Publication date
JPH11307592A (ja) 1999-11-05
US6259154B1 (en) 2001-07-10

Similar Documents

Publication Publication Date Title
JP3173459B2 (ja) 半導体装置の製造方法
US7745262B2 (en) Heat dissipating package structure and method for fabricating the same
US6933176B1 (en) Ball grid array package and process for manufacturing same
US6960827B2 (en) Semiconductor device and manufacturing method thereof
US6114192A (en) Method of manufacturing a semiconductor device having a ball grid array package structure using a supporting frame
KR100384260B1 (ko) 반도체장치 및 그 제조방법
US6844622B2 (en) Semiconductor package with heat sink
US6326700B1 (en) Low profile semiconductor package and process for making the same
US8546183B2 (en) Method for fabricating heat dissipating semiconductor package
US8062933B2 (en) Method for fabricating heat dissipating package structure
US6458626B1 (en) Fabricating method for semiconductor package
JP2008537332A (ja) 基板無し半導体パッケージを形成する方法
JP2000156435A (ja) 半導体装置及びその製造方法
US7572674B2 (en) Method for manufacturing semiconductor device
JPH098186A (ja) 半導体集積回路装置およびその製造方法
JP3404438B2 (ja) 半導体装置及びその製造方法
US6686226B1 (en) Method of manufacturing a semiconductor device a ball grid array package structure using a supporting frame
JPH10112519A (ja) 熱放散手段を有する集積回路装置及びその製造方法
JP4688647B2 (ja) 半導体装置とその製造方法
JP3839408B2 (ja) 半導体装置及びその製造方法
JP4313407B2 (ja) 半導体装置の製造方法
JP4065889B2 (ja) Bgaパッケージ構造を有する半導体装置の製造方法
JPH0951019A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees