JPH11307592A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH11307592A
JPH11307592A JP10110667A JP11066798A JPH11307592A JP H11307592 A JPH11307592 A JP H11307592A JP 10110667 A JP10110667 A JP 10110667A JP 11066798 A JP11066798 A JP 11066798A JP H11307592 A JPH11307592 A JP H11307592A
Authority
JP
Japan
Prior art keywords
stiffener
resin
semiconductor device
tab tape
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10110667A
Other languages
English (en)
Other versions
JP3173459B2 (ja
Inventor
Koichiro Niwa
康一郎 丹羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11066798A priority Critical patent/JP3173459B2/ja
Priority to US09/294,969 priority patent/US6259154B1/en
Publication of JPH11307592A publication Critical patent/JPH11307592A/ja
Application granted granted Critical
Publication of JP3173459B2 publication Critical patent/JP3173459B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 Ｔａｐｅ−ＢＧＡパッケージタイプの半導体
装置の軽量化を図るとともに、製造工程を簡略化する。 【解決手段】 半導体チップ２と、この半導体チップの
電極に接続されるインナーリード４を有するＴＡＢテー
プ３と、このＴＡＢテープの裏面に貼付けられこのＴＡ
Ｂテープの平面性を保つためのスティフナー２１と、半
導体チップとこれを取り囲むスティフナーとを表面上に
接着固定する放熱板６とを備えている。前記スティフナ
ーを、熱硬化性樹脂のような合成樹脂材により樹脂成形
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＴＡＢ（テープボ
ンディング）テープを用いたＢＧＡ（ボールグリッドア
レイ；Ball Grid Array ）パッケージタイプの半導体装
置およびその製造方法に関する。
【０００２】
【従来の技術】半導体装置のパッケージ構造の一つとし
て、Ｔａｐｅ−ＢＧＡパッケージタイプの半導体装置
（以下、ＢＧＡパッケージという）が知られている。こ
のＢＧＡパッケージ１は、たとえば図８に示すように、
半導体チップ２と、この半導体チップ２の電極２ａにイ
ンナーリードボンディングにより接続されるインナーリ
ード４を備えたＴＡＢテープ３とを備えている。
【０００３】前記ＴＡＢテープ３の裏面には、このＴＡ
Ｂテープ３の反りを矯正してその平面性を保つための枠
状を呈する金属製（たとえばＣｕ合金等）のスティフナ
ー５と、前記半導体チップ２から発熱する熱を放散させ
るためのヒートスプレッター（Ｈ／ＳＰ）と呼ばれる金
属板材（たとえばＣｕ合金板材等）からなる放熱板６と
が積層されている。なお、図中６ａは全体が矩形状を呈
する放熱板６の表面中央のチップ搭載部で、スティフナ
ー５はこのチップ搭載部６ａを取り囲むような開口を有
する枠状に形成されている。
【０００４】上述したＢＧＡパッケージ１は、図９およ
び図１０に示すように、半導体チップ２の電極２ａにＴ
ＡＢテープ３のインナーリード４をボンディング接合す
るとともに、ＴＡＢテープ３の裏面にその平面性を保つ
ためのスティフナー５を接着剤８により接着した後、前
記半導体チップ２の電極２ａとインナーリード４との接
合部分を樹脂９により樹脂コートしている。さらに、上
述したＴＡＢテープ３の表面の各リードに対応する部分
に半田ボール１０を設ける。
【０００５】そして、前記放熱板６を、上述した半導体
チップ２の裏面とスティフナー５の裏面に対向させ、半
導体チップ２をＡｇペースト等の導電ペースト１１を介
して、スティフナー５を接着剤１２を介して押し当て、
この放熱板６を加圧することにより、これらを一体的に
接着している。
【０００６】
【発明が解決しようとする課題】上述した従来のＢＧＡ
パッケージ１では、枠状のスティフナー５をＣｕ合金等
による金属板材で形成していたため、パッケージ全体の
重量が大きくなり、小型、軽量化の要求に応えることが
できないという問題があった。このようなＢＧＡパッケ
ージ１が相対的に重いと、このパッケージ１の実装時に
半田ボール（半田バンプ）１０を溶融させたときに、パ
ッケージ１の自重に耐えきれずに潰れて隣接する半田ボ
ール１０との間でブリッジ状態となるおそれがあった。
また、このＢＧＡパッケージ１が重いと、パッケージの
落下衝撃試験に耐えられるだけの接合強度が設計上得ら
れなかった。
【０００７】また、上述した従来のＢＧＡパッケージ１
では、放熱板６およびスティフナー５を金属板材で形成
していることから、上述したようにパッケージ重量が大
きくなるという問題以外に、製品単価に占める資材コス
トが高くなる。
【０００８】さらに、上述した構造によるＢＧＡパッケ
ージ１では、スティフナー５とＴＡＢテープ３を接着剤
８で接着した後、半導体チップ２およびスティフナー５
を放熱板６に導電ペースト１１、接着剤１２で接着して
おり、接着工程を二度にわたって繰り返す必要があっ
た。したがって、このような別々の接着工程が必要であ
ることから、製造工程が複雑となり生産効率もよくない
という問題があった。
【０００９】しかも、このようにスティフナー５と放熱
板６とを接着によって固定すると、接着時に生じる位置
ずれによる精度が低下するおそれがあり、また上述した
接着工程では接着剤の接着硬化までの硬化時間がかか
り、生産性が落ちるという問題があった。
【００１０】また、上述したＢＧＡパッケージ１では、
金属製のスティフナー５をＴＡＢテープ３に貼付けてい
るが、これらの部材間で熱膨張の差があり過ぎることか
ら、製造時やこのパッケージのプリント基板への実装時
に半田ボール１０と実装基板との間に応力が残り、長期
的に見て信頼性が低下するという問題もあった。
【００１１】本発明はこのような事情に鑑みてなされた
ものであり、パッケージ全体の小型、軽量化を図るとと
もに、資材コストを含む製造コストを低減し、さらに製
造工程を簡略化して生産効率を向上させることができる
半導体装置およびその製造方法を得ることを目的とす
る。
【００１２】
【課題を解決するための手段】このような目的に応える
ために本発明に係る半導体装置は、半導体チップと、こ
の半導体チップの電極に接続されるインナーリードを備
えたＴＡＢテープと、このＴＡＢテープの裏面に貼付け
られこのＴＡＢテープの平面性を保つためのスティフナ
ーと、前記半導体チップとこの半導体チップを取り囲む
スティフナーとを表面上に接着するとともに前記半導体
チップから発熱した熱を放散させる放熱板とを備え、前
記スティフナーを、従来の金属材に代えてフィラー入り
の熱硬化性樹脂等の合成樹脂材により樹脂成形したもの
である。
【００１３】ここで、上述したスティフナーと放熱板と
は、前記放熱板に樹脂充填穴を設け、この放熱板をイン
サートとして、スティフナーをインサート成形すること
により一体的に接合するとよい。
【００１４】また、本発明に係る半導体装置の製造方法
は、半導体チップの電極とＴＡＢテープのインナーリー
ドとをボンディング接合し、その接合部を樹脂コートす
るとともに、ＴＡＢテープの平面性を保つためのスティ
フナーをフィラー入りの熱硬化性樹脂等の合成樹脂材に
より樹脂成形し、この樹脂製スティフナーを、半導体チ
ップからの発熱を放散させる放熱板の表面中央のチップ
搭載部を除いた部分に一体的に固定し、半導体チップの
裏面を前記放熱板のチップ搭載部に、ＴＡＢテープの裏
面を前記樹脂製スティフナーの表面にそれぞれ接着し、
ＴＡＢテープの各リードに対応する位置に半田ボールを
設けるものである。
【００１５】ここで、上述した樹脂製スティフナーと放
熱板とは、樹脂製スティフナーを放熱板に接着するか、
あるいは放熱板をインサートとして樹脂製スティフナー
をインサート成形することにより一体的に固定するとよ
い。
【００１６】本発明によれば、スティフナーを従来の金
属板材からなるものに代えてフィラー入りの熱硬化性樹
脂等の合成樹脂材により樹脂成形し、これを放熱板に一
体的に接合させることにより、従来必要であった接着工
程を省略することができる。特に、スティフナーを樹脂
成形する際に、放熱板をインサートすると、この樹脂製
スティフナーと放熱板との接着工程が不要となる。
【００１７】また、本発明によれば、スティフナーをイ
ンサート成形により放熱板に一体的に接合させることに
より、放熱板を多数個並設することによって取り数を多
くした、いわゆるリードフレームタイプで構成し、生産
性を向上させることができる。
【００１８】
【発明の実施の形態】図１ないし図３は本発明に係る半
導体装置およびその製造方法の一つの実施の形態を示す
ものであり、これらの図において、前述した図８〜図１
０と同一または相当する部分には同一符号を付して詳細
な説明は適宜省略する。
【００１９】この実施の形態におけるＴａｐｅ−ＢＧＡ
パッケージタイプの半導体装置２０（以下、ＢＧＡパッ
ケージという）は、従来Ｃｕ合金等の金属材で形成して
いたスティフナーに代えて、フィラー入りの熱硬化性樹
脂等の合成樹脂材によりトランスファー方式で樹脂成形
することによって形成したスティフナー２１を用いてい
る。ここで、この樹脂製スティフナー２１を、比較的安
価なエポキシ系樹脂で形成することにより、資材コスト
を大幅に低減することができ、ＢＧＡパッケージ２０の
製造コストを低減することができる。
【００２０】また、上述したフィラー入りの熱硬化性樹
脂として、ビフェニル系のエポキシ系樹脂にフィラー
（ＳｉＯ2 ）を７０〜８０ｗｔ％添加したものを用いる
ことにより、放熱板６のＣｕ合金素材と同じ１７ｐｐｍ
の線膨張係数を得ることが可能となり、硬化収縮等によ
る歪み（反り）をなくすことが可能となる。
【００２１】また、この実施の形態では、この樹脂製ス
ティフナー２１を、上述した放熱板６にインサート成形
により一体的に接合させて形成したことにより、スティ
フナー２１と放熱板６とを一体構造とすることができ
る。なお、この場合における放熱板６としては、図５に
示すように、取り数をより多くしたリードフレームタイ
プを採用するとよい。このようなリードフレームタイプ
の放熱板３０を採用すると、半導体製造装置の設備の共
用化を図ることができる。
【００２２】このような樹脂製スティフナー２１を用い
るＢＧＡパッケージ２０は、以下のように製造される。
すなわち、図２の（ａ）で示すボンディング工程におい
て、半導体チップ２の電極２ａとＴＡＢテープ３のイン
ナーリード４とをボンディング接合する。図中２３はボ
ンディングツールである。次に、図２の（ｂ）で示す樹
脂コート工程において、チップ電極２ａとインナーリー
ド４との接合部を樹脂コートする。２４は樹脂コートツ
ールである。
【００２３】一方、図２の（ｃ）で示す樹脂成形工程に
おいて、ＴＡＢテープ３の平面性を保つためのスティフ
ナー２１をフィラー入りの熱硬化性樹脂等の合成樹脂材
により樹脂成形し、この樹脂製スティフナー２１を、半
導体チップ２からの発熱を放散させる放熱板６の表面中
央のチップ搭載部６ａを除いた部分に一体的に固定す
る。
【００２４】ここで、樹脂製スティフナー２１と放熱板
６とを、放熱板６をインサートとして樹脂製スティフナ
ー２１をインサート成形することにより、一体的に接合
させて固定するとよい。このようにすれば、従来必要で
あった接着剤や接着工程が不要となり、製造時の処理時
間を短縮することができる。しかし、これに限らず、樹
脂製スティフナー２１を放熱板６に樹脂成形後に接着す
ることにより、樹脂製スティフナー２１と放熱板６との
一体構造のものを構成してもよい。
【００２５】また、図２に示す（ｄ）のスティフナー貼
付け工程では、前記放熱板６に一体的に設けた樹脂製ス
ティフナー２１を、ＴＡＢテープ３の裏面に接着剤８を
介して加圧することにより接着する。このとき、放熱板
６のチップ搭載部６ａに、半導体チップ２の裏面を対向
させ、この部分も導電ペースト１１により同時に接着す
る。
【００２６】しかる後、図２に示す（ｅ）のボール付け
工程において、上述したＴＡＢテープ３の表面での各リ
ードに対応する位置に、半田ボール１０を図４に示すよ
うに配列して設けることにより、図２の（ｆ）での製品
完成となる。このようなＢＧＡパッケージ２０の製造工
程を図３に示しており、図１０に示す従来の製造工程と
は、スティフナーの貼付け工程の順番が異なるととも
に、放熱板６（Ｈ／ＳＰ）の貼付け工程がない点で相違
する。
【００２７】上述した構造および製造方法による実施の
形態では、スティフナー２１を従来の金属板材からなる
ものに代えてフィラー入りの熱硬化性樹脂等の合成樹脂
材により樹脂成形し、これを放熱板６に一体的に接合さ
せることにより、従来必要であった接着工程を省略する
ことができる。特に、スティフナー２１を樹脂成形する
際に、放熱板６をインサートすると、この樹脂製スティ
フナー２１と放熱板６との接着工程が不要となる。
【００２８】以上の構成によるＢＧＡパッケージ２０に
よれば、樹脂製スティフナー２１をトランスファー方式
により樹脂成形して形成することにより、チップサイズ
に適した開口サイズを有するスティフナー２１を安価に
形成して供給することができる。
【００２９】また、上述したＢＧＡパッケージ２０によ
れば、従来は金属製スティフナーに接着剤を貼付け、Ｔ
ＡＢテープ３を固定していたが、ＴＡＢテープ３のベー
スフィルム（ポリイミド）を加熱すると接着力が得られ
る熱可塑系ポリイミドテープに変更することにより、接
着剤をなくすことができる。さらに、ＢＧＡパッケージ
２０においてたとえば２７ｍｍ以下のものでは、図５に
示す放熱板３０を、マトリックス化（２列取り）で構成
することが可能であり、パッケージの生産効率を改善す
ることが期待できる。
【００３０】以上の構成によるＢＧＡパッケージ２０に
よれば、その重量を大幅に軽量化することができるか
ら、従来スティフナーを金属板材で形成することにより
問題であったパッケージの重量により半田ボール１０が
実装時に隣接するボール１０とブリッジ状態となるとい
う不具合を解決することができる。さらに、このように
軽量化を図ったパッケージ２０では、落下衝撃試験によ
る製品の脱落等という不具合を招くこともない。したが
って、パッケージ２０の各部での所要の接合強度を確保
することができる。
【００３１】また、このＢＧＡパッケージ２０では、ス
ティフナー２１の材料の変更やこのスティフナー２１と
放熱板６との間を接合させる接着剤を不要とすることか
ら、資材コストを低減することができ、さらに生産性を
向上させることもできる。
【００３２】図６、さらには図７（ａ），（ｂ）は本発
明に係る半導体装置およびその製造方法の別の実施の形
態を示す。この実施の形態では、樹脂製スティフナー２
１を、放熱板６をインサートして樹脂成形するにあたっ
て、放熱板６の適宜の位置に複数個の樹脂充填穴２５を
形成している。
【００３３】そして、スティフナー２１の樹脂成形時に
その樹脂充填穴２５にも樹脂材を充填して硬化すること
により、放熱板６に対しての樹脂製スティフナー２１の
接合強度をより一層確実にすることができるようにして
いる。図７（ａ），（ｂ）において、４１，４２は金
型、４３はスティフナー２１の成形用キャビティ、４４
は成形時における樹脂材を示している。
【００３４】なお、本発明は上述した実施の形態で説明
した構造には限定されず、各部の形状、構造等を適宜変
形、変更し得ることはいうまでもない。たとえばＢＧＡ
パッケージ２０の具体的な構造等については、従来から
広く知られているような構造等に適宜変形、変更するこ
とは自由である。また、樹脂製スティフナー２１の樹脂
成形材料としても、前述した実施の形態で説明したテフ
ロン系樹脂に限らず、適宜の変形例が考えられる。
【００３５】
【発明の効果】以上説明したように本発明に係る半導体
装置およびその製造方法によれば、従来金属製であった
スティフナーをフィラー入りの熱硬化型樹脂等により樹
脂成形しているから、パッケージ全体の重量を大幅に軽
量化することができる。
【００３６】そして、このような樹脂製スティフナーに
よって、パッケージ全体の組立工程数や部品点数を削減
することが可能でるばかりでなく、パッケージ全体の重
量が軽量化されることにより、半田ボールが実装時に隣
接するボールとブリッジ状態となるという不具合を解決
することができる。さらに、このように軽量化を図った
パッケージでは、落下衝撃試験による製品の脱落等とい
う不具合を招くこともなく、したがってパッケージの各
部での所要の接合強度を確保することができる。
【００３７】また、本発明によれば、スティフナーの合
成樹脂材での成形、スティフナーと放熱板との間を接合
させる接着剤を不要とすることから、資材コストを低減
することができ、さらに生産性を向上させることもでき
る。
【図面の簡単な説明】
【図１】 本発明に係る半導体装置の一つの実施の形態
を示す要部断面図である。
【図２】 （ａ）〜（ｆ）は本発明に係る半導体装置の
製造方法の一つの実施の形態を示す製造工程図である。
【図３】 本発明に係る半導体装置の製造方法の製造工
程を説明するフロー図である。
【図４】 本発明に係る半導体装置に用いるＴＡＢテー
プの一例を示す平面図である。
【図５】 本発明に係る半導体装置の製造方法で用いる
リードフレームタイプの放熱板を例示する平面図であ
る。
【図６】 本発明に係る半導体装置の別の実施の形態を
示す要部断面図である。
【図７】 （ａ），（ｂ）は本発明に係る半導体装置の
製造方法の別の実施の形態を示し、樹脂製スティフナー
の樹脂成形時の状態を示す図である。
【図８】 従来の半導体装置の一例を示す要部断面図で
ある。
【図９】 従来の半導体装置の製造方法を説明するため
の一部の工程図である。
【図１０】 従来の半導体装置の製造方法を説明するた
めの製造工程を説明するフロー図である。
【符号の説明】
２…半導体チップ、２ａ…電極、３…ＴＡＢテープ、４
…インナーリード、５…金属製スティフナー、６…放熱
板、８…接着剤、９…樹脂、１０…半田ボール、１１…
導電ペースト、１２…接着剤、２０…ＢＧＡパッケージ
（半導体装置）、２１…樹脂製スティフナー、２５…樹
脂充填穴、３０…リードフレームタイプの放熱板、４
１，４２…金型、４３…キャビティ、４４…フィラー入
りの熱硬化性樹脂。

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップと、 この半導体チップの電極に接続されるインナーリードを
    備えたＴＡＢテープと、 このＴＡＢテープの裏面に貼付けられこのＴＡＢテープ
    の平面性を保つためのスティフナーと、 前記半導体チップとこの半導体チップを取り囲むスティ
    フナーとを表面上に接着するとともに前記半導体チップ
    から発熱した熱を放散させる放熱板を備え、 前記スティフナーを合成樹脂材により樹脂成形したこと
    を特徴とする半導体装置。
  2. 【請求項２】 請求項１に記載の半導体装置において、 前記スティフナーをフィラー入りの熱硬化性樹脂により
    形成したことを特徴とする半導体装置。
  3. 【請求項３】 請求項１または請求項２に記載の半導体
    装置において、 前記放熱板に樹脂充填穴を設け、 前記スティフナーを、この放熱板をインサートとしてイ
    ンサート成形したことを特徴とする半導体装置。
  4. 【請求項４】 半導体チップの電極とＴＡＢテープのイ
    ンナーリードとをボンディング接合し、その接合部を樹
    脂コートするとともに、 前記ＴＡＢテープの平面性を保つためのスティフナーを
    合成樹脂材により樹脂成形し、この樹脂製スティフナー
    を、前記半導体チップからの発熱を放散させる放熱板の
    表面中央のチップ搭載部を除いた部分に一体的に固定
    し、 前記半導体チップの裏面を前記放熱板のチップ搭載部
    に、前記ＴＡＢテープの裏面を前記樹脂製スティフナー
    の表面にそれぞれ接着し、 前記ＴＡＢテープの各リードに対応する位置に半田ボー
    ルを設けることを特徴とする半導体装置の製造方法。
  5. 【請求項５】 請求項４に記載の半導体装置の製造方法
    において、 前記樹脂製スティフナーを前記放熱板に固定することを
    特徴とする半導体装置の製造方法。
  6. 【請求項６】 請求項４に記載の半導体装置の製造方法
    において、 前記樹脂製スティフナーを、前記放熱板をインサートと
    してインサート成形することにより、前記放熱板に一体
    的に固定することを特徴とする半導体装置の製造方法。
  7. 【請求項７】 請求項４、請求項５または請求項６に記
    載の半導体装置の製造方法において、 前記スティフナーをフィラー入りの熱硬化性樹脂により
    樹脂成形することを特徴とする半導体装置の製造方法。
JP11066798A 1998-04-21 1998-04-21 半導体装置の製造方法 Expired - Fee Related JP3173459B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11066798A JP3173459B2 (ja) 1998-04-21 1998-04-21 半導体装置の製造方法
US09/294,969 US6259154B1 (en) 1998-04-21 1999-04-20 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11066798A JP3173459B2 (ja) 1998-04-21 1998-04-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11307592A true JPH11307592A (ja) 1999-11-05
JP3173459B2 JP3173459B2 (ja) 2001-06-04

Family

ID=14541422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11066798A Expired - Fee Related JP3173459B2 (ja) 1998-04-21 1998-04-21 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6259154B1 (ja)
JP (1) JP3173459B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6936499B2 (en) * 2000-10-23 2005-08-30 Rohm Co., Ltd. Semiconductor device and fabrication process therefor
US11889290B2 (en) 2011-12-29 2024-01-30 Sonos, Inc. Media playback based on sensor data

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6552264B2 (en) * 1998-03-11 2003-04-22 International Business Machines Corporation High performance chip packaging and method
JP3526788B2 (ja) * 1999-07-01 2004-05-17 沖電気工業株式会社 半導体装置の製造方法
JP4549491B2 (ja) * 2000-03-13 2010-09-22 大日本印刷株式会社 樹脂封止型半導体装置
JP2002270717A (ja) * 2001-03-12 2002-09-20 Rohm Co Ltd 半導体装置
US6790710B2 (en) * 2002-01-31 2004-09-14 Asat Limited Method of manufacturing an integrated circuit package
US20030178719A1 (en) * 2002-03-22 2003-09-25 Combs Edward G. Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package
US7005729B2 (en) * 2002-04-24 2006-02-28 Intel Corporation Device packaging using tape automated bonding (TAB) strip bonded to strip carrier frame
JP3915630B2 (ja) * 2002-08-26 2007-05-16 日立電線株式会社 Ｔａｂテープ及びその製造方法並びにそれを用いた半導体装置
JP3701949B2 (ja) * 2003-04-16 2005-10-05 沖電気工業株式会社 半導体チップ搭載用配線基板及びその製造方法
WO2005086217A1 (en) * 2004-02-03 2005-09-15 Infineon Technologies Ag Matrix-type semiconductor package with heat spreader
TWI246760B (en) * 2004-12-22 2006-01-01 Siliconware Precision Industries Co Ltd Heat dissipating semiconductor package and fabrication method thereof
US6979782B1 (en) * 2005-05-09 2005-12-27 International Business Machines Corporation Apparatus and method for mechanical coupling of land grid array applications
US20080036097A1 (en) * 2006-08-10 2008-02-14 Teppei Ito Semiconductor package, method of production thereof and encapsulation resin
KR101072420B1 (ko) * 2007-02-27 2011-10-11 후지쯔 가부시끼가이샤 프린트 기판 유닛 및 반도체 패키지
US20160172313A1 (en) * 2014-12-16 2016-06-16 Nantong Fujitsu Microelectronics Co., Ltd. Substrate with a supporting plate and fabrication method thereof
CN105957847B (zh) * 2016-06-29 2019-02-15 深圳市九洲电器有限公司 一种芯片散热结构及机顶盒

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04167452A (ja) 1990-10-30 1992-06-15 Ibiden Co Ltd 電子部品搭載用基板
US5612576A (en) * 1992-10-13 1997-03-18 Motorola Self-opening vent hole in an overmolded semiconductor device
US5525834A (en) * 1994-10-17 1996-06-11 W. L. Gore & Associates, Inc. Integrated circuit package
JP2937111B2 (ja) 1996-03-12 1999-08-23 ソニー株式会社 半導体装置とその製造方法
JP3437369B2 (ja) * 1996-03-19 2003-08-18 松下電器産業株式会社 チップキャリアおよびこれを用いた半導体装置
CA2180807C (en) * 1996-07-09 2002-11-05 Lynda Boutin Integrated circuit chip package and encapsulation process
US6002171A (en) * 1997-09-22 1999-12-14 Lsi Logic Corporation Integrated heat spreader/stiffener assembly and method of assembly for semiconductor package
US5835355A (en) * 1997-09-22 1998-11-10 Lsi Logic Corporation Tape ball grid array package with perforated metal stiffener
US6166434A (en) * 1997-09-23 2000-12-26 Lsi Logic Corporation Die clip assembly for semiconductor package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6936499B2 (en) * 2000-10-23 2005-08-30 Rohm Co., Ltd. Semiconductor device and fabrication process therefor
US7192870B2 (en) * 2000-10-23 2007-03-20 Rohm Co., Ltd. Semiconductor device and fabrication process therefor
US11889290B2 (en) 2011-12-29 2024-01-30 Sonos, Inc. Media playback based on sensor data

Also Published As

Publication number Publication date
US6259154B1 (en) 2001-07-10
JP3173459B2 (ja) 2001-06-04

Similar Documents

Publication Publication Date Title
JP3173459B2 (ja) 半導体装置の製造方法
US7745262B2 (en) Heat dissipating package structure and method for fabricating the same
US6960827B2 (en) Semiconductor device and manufacturing method thereof
KR100384260B1 (ko) 반도체장치 및 그 제조방법
US6844622B2 (en) Semiconductor package with heat sink
TW498516B (en) Manufacturing method for semiconductor package with heat sink
KR100362763B1 (ko) 반도체 장치 및 그 제조 방법
US6649448B2 (en) Method of manufacturing a semiconductor device having flexible wiring substrate
TWI453838B (zh) 具有散熱器之無引線封裝
US20060223229A1 (en) Ball grid array package and process for manufacturing same
US8062933B2 (en) Method for fabricating heat dissipating package structure
WO1998002919A1 (fr) Procede et moule de fabrication d'un dispositif a semiconducteur, dispositif a semiconducteur, et procede de montage du dispositif
CN100568498C (zh) 半导体器件及其制造方法
JP2006261519A (ja) 半導体装置及びその製造方法
JP2004349316A (ja) 半導体装置及びその製造方法
US7572674B2 (en) Method for manufacturing semiconductor device
JP2002093982A (ja) 半導体装置及びその製造方法
JPH08250625A (ja) 樹脂封止型半導体装置
JP3404438B2 (ja) 半導体装置及びその製造方法
KR100487135B1 (ko) 볼그리드어레이패키지
JPH10112519A (ja) 熱放散手段を有する集積回路装置及びその製造方法
JP3839408B2 (ja) 半導体装置及びその製造方法
JP4313407B2 (ja) 半導体装置の製造方法
JP4065889B2 (ja) Ｂｇａパッケージ構造を有する半導体装置の製造方法
JP2526506B2 (ja) 樹脂モ―ルド型半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees