JP2937111B2 - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JP2937111B2 JP2937111B2 JP8054478A JP5447896A JP2937111B2 JP 2937111 B2 JP2937111 B2 JP 2937111B2 JP 8054478 A JP8054478 A JP 8054478A JP 5447896 A JP5447896 A JP 5447896A JP 2937111 B2 JP2937111 B2 JP 2937111B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- film
- reinforcing plate
- film circuit
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 92
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 230000003014 reinforcing effect Effects 0.000 claims description 70
- 238000007789 sealing Methods 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 230000002787 reinforcement Effects 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 37
- 238000007747 plating Methods 0.000 description 21
- 229910000679 solder Inorganic materials 0.000 description 17
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 14
- 239000011347 resin Substances 0.000 description 13
- 229920005989 resin Polymers 0.000 description 13
- 238000005530 etching Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 239000000853 adhesive Substances 0.000 description 9
- 230000001070 adhesive effect Effects 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 229910052759 nickel Inorganic materials 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000000565 sealant Substances 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置、特に
絶縁層をベースとして複数の配線膜を形成し、該配線膜
の一端を半導体素子の電極と接続される半導体素子側端
子とし、他端に外部端子を形成したフィルム回路と、上
記配線膜の半導体素子側端子に各電極が接続された半導
体素子と、上記半導体素子を囲繞し上記フィルム回路に
接着された補強板とからなり、該補強板、フィルム回路
及び半導体素子の相互間が封止された半導体装置と、そ
の製造方法に関する。
絶縁層をベースとして複数の配線膜を形成し、該配線膜
の一端を半導体素子の電極と接続される半導体素子側端
子とし、他端に外部端子を形成したフィルム回路と、上
記配線膜の半導体素子側端子に各電極が接続された半導
体素子と、上記半導体素子を囲繞し上記フィルム回路に
接着された補強板とからなり、該補強板、フィルム回路
及び半導体素子の相互間が封止された半導体装置と、そ
の製造方法に関する。
【０００２】
【従来の技術】半導体装置として、フィルム回路の各リ
ード（配線膜）の先端に半導体素子の各電極をボンディ
ングし、該半導体素子とフィルム回路との間を樹脂で封
止し、フィルム回路の裏面に半導体素子を囲繞するよう
なリング状の補強板を接着した構造のものがある。
ード（配線膜）の先端に半導体素子の各電極をボンディ
ングし、該半導体素子とフィルム回路との間を樹脂で封
止し、フィルム回路の裏面に半導体素子を囲繞するよう
なリング状の補強板を接着した構造のものがある。
【０００３】図５（Ａ）、（Ｂ）はそのような半導体装
置の各別の従来例を示す断面図である。先ず（Ａ）に示
す方について説明する。図面において、ａはフィルム回
路、ｂはそのベースを成すポリイミドテープ、ｃはリー
ドを成す配線膜、ｄはフィルム回路ａの反ベース側表面
を選択的に覆う絶縁層で、例えばソルダーレジストから
なる。ｅはリードｃの表面を露出する、絶縁層ｄの開口
ｆに形成された半田ボールで、半導体装置の外部端子を
成す。
置の各別の従来例を示す断面図である。先ず（Ａ）に示
す方について説明する。図面において、ａはフィルム回
路、ｂはそのベースを成すポリイミドテープ、ｃはリー
ドを成す配線膜、ｄはフィルム回路ａの反ベース側表面
を選択的に覆う絶縁層で、例えばソルダーレジストから
なる。ｅはリードｃの表面を露出する、絶縁層ｄの開口
ｆに形成された半田ボールで、半導体装置の外部端子を
成す。
【０００４】ｇは半導体素子で、その電極がリードｃの
デバイスホールｈへ突出する部分の先端にボンディング
されている。ｉは半導体素子ｇ・フィルム回路ａ間を封
止する樹脂、ｊは矩形リング状の補強板で、フィルム回
路ａの裏面の半導体素子ｇを囲繞する位置に接着剤ｋを
介して接着されている。
デバイスホールｈへ突出する部分の先端にボンディング
されている。ｉは半導体素子ｇ・フィルム回路ａ間を封
止する樹脂、ｊは矩形リング状の補強板で、フィルム回
路ａの裏面の半導体素子ｇを囲繞する位置に接着剤ｋを
介して接着されている。
【０００５】次に、図５（Ｂ）に示す方を説明する。
ａ′はフィルム回路で、そのベースを成すポリイミドテ
ープｂの裏面にリードを成す配線膜ｃが形成され、該テ
ープｂにリードｃを露出させる開口ｆを形成し、該開口
ｆに外部端子を成す半田ボールｅを形成してなる。半導
体素子ｇが図５（Ａ）に示す半導体装置と同様にフィル
ム回路ａ′のリードｃに接続され、半導体素子ｇ・フィ
ルム回路ａ′間が樹脂ｉにて封止され、そして、矩形リ
ング状補強板ｊがフィルム回路ａ′の裏面に接着剤ｋを
介して接着されている。
ａ′はフィルム回路で、そのベースを成すポリイミドテ
ープｂの裏面にリードを成す配線膜ｃが形成され、該テ
ープｂにリードｃを露出させる開口ｆを形成し、該開口
ｆに外部端子を成す半田ボールｅを形成してなる。半導
体素子ｇが図５（Ａ）に示す半導体装置と同様にフィル
ム回路ａ′のリードｃに接続され、半導体素子ｇ・フィ
ルム回路ａ′間が樹脂ｉにて封止され、そして、矩形リ
ング状補強板ｊがフィルム回路ａ′の裏面に接着剤ｋを
介して接着されている。
【０００６】そして、組立に関して説明すると、先ずフ
ィルム回路ａ（ａ）′に半導体素子ｇを組み付け、次
に、樹脂ｉでフィルム回路ａ（ａ′）・半導体素子ｇ間
を封止し、その後、補強板ｊをフィルム回路ａ（ａ′）
の裏面に接着し、しかる後、外部端子を成す半田ボール
電極ｅを形成するという方法で組み立てられた。
ィルム回路ａ（ａ）′に半導体素子ｇを組み付け、次
に、樹脂ｉでフィルム回路ａ（ａ′）・半導体素子ｇ間
を封止し、その後、補強板ｊをフィルム回路ａ（ａ′）
の裏面に接着し、しかる後、外部端子を成す半田ボール
電極ｅを形成するという方法で組み立てられた。
【０００７】
【発明が解決しようとする課題】ところで、図５に示す
従来技術によれば、フィルム回路ａ（ａ′）と補強板ｊ
との電気的接続が為されておらず、そのため、外部から
のノイズの侵入を防止することが難しく、また外部への
ノイズの発生源ともなるという問題を有効に防止するこ
とができなかった。
従来技術によれば、フィルム回路ａ（ａ′）と補強板ｊ
との電気的接続が為されておらず、そのため、外部から
のノイズの侵入を防止することが難しく、また外部への
ノイズの発生源ともなるという問題を有効に防止するこ
とができなかった。
【０００８】また、従来においてはフィルム回路ａ
（ａ′）に半導体素子ｇを組み付けた後、その間を樹脂
封止し、しかる後、補強板ｊのフィルム回路ａ（ａ′）
への接着を行っていたので、接着剤ｉが大きく食み出す
ことにより補強板ｊの取付に支障を来すことがあるとい
う問題があった。そのため、補強板ｊとして図５（Ｂ）
に示すように孔ｌを大きめに形成したものを用いる必要
性が生じた。しかし、それは補強効果の低減につなが
り、好ましくない。即ち、図５（Ｂ）に示す半導体装置
は補強効果の低減を余儀なくされる。
（ａ′）に半導体素子ｇを組み付けた後、その間を樹脂
封止し、しかる後、補強板ｊのフィルム回路ａ（ａ′）
への接着を行っていたので、接着剤ｉが大きく食み出す
ことにより補強板ｊの取付に支障を来すことがあるとい
う問題があった。そのため、補強板ｊとして図５（Ｂ）
に示すように孔ｌを大きめに形成したものを用いる必要
性が生じた。しかし、それは補強効果の低減につなが
り、好ましくない。即ち、図５（Ｂ）に示す半導体装置
は補強効果の低減を余儀なくされる。
【０００９】本発明はこのような問題点を解決すべく為
されたものであり、半導体装置の耐ノイズ性を高め、且
つ補強板を支障なくフィルム回路に取り付けられるよう
にすることを目的とする。
されたものであり、半導体装置の耐ノイズ性を高め、且
つ補強板を支障なくフィルム回路に取り付けられるよう
にすることを目的とする。
【００１０】
【課題を解決するための手段】本発明半導体装置は、フ
ィルム回路にその周辺部に形成されたグランドラインを
成す配線膜を設け、補強板として導電性を有するものを
用い、該グランドラインを成す配線膜と、該導電性補強
板とを上記フィルム回路周辺部にて電気的に接続してな
ることを特徴とする。
ィルム回路にその周辺部に形成されたグランドラインを
成す配線膜を設け、補強板として導電性を有するものを
用い、該グランドラインを成す配線膜と、該導電性補強
板とを上記フィルム回路周辺部にて電気的に接続してな
ることを特徴とする。
【００１１】従って、本発明半導体装置によれば、補強
板をグランドラインとすることができ、延いては半導体
素子と他とを静電シールドすることができる。
板をグランドラインとすることができ、延いては半導体
素子と他とを静電シールドすることができる。
【００１２】本発明半導体装置の製造方法は、周辺部に
位置するグランドラインを含む配線膜が形成されたフィ
ルム回路の反配線膜側の面（裏面）に導電性を有する補
強板を接着する工程と、半導体素子を上記補強板で囲繞
されたところに位置させてその各電極をフィルム回路の
半導体素子側端子とボンディングする工程と、上記補強
板、フィルム回路及び半導体素子の相互間を封止する工
程と、上記グランドラインと上記補強板を導電性材料で
接続する工程と、を有することを特徴とする。
位置するグランドラインを含む配線膜が形成されたフィ
ルム回路の反配線膜側の面（裏面）に導電性を有する補
強板を接着する工程と、半導体素子を上記補強板で囲繞
されたところに位置させてその各電極をフィルム回路の
半導体素子側端子とボンディングする工程と、上記補強
板、フィルム回路及び半導体素子の相互間を封止する工
程と、上記グランドラインと上記補強板を導電性材料で
接続する工程と、を有することを特徴とする。
【００１３】従って、本発明半導体装置の製造方法によ
れば、フィルム回路に補強板を接着した後、半導体素子
をフィルム回路に組み付け、その後、封止するので、半
導体素子・フィルム回路間を封止する封止剤が補強板の
フィルム回路への接着を阻むというおそれが全くなくな
る。従って、補強板を支障なく取り付けることができ、
取り付け性を考慮して図５（Ｂ）示す半導体装置のよう
に補強板として孔の大きめなものを用いる必要がない。
従って、補強効果の低減を余儀なくされるということも
ない。そして、フィルム回路として周辺部にグランドラ
インを有するものを用い、補強板として導電性を有する
ものを用い、上記フィルム回路の裏面に上記補強板を接
着し、そして、導電性材料により上記グランドラインを
補強板に接続するので、フィルム回路の配線膜をグラン
ドラインにより静電シールドし、半導体素子を補強板で
静電シールドすることができ、耐ノイズ性が高めること
が可能になる。
れば、フィルム回路に補強板を接着した後、半導体素子
をフィルム回路に組み付け、その後、封止するので、半
導体素子・フィルム回路間を封止する封止剤が補強板の
フィルム回路への接着を阻むというおそれが全くなくな
る。従って、補強板を支障なく取り付けることができ、
取り付け性を考慮して図５（Ｂ）示す半導体装置のよう
に補強板として孔の大きめなものを用いる必要がない。
従って、補強効果の低減を余儀なくされるということも
ない。そして、フィルム回路として周辺部にグランドラ
インを有するものを用い、補強板として導電性を有する
ものを用い、上記フィルム回路の裏面に上記補強板を接
着し、そして、導電性材料により上記グランドラインを
補強板に接続するので、フィルム回路の配線膜をグラン
ドラインにより静電シールドし、半導体素子を補強板で
静電シールドすることができ、耐ノイズ性が高めること
が可能になる。
【００１４】
【発明の実施の形態】以下、本発明を図示実施の形態に
従って詳細に説明する。
従って詳細に説明する。
【００１５】図１（Ａ）、（Ｂ）は本発明半導体装置の
第１の実施の形態を示すもので、（Ａ）は断面図、
（Ｂ）は一部を示す平面図である。
第１の実施の形態を示すもので、（Ａ）は断面図、
（Ｂ）は一部を示す平面図である。
【００１６】図面において、１はフィルム回路で、絶縁
層２の裏面側にリードを成す配線膜３が多数形成されて
いる。３Ｅは配線膜３のうちフィルム回路１の周辺部に
沿って形成されたグランドライン、３ｅは該グランドラ
イン３Ｅに接続されたリードを成す配線膜である。各リ
ード３の内端は絶縁層２のデバイスホール１ｈへ突出せ
しめられて半導体素子（４）の電極と接続される接続端
となる。６はボール電極で、上記絶縁層２に形成されて
リード３を露出させる開口２１にメッキにより形成され
ており、例えばニッケルと半田或いは金からなる二層構
造を有している。
層２の裏面側にリードを成す配線膜３が多数形成されて
いる。３Ｅは配線膜３のうちフィルム回路１の周辺部に
沿って形成されたグランドライン、３ｅは該グランドラ
イン３Ｅに接続されたリードを成す配線膜である。各リ
ード３の内端は絶縁層２のデバイスホール１ｈへ突出せ
しめられて半導体素子（４）の電極と接続される接続端
となる。６はボール電極で、上記絶縁層２に形成されて
リード３を露出させる開口２１にメッキにより形成され
ており、例えばニッケルと半田或いは金からなる二層構
造を有している。
【００１７】２５は例えばアルミニウムからなる矩形リ
ング状の補強板で、フィルム回路１の裏面に弾性接着剤
７を介して接着されている。該補強板２５は少なくとも
一部分がフィルム回路１から食み出すように形成されて
いる。
ング状の補強板で、フィルム回路１の裏面に弾性接着剤
７を介して接着されている。該補強板２５は少なくとも
一部分がフィルム回路１から食み出すように形成されて
いる。
【００１８】４は半導体素子で、その電極がリード３の
先端のバンプ１６とボンディングされている。２４は半
導体素子４・フィルム回路１・補強板２５間を封止する
樹脂、２６は上記グランドライン３Ｅと補強板２５とを
フィルム回路１周辺部にて接続する導電性ペースト膜、
２７は半導体素子４及び補強板２５の底面に接着された
ヒートシンクであり、例えばアルミニウムからなる。
先端のバンプ１６とボンディングされている。２４は半
導体素子４・フィルム回路１・補強板２５間を封止する
樹脂、２６は上記グランドライン３Ｅと補強板２５とを
フィルム回路１周辺部にて接続する導電性ペースト膜、
２７は半導体素子４及び補強板２５の底面に接着された
ヒートシンクであり、例えばアルミニウムからなる。
【００１９】このような半導体装置によれば、半導体素
子４を囲繞する補強板２５をグランドラインとすること
ができ、延いては他と静電シールドすることができる。
従って、半導体装置外部から半導体素子４内へのノイズ
の侵入を防止し、また、半導体素子４内部に発生したノ
イズが外部に放射されることを防止することができる。
また、補強板３Ｅに接続されたリード３ｅによって半導
体素子内部におけるクロストークを防止することが可能
になる。
子４を囲繞する補強板２５をグランドラインとすること
ができ、延いては他と静電シールドすることができる。
従って、半導体装置外部から半導体素子４内へのノイズ
の侵入を防止し、また、半導体素子４内部に発生したノ
イズが外部に放射されることを防止することができる。
また、補強板３Ｅに接続されたリード３ｅによって半導
体素子内部におけるクロストークを防止することが可能
になる。
【００２０】特に、シンクロナウスＤＲＡＭの如き多数
のバッファが同じタイミングで高い周波数のパルスでオ
ン、オフするような半導体装置の場合、スイッチングノ
イズによる悪い影響という問題は無視できないが、その
影響は本半導体装置のようにリード３ｅを要所要所に
（例えば入力側と出力側との間毎に）配置し、そして、
それが接続されたグランドライン３Ｅを導電ペースト膜
２６を介して補強板２５に接続した構成にすることによ
って著しく軽減することができる。
のバッファが同じタイミングで高い周波数のパルスでオ
ン、オフするような半導体装置の場合、スイッチングノ
イズによる悪い影響という問題は無視できないが、その
影響は本半導体装置のようにリード３ｅを要所要所に
（例えば入力側と出力側との間毎に）配置し、そして、
それが接続されたグランドライン３Ｅを導電ペースト膜
２６を介して補強板２５に接続した構成にすることによ
って著しく軽減することができる。
【００２１】図２（Ａ）乃至（Ｉ）はフィルム回路の形
成及び補強板の接着を工程順に示す断面図である。
（Ａ）先ず、図２（Ａ）に示すように、三層構造の金属
積層板１１を用意する。該積層板１１は、厚さ例えば１
５０μｍの銅層１２と、エッチングストッパとしての役
割を担う厚さ例えば３μｍのアルミニウム層１３と、厚
さ例えば２μｍの銅あるいはニッケルからなるメッキ下
地層１４を積層したものである。尚、メッキ下地層１４
は、例えばクロム層（厚さ例えば０．２μｍ）の上にニ
ッケル層（厚さ例えば２μｍ）を形成した多層構造にし
ても良い。
成及び補強板の接着を工程順に示す断面図である。
（Ａ）先ず、図２（Ａ）に示すように、三層構造の金属
積層板１１を用意する。該積層板１１は、厚さ例えば１
５０μｍの銅層１２と、エッチングストッパとしての役
割を担う厚さ例えば３μｍのアルミニウム層１３と、厚
さ例えば２μｍの銅あるいはニッケルからなるメッキ下
地層１４を積層したものである。尚、メッキ下地層１４
は、例えばクロム層（厚さ例えば０．２μｍ）の上にニ
ッケル層（厚さ例えば２μｍ）を形成した多層構造にし
ても良い。
【００２２】（Ｂ）次に、図２（Ｂ）に示すように、上
記メッキ下地層１４上にリード３、３、・・・を形成す
る。具体的には、該リード３、３、・・・を形成すべき
パターンに対してネガのパターンのレジストを塗布し、
該レジストをマスクとして層１４を下地として銅（ある
いはニッケル）メッキ（メッキ厚さ例えば３０μｍ）す
ることにより形成する。このようにすると、サイドエッ
チングなるものがないので、微細なリードを高精度に形
成することができる。
記メッキ下地層１４上にリード３、３、・・・を形成す
る。具体的には、該リード３、３、・・・を形成すべき
パターンに対してネガのパターンのレジストを塗布し、
該レジストをマスクとして層１４を下地として銅（ある
いはニッケル）メッキ（メッキ厚さ例えば３０μｍ）す
ることにより形成する。このようにすると、サイドエッ
チングなるものがないので、微細なリードを高精度に形
成することができる。
【００２３】（Ｃ）次に、図２（Ｃ）に示すように、金
属積層板１１に対してそれを貫通するエッチングを両面
から選択的に行うことにより複数のフィルム回路が一体
に連結されたリードフレーム形状に成形する。該エッチ
ングは例えば塩化第２鉄系のエッチング液を用いて行
う。３０はこのエッチングにより形成された外形孔であ
る。
属積層板１１に対してそれを貫通するエッチングを両面
から選択的に行うことにより複数のフィルム回路が一体
に連結されたリードフレーム形状に成形する。該エッチ
ングは例えば塩化第２鉄系のエッチング液を用いて行
う。３０はこのエッチングにより形成された外形孔であ
る。
【００２４】（Ｄ）次に、上記積層板１１のリード形成
面側の表面に絶縁層（絶縁フィルム）２を選択的に形成
する。該絶縁層２は感光性を有する樹脂材料を用い、そ
れを塗布し、露光、現像することにより所望のパターン
に形成する。２１、２１、・・・は絶縁層２の各リード
３、３、・・・のボール電極（６）を形成すべき部分を
露出させる開口であり、該開口２１、２１、・・・を有
するように絶縁層２の選択的形成が行われる。従って、
後で絶縁層２を例えばレーザ加工によりパターニングす
ることは必要ではない。
面側の表面に絶縁層（絶縁フィルム）２を選択的に形成
する。該絶縁層２は感光性を有する樹脂材料を用い、そ
れを塗布し、露光、現像することにより所望のパターン
に形成する。２１、２１、・・・は絶縁層２の各リード
３、３、・・・のボール電極（６）を形成すべき部分を
露出させる開口であり、該開口２１、２１、・・・を有
するように絶縁層２の選択的形成が行われる。従って、
後で絶縁層２を例えばレーザ加工によりパターニングす
ることは必要ではない。
【００２５】その後、樹脂膜からなるリング状ダム２８
を形成する。該ダム２８は後に、具体的には半導体素子
４の各電極をフィルム回路１のリード３、３、・・・の
内端にボンディングした後行う樹脂２４による封止のと
きに、封止用樹脂２４が外側に溢れようとするのを堰止
める役割を果たす。しかし、必ずしも不可欠ではない。
図２（Ｄ）はダム２８形成後の状態を示す。
を形成する。該ダム２８は後に、具体的には半導体素子
４の各電極をフィルム回路１のリード３、３、・・・の
内端にボンディングした後行う樹脂２４による封止のと
きに、封止用樹脂２４が外側に溢れようとするのを堰止
める役割を果たす。しかし、必ずしも不可欠ではない。
図２（Ｄ）はダム２８形成後の状態を示す。
【００２６】（Ｅ）次に、図２（Ｅ）に示すように、上
記リード３、３、・・・表面に上記絶縁層２をマスクと
して外部端子となる半田ボール６、６、・・・を形成す
る。該半田ボール６、６、・・・はニッケルメッキ（厚
さ例えば８０〜１１０μｍ）及び半田若しくは金メッキ
（厚さ例えば１０〜３０μｍ）により形成される。
記リード３、３、・・・表面に上記絶縁層２をマスクと
して外部端子となる半田ボール６、６、・・・を形成す
る。該半田ボール６、６、・・・はニッケルメッキ（厚
さ例えば８０〜１１０μｍ）及び半田若しくは金メッキ
（厚さ例えば１０〜３０μｍ）により形成される。
【００２７】（Ｆ）次に、図２（Ｆ）に示すように、積
層板１１の裏面側に位置する厚い銅層１２のフィルム回
路１の主部１５と対応する部分を裏面側からの選択的エ
ッチングにより除去する。このエッチングは、例えばＨ
2 ＳＯ4 ／Ｈ2 Ｏ2 系のエッチング液を用いて行う。な
ぜならば、このエッチング液は銅を侵すが、アルミニウ
ムを侵さず、アルミニウム層１３にエッチングストッパ
としての役割を果たさせることができるからである。
層板１１の裏面側に位置する厚い銅層１２のフィルム回
路１の主部１５と対応する部分を裏面側からの選択的エ
ッチングにより除去する。このエッチングは、例えばＨ
2 ＳＯ4 ／Ｈ2 Ｏ2 系のエッチング液を用いて行う。な
ぜならば、このエッチング液は銅を侵すが、アルミニウ
ムを侵さず、アルミニウム層１３にエッチングストッパ
としての役割を果たさせることができるからである。
【００２８】（Ｇ）次に、図２（Ｇ）に示すように、上
記リード３、３、・・・をマスクとしてその下地である
メッキ下地層１４及びエッチングストッパであったアル
ミニウム層１３をエッチングする。これにより、各リー
ド３、３、・・・が独立し、ここで初めて互いに電気的
にショートした状態ではなくなる。
記リード３、３、・・・をマスクとしてその下地である
メッキ下地層１４及びエッチングストッパであったアル
ミニウム層１３をエッチングする。これにより、各リー
ド３、３、・・・が独立し、ここで初めて互いに電気的
にショートした状態ではなくなる。
【００２９】（Ｈ）次に、図２（Ｈ）に示すように、フ
ィルム回路１の主部の裏面に矩形リング状の補強板２５
をクッション性を有した接着剤７を介して接着する。
ィルム回路１の主部の裏面に矩形リング状の補強板２５
をクッション性を有した接着剤７を介して接着する。
【００３０】（Ｉ）次に図２（Ｉ）に示すように、各リ
ード３、３、・・・の端部にバンプ１６、１６、・・・
を形成する。尚、バンプは半導体素子４側に形成する場
合もあるし、全く形成しない場合もある。また、図２
（Ｉ）に示すように、導電性ペースト膜２６を形成して
グランドライン３Ｅ（図１参照）と補強板２５を電気的
に接続するようにしても良い。尤も、それより後の例え
ば半田電極６、６、・・・の形状をリフローヒュージン
グによりドーム状に成形した後に導電性ペースト膜２６
に形成するようにしても良い。
ード３、３、・・・の端部にバンプ１６、１６、・・・
を形成する。尚、バンプは半導体素子４側に形成する場
合もあるし、全く形成しない場合もある。また、図２
（Ｉ）に示すように、導電性ペースト膜２６を形成して
グランドライン３Ｅ（図１参照）と補強板２５を電気的
に接続するようにしても良い。尤も、それより後の例え
ば半田電極６、６、・・・の形状をリフローヒュージン
グによりドーム状に成形した後に導電性ペースト膜２６
に形成するようにしても良い。
【００３１】尚、本実施の形態においてリード３はメッ
キ下地膜上に選択的に形成したレジスト膜をマスクとし
てメッキ膜を成長させることにより形成していたが、銅
あるいはニッケルからなる層１４を厚めに形成しておく
こととし、それを選択エッチングによりパターニングす
ることによってリードを形成するようにしても良い。次
に、図３（Ａ）乃至（Ｅ）に従って補強板付きフィルム
回路への半導体素子の組付け及びヒートシンクの組付け
を工程順に説明する。
キ下地膜上に選択的に形成したレジスト膜をマスクとし
てメッキ膜を成長させることにより形成していたが、銅
あるいはニッケルからなる層１４を厚めに形成しておく
こととし、それを選択エッチングによりパターニングす
ることによってリードを形成するようにしても良い。次
に、図３（Ａ）乃至（Ｅ）に従って補強板付きフィルム
回路への半導体素子の組付け及びヒートシンクの組付け
を工程順に説明する。
【００３２】（Ａ）先ず、図３（Ａ）に示すように、各
リード３、３、・・・の先端部３ａ、３ａ、・・・のバ
ンプ１６、１６、・・・を半導体素子４の電極パッド
５、５、・・・に例えばシングルポイントボンディング
により接続する。
リード３、３、・・・の先端部３ａ、３ａ、・・・のバ
ンプ１６、１６、・・・を半導体素子４の電極パッド
５、５、・・・に例えばシングルポイントボンディング
により接続する。
【００３３】（Ｂ）次に、図３（Ｂ）に示すように、液
状樹脂２４を用いてポッティングすることにより、半導
体素子４・フィルム回路１・補強板２５間を封止する。
このとき、樹脂２４が封止部から周囲に溢れるのをダム
２８によって防止することができる。
状樹脂２４を用いてポッティングすることにより、半導
体素子４・フィルム回路１・補強板２５間を封止する。
このとき、樹脂２４が封止部から周囲に溢れるのをダム
２８によって防止することができる。
【００３４】（Ｃ）次に、図３（Ｃ）に示すように、半
導体素子４及び補強板２５の裏面にヒートシンク２７を
接着する。
導体素子４及び補強板２５の裏面にヒートシンク２７を
接着する。
【００３５】（Ｄ）次に、外部端子を成す半田電極６、
６、・・・の形状をリフローフュージングにより図３
（Ｄ）に示すように、ドーム状に整形する。
６、・・・の形状をリフローフュージングにより図３
（Ｄ）に示すように、ドーム状に整形する。
【００３６】その後、グランドライン３Ｅと補強板２５
とを電気的に接続する導電ペーストを塗布（但し、既に
塗布工程が済んでいる場合にはこの塗布は不要）し、リ
ードフレーム状金属積層体１１の不要部分を切断除去
し、各フィルム回路１を互いに他から分離独立し、反転
すると、図３（Ｅ）に示す本発明半導体装置が出来上が
る。
とを電気的に接続する導電ペーストを塗布（但し、既に
塗布工程が済んでいる場合にはこの塗布は不要）し、リ
ードフレーム状金属積層体１１の不要部分を切断除去
し、各フィルム回路１を互いに他から分離独立し、反転
すると、図３（Ｅ）に示す本発明半導体装置が出来上が
る。
【００３７】このような、本実施の形態によれば、下記
のような利点がある。
のような利点がある。
【００３８】第１に、フィルム回路１の凹凸のない面に
補強板２５を接着することができる利点がある。
補強板２５を接着することができる利点がある。
【００３９】即ち、本実施の形態においては、リード３
はフィルム回路１のエッチングストップ層１４の一方の
側に形成し、その後、絶縁層２を形成し、そして、その
リード形成及び絶縁層形成における下地側（エッチング
ストップ層１３及びメッキ下地層１４）を除去するの
で、リード３及び絶縁層２の表面が同一平面上に位置し
た凹凸のない面、つまり平面となり、その平面が半導体
素子４側の面となる。
はフィルム回路１のエッチングストップ層１４の一方の
側に形成し、その後、絶縁層２を形成し、そして、その
リード形成及び絶縁層形成における下地側（エッチング
ストップ層１３及びメッキ下地層１４）を除去するの
で、リード３及び絶縁層２の表面が同一平面上に位置し
た凹凸のない面、つまり平面となり、その平面が半導体
素子４側の面となる。
【００４０】従って、フィルム回路１の凹凸のない面に
補強板２５をクッション性のある接着層７を介して接着
することができるので、従来におけるように凹凸のある
面に補強板２５を接着する場合に生じるところの接着剤
中にボイドが発生して充分な接着力が得られない等の問
題を回避することができる。
補強板２５をクッション性のある接着層７を介して接着
することができるので、従来におけるように凹凸のある
面に補強板２５を接着する場合に生じるところの接着剤
中にボイドが発生して充分な接着力が得られない等の問
題を回避することができる。
【００４１】第２に、本実施の形態においては、電極６
の形成をメッキ技術を駆使して為すことができ、しか
も、メッキ下地層として全面的に形成した銅層１４を用
いるので、メッキのために必要なリード３への電位に付
与はその銅層１３を介して為すことができ、電位を付与
するためだけの配線膜を形成することは必要としないと
いう利点がある。
の形成をメッキ技術を駆使して為すことができ、しか
も、メッキ下地層として全面的に形成した銅層１４を用
いるので、メッキのために必要なリード３への電位に付
与はその銅層１３を介して為すことができ、電位を付与
するためだけの配線膜を形成することは必要としないと
いう利点がある。
【００４２】即ち、従来の技術においてはポリイミドテ
ープ表面に配線膜を形成したものをフィルム回路として
用いていたので、リードに電極を形成する場合、メッキ
技術を駆使することは難しい。従って、溶融半田を単に
外部電極形成部に落とすというような比較的単純な技術
により半田ボール電極の形成が行われている。しかし、
このような技術でつくられた半田ボール電極は割れ等が
発生し易いという問題がある。特に、補強板２５とフィ
ルム回路１との熱膨張係数の違いによる熱ストレスによ
り半田電極６に割れが生じるおそれが少なくない。
ープ表面に配線膜を形成したものをフィルム回路として
用いていたので、リードに電極を形成する場合、メッキ
技術を駆使することは難しい。従って、溶融半田を単に
外部電極形成部に落とすというような比較的単純な技術
により半田ボール電極の形成が行われている。しかし、
このような技術でつくられた半田ボール電極は割れ等が
発生し易いという問題がある。特に、補強板２５とフィ
ルム回路１との熱膨張係数の違いによる熱ストレスによ
り半田電極６に割れが生じるおそれが少なくない。
【００４３】それに対して、先ずリードの開口に露出し
た表面部に例えばニッケルなどによりメッキ膜を形成
し、更にその上に半田を形成、或いは金をメッキすると
いう技術を駆使すると、非常に良質で割れ等の問題の生
じにくい半田ボール電極を形成することができる。
た表面部に例えばニッケルなどによりメッキ膜を形成
し、更にその上に半田を形成、或いは金をメッキすると
いう技術を駆使すると、非常に良質で割れ等の問題の生
じにくい半田ボール電極を形成することができる。
【００４４】しかし、それには半田を形成すべき各リー
ドに対して電位を与える必要がある。さもないと、電気
メッキができないからである。ところが、従来において
は各リードは当初から電気的に独立しているので、電気
メッキするには各リードに電位を与えるためだけの配線
膜を形成しなければならなくなる。そして、それを形成
した場合には、当然のことながらメッキのためだけの配
線膜によりフィルム回路の集積度が制約されるという問
題が生じる。
ドに対して電位を与える必要がある。さもないと、電気
メッキができないからである。ところが、従来において
は各リードは当初から電気的に独立しているので、電気
メッキするには各リードに電位を与えるためだけの配線
膜を形成しなければならなくなる。そして、それを形成
した場合には、当然のことながらメッキのためだけの配
線膜によりフィルム回路の集積度が制約されるという問
題が生じる。
【００４５】しかるに、本実施の形態によれば、三層構
造の金属積層板１１を用い、その薄い方の銅層４をメッ
キ下地層として用いて各リード３、３、・・・を形成
し、電極６、６、・・・形成時にはそのメッキ下地層４
を介して各リード３、３、・・・にメッキ用電位を付与
することができる。従って、メッキ用の配線膜を形成し
なくともメッキによる電極６、６、・・・を形成し、良
好な電極の得ることができるのである。
造の金属積層板１１を用い、その薄い方の銅層４をメッ
キ下地層として用いて各リード３、３、・・・を形成
し、電極６、６、・・・形成時にはそのメッキ下地層４
を介して各リード３、３、・・・にメッキ用電位を付与
することができる。従って、メッキ用の配線膜を形成し
なくともメッキによる電極６、６、・・・を形成し、良
好な電極の得ることができるのである。
【００４６】また、金属積層板１１をベースにしてリー
ド３、３、・・・の形成等の各種処理ができ、そのベー
スとする金属積層板１１は樹脂フィルムとは異なり剛性
が強いので、微細なリードを高精度に且つ高い位置決め
精度で形成することが可能である。
ド３、３、・・・の形成等の各種処理ができ、そのベー
スとする金属積層板１１は樹脂フィルムとは異なり剛性
が強いので、微細なリードを高精度に且つ高い位置決め
精度で形成することが可能である。
【００４７】即ち、従来においては、フィルム回路が非
常に薄い樹脂フィルムをベースとし、それに様々な処理
を施したり、それを加工したりするので、良好な処理や
加工が難しいという問題がある。特に、リードｂの良好
なパターニングが非常に難しく、そのためリードの微細
化、多ピン化が制約されるのである。また、パターニン
グにおける位置精度もベースの撓み等の変形により低下
し易い。
常に薄い樹脂フィルムをベースとし、それに様々な処理
を施したり、それを加工したりするので、良好な処理や
加工が難しいという問題がある。特に、リードｂの良好
なパターニングが非常に難しく、そのためリードの微細
化、多ピン化が制約されるのである。また、パターニン
グにおける位置精度もベースの撓み等の変形により低下
し易い。
【００４８】しかるに、本実施の形態によれば、剛性の
強い状態の金属積層体１１をベースにし、それに対して
加工したり各種処理を施したりすることによりフィルム
回路１の形成等を行うので、撓みが生じるというような
問題が生じないのである。
強い状態の金属積層体１１をベースにし、それに対して
加工したり各種処理を施したりすることによりフィルム
回路１の形成等を行うので、撓みが生じるというような
問題が生じないのである。
【００４９】そして、本実施の形態においては、フィル
ム回路１に補強板２５を接着し、その後、半導体素子４
を補強板２５で囲繞されたところに位置させてその各電
極をフィルム回路１のリード３、３、・・・の半導体素
子側端子とボンディングし、しかる後、補強板２５、フ
ィルム回路１及び半導体素子４の相互間を樹脂２４で封
止するので、半導体素子４・フィルム回路１間を封止す
る封止剤２４が補強板２５のフィルム回路１への接着を
阻むというおそれが全くなくなる。従って、補強板を支
障なく取り付けることができ、取り付け性を考慮して図
５（Ｂ）示す半導体装置のように補強板として孔の大き
めなものを用いる必要がない。従って、補強効果の低減
を余儀なくされるということもない。
ム回路１に補強板２５を接着し、その後、半導体素子４
を補強板２５で囲繞されたところに位置させてその各電
極をフィルム回路１のリード３、３、・・・の半導体素
子側端子とボンディングし、しかる後、補強板２５、フ
ィルム回路１及び半導体素子４の相互間を樹脂２４で封
止するので、半導体素子４・フィルム回路１間を封止す
る封止剤２４が補強板２５のフィルム回路１への接着を
阻むというおそれが全くなくなる。従って、補強板を支
障なく取り付けることができ、取り付け性を考慮して図
５（Ｂ）示す半導体装置のように補強板として孔の大き
めなものを用いる必要がない。従って、補強効果の低減
を余儀なくされるということもない。
【００５０】勿論、ヒートシンク２７により、半導体素
子４から発生する熱を有効に放熱することができる。
子４から発生する熱を有効に放熱することができる。
【００５１】尚、この本発明の補強板をフィルム回路裏
面に形成後、半導体素子のフィルム回路への接続を行
い、その後、封止するという技術的思想は、図４に示す
ようなグランドラインを有しない半導体装置にも適用す
ることができる。
面に形成後、半導体素子のフィルム回路への接続を行
い、その後、封止するという技術的思想は、図４に示す
ようなグランドラインを有しない半導体装置にも適用す
ることができる。
【００５２】
【発明の効果】以上に述べたところから明らかなよう
に、本発明半導体装置によれば、補強板をグランドライ
ンとすることができ、延いては半導体素子と他とを静電
シールドすることができる。
に、本発明半導体装置によれば、補強板をグランドライ
ンとすることができ、延いては半導体素子と他とを静電
シールドすることができる。
【００５３】また、本発明半導体装置の製造方法によれ
ば、フィルム回路に補強板を接着した後、半導体素子を
フィルム回路に組み付け、封止するので、半導体素子・
フィルム回路間を封止する封止剤が補強板のフィルム回
路への接着を阻むというおそれが全くなくなる。従っ
て、補強板を支障なく取り付けることができ、取り付け
性を考慮して補強板として孔の大きめなものを用いる必
要がない。従って、補強効果の低減を余儀なくされると
いうこともない。そして、フィルム回路として周辺部に
グランドラインを有するものを用い、補強板として導電
性を有するものを用い、上記フィルム回路の裏面に上記
補強板を接着し、そして、導電性材料により上記グラン
ドラインを補強板に接続するので、フィルム回路の配線
膜をグランドラインにより静電シールドし、半導体素子
を補強板で静電シールドすることができ、耐ノイズ性が
高めることが可能になる。
ば、フィルム回路に補強板を接着した後、半導体素子を
フィルム回路に組み付け、封止するので、半導体素子・
フィルム回路間を封止する封止剤が補強板のフィルム回
路への接着を阻むというおそれが全くなくなる。従っ
て、補強板を支障なく取り付けることができ、取り付け
性を考慮して補強板として孔の大きめなものを用いる必
要がない。従って、補強効果の低減を余儀なくされると
いうこともない。そして、フィルム回路として周辺部に
グランドラインを有するものを用い、補強板として導電
性を有するものを用い、上記フィルム回路の裏面に上記
補強板を接着し、そして、導電性材料により上記グラン
ドラインを補強板に接続するので、フィルム回路の配線
膜をグランドラインにより静電シールドし、半導体素子
を補強板で静電シールドすることができ、耐ノイズ性が
高めることが可能になる。
【図１】（Ａ）、（Ｂ）は本発明半導体装置の第１の実
施の形態を示すもので、（Ａ）は断面図、（Ｂ）は一部
を示す平面図である。
施の形態を示すもので、（Ａ）は断面図、（Ｂ）は一部
を示す平面図である。
【図２】（Ａ）乃至（Ｉ）は図１に示した半導体装置の
フィルム回路の形成と、補強板の組み付けを工程順に示
す断面図である。
フィルム回路の形成と、補強板の組み付けを工程順に示
す断面図である。
【図３】（Ａ）乃至（Ｅ）は図１に示した半導体装置の
補強板付きフィルム回路への半導体素子の組み付け等半
導体装置の完成までを示す断面図である。
補強板付きフィルム回路への半導体素子の組み付け等半
導体装置の完成までを示す断面図である。
【図４】本発明半導体装置の製造方法を適用することの
できる半導体装置を示す断面図である。
できる半導体装置を示す断面図である。
【図５】（Ａ）、（Ｂ）は半導体装置の各別の従来技術
を示す断面図である。
を示す断面図である。
１・・・フィルム回路、２・・・絶縁層、３・・・リー
ド（配線膜）、３ｅ、３Ｅ・・・グランドライン、４・
・・半導体素子、７・・・接着剤（弾性接着剤）、２４
・・・封止剤、 ２５・・・補強板、２６・・・グラン
ドラインと補強板との接続手段、２７・・・ヒートシン
ク
ド（配線膜）、３ｅ、３Ｅ・・・グランドライン、４・
・・半導体素子、７・・・接着剤（弾性接着剤）、２４
・・・封止剤、 ２５・・・補強板、２６・・・グラン
ドラインと補強板との接続手段、２７・・・ヒートシン
ク
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 23/12 Ｊ Ｅ (72)発明者 佐藤 一裕 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (56)参考文献 特開 昭63−117436（ＪＰ，Ａ) 特開 平６−120296（ＪＰ，Ａ) 特開 平７−176573（ＪＰ，Ａ) 特開 平４−251946（ＪＰ，Ａ) 特開 平４−96354（ＪＰ，Ａ) 特開 平９−223719（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 311 H01L 23/12 H01L 23/28
Claims (3)
- 【請求項１】 絶縁層をベースとして複数の配線膜を形
成し、該配線膜の一端を半導体素子の電極と接続される
半導体素子側端子とし、他端に外部端子を形成したフィ
ルム回路と、上記配線膜の半導体素子側端子に各電極が
接続された半導体素子と、該半導体素子を囲繞し上記フ
ィルム回路に接着された補強板とからなり、該補強板、
フィルム回路及び半導体素子の相互間が封止された半導
体装置であって、上記フィルム回路は、その周辺部に形
成されたグランドラインを成す配線膜を有し、上記補強
板が導電性を有し、上記グランドラインを成す配線膜
と、上記導電性補強板とが上記フィルム回路周辺部にて
電気的に接続されてなることを特徴とする半導体装置 - 【請求項２】 半導体素子の底面に接着されたヒートシ
ンクを有することを特徴とする請求項１記載の半導体装
置 - 【請求項３】 表面にその周辺部に位置するグランドラ
インを成す配線膜を少なくとも含む配線膜が形成された
フィルム回路の反配線膜側の面に、導電性を有する補強
板を接着する工程と、 半導体素子を上記補強板で囲繞されたところに位置させ
てその各電極をフィルム回路の半導体素子側端子とボン
ディングする工程と、 補強板、フィルム回路及び半導体素子の相互間を封止す
る工程と、 上記グランドラインを成す配線膜と上記補強板を導電性
材料で接続する工程と、 を有する ことを特徴とする半導体装置の製造方法
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8054478A JP2937111B2 (ja) | 1996-03-12 | 1996-03-12 | 半導体装置とその製造方法 |
| US08/812,358 US5945741A (en) | 1995-11-21 | 1997-03-05 | Semiconductor chip housing having a reinforcing plate |
| TW086102845A TW334606B (en) | 1996-03-12 | 1997-03-08 | Semiconductor device and method for manufacturing the same |
| KR1019970008144A KR970067735A (ko) | 1996-03-12 | 1997-03-11 | 반도체 디바이스 및 그 제조 방법 |
| US09/361,955 US6093970A (en) | 1994-11-22 | 1999-07-27 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8054478A JP2937111B2 (ja) | 1996-03-12 | 1996-03-12 | 半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09246315A JPH09246315A (ja) | 1997-09-19 |
| JP2937111B2 true JP2937111B2 (ja) | 1999-08-23 |
Family
ID=12971784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8054478A Expired - Fee Related JP2937111B2 (ja) | 1994-11-22 | 1996-03-12 | 半導体装置とその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2937111B2 (ja) |
| KR (1) | KR970067735A (ja) |
| TW (1) | TW334606B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3321357B2 (ja) * | 1996-05-30 | 2002-09-03 | 株式会社東芝 | 半導体装置とその組み立て方法 |
| JP3173459B2 (ja) | 1998-04-21 | 2001-06-04 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR20000015580A (ko) * | 1998-08-31 | 2000-03-15 | 김규현 | 반도체 패키지용 써킷테이프 |
| US6300168B1 (en) | 1999-01-07 | 2001-10-09 | Sony Corp | Method of manufacturing a semiconductor device |
| KR20010057046A (ko) * | 1999-12-17 | 2001-07-04 | 이형도 | 캐비티를 갖는 패키지 기판 |
| WO2019174043A1 (zh) * | 2018-03-16 | 2019-09-19 | 深圳市柔宇科技有限公司 | Cof载带及其加工方法、cof载带加工设备 |
-
1996
- 1996-03-12 JP JP8054478A patent/JP2937111B2/ja not_active Expired - Fee Related
-
1997
- 1997-03-08 TW TW086102845A patent/TW334606B/zh active
- 1997-03-11 KR KR1019970008144A patent/KR970067735A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09246315A (ja) | 1997-09-19 |
| KR970067735A (ko) | 1997-10-13 |
| TW334606B (en) | 1998-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5945741A (en) | Semiconductor chip housing having a reinforcing plate | |
| US6093970A (en) | Semiconductor device and method for manufacturing the same | |
| US6838368B1 (en) | Method for making semiconductor device using a nickel film for stopping etching | |
| JP2967697B2 (ja) | リードフレームの製造方法と半導体装置の製造方法 | |
| JP2005294547A (ja) | 半導体装置およびその製造方法 | |
| JPH02272737A (ja) | 半導体の突起電極構造及び突起電極形成方法 | |
| JP3003624B2 (ja) | 半導体装置 | |
| JPH0945846A (ja) | 半導体装置およびその製造方法 | |
| JP2937111B2 (ja) | 半導体装置とその製造方法 | |
| JP3039355B2 (ja) | フィルム回路の製造方法 | |
| JP2000138317A (ja) | 半導体装置及びその製造方法 | |
| KR19990067806A (ko) | 반도체 장치와 그 제조 방법, 및 전자 기기 | |
| JPH11204560A (ja) | 半導体装置及びその製造方法 | |
| JP3394696B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002076166A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH11102938A (ja) | Ｔａｂ用テープキャリア及びその製造方法 | |
| JP2982703B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JPH1140604A (ja) | 半導体装置とその製造方法 | |
| JP2894267B2 (ja) | リードフレームとその製造方法と半導体装置 | |
| JP3196758B2 (ja) | リードフレームとリードフレームの製造方法と半導体装置と半導体装置の製造方法 | |
| JP3285017B2 (ja) | 半導体装置 | |
| JP2917932B2 (ja) | 半導体パッケージ | |
| JPH01286333A (ja) | 半導体装置 | |
| JPH07122589A (ja) | 半導体装置及びその製造方法 | |
| JPH1022411A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |