KR19990067806A - 반도체 장치와 그 제조 방법, 및 전자 기기 - Google Patents

반도체 장치와 그 제조 방법, 및 전자 기기 Download PDF

Info

Publication number
KR19990067806A
KR19990067806A KR1019990000303A KR19990000303A KR19990067806A KR 19990067806 A KR19990067806 A KR 19990067806A KR 1019990000303 A KR1019990000303 A KR 1019990000303A KR 19990000303 A KR19990000303 A KR 19990000303A KR 19990067806 A KR19990067806 A KR 19990067806A
Authority
KR
South Korea
Prior art keywords
semiconductor element
heat sink
conductive
film
wiring
Prior art date
Application number
KR1019990000303A
Other languages
English (en)
Inventor
다께우찌하야또
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR19990067806A publication Critical patent/KR19990067806A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73269—Layer and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate

Abstract

필름 회로, 반도체 소자, 이 반도체 소자를 둘러싸기 위해 필름 회로에 접착된 보강판 및 이 보강판에 부착된 히트 싱크로 구성되고, 수지를 이용하여 밀봉된 반도체 장치에서, 전원 단자들 간의 (전원과 그라운드 간의) 표유 용량이 증가되어 잡음 내성을 향상시킨다. 보강판과 히트 싱크가 도전성을 가지기 때문에, 필름 회로의 배선막 중 그라운드 측의 배선막은 보강판 및 히트 싱크 중 하나에 전기적으로 접속되고, 이러한 배선막 중 전원 측 배선막은 보강판과 히트 싱크 중 다른 하나에 전기적으로 접속된다. 히트 싱크는 예를 들어 도전성 링을 통해 배선막에 접속된다.

Description

반도체 장치와 그 제조 방법, 및 전자 기기{SEMICONDUCTOR DEVICE, METHOD OF MANUFACTURING THE SAME, AND ELECTRONIC APPARATUS}
본 발명은 일반적으로 반도체 장치에 관한 것으로, 더 상세하게는 절연층을 베이스로 사용하여 복수의 배선막이 형성되고, 상기 배선막의 한쪽 끝은 반도체 소자의 전극에 접속될 반도체 소자측 단자로 사용되고, 상기 배선막의 다른쪽 끝에는 외부 단자가 형성된 필름 회로; 상기 배선막의 반도체 소자측 단자에 각각의 전극이 접속된 반도체 소자; 상기 반도체 소자를 둘러싸도록 상기 필름 회로에 접착된 보강판; 및 상기 보강판에 접착된 히트 싱크(heat sink)를 포함하며, 히트 싱크, 보강판, 필름 회로 및 반도체 소자가 서로 밀봉된 반도체 장치와 그 반도체 장치의 제조 방법, 및 그 반도체 장치가 채용된 전자 기기에 관한 것이다.
반도체 장치로서, 반도체 소자의 각각의 전극이 필름 회로의 각각의 리드의 팁 부분에 본딩되고, 반도체 소자와 필름 회로 사이의 공간은 수지를 이용하여 밀봉되며, 반도체 소자를 둘러싸기 위한 링 형태의 보강판이 필름 회로의 배면에 부착된 구조의 반도체 장치가 있다.
도 1a 및 도 1b는 이러한 종래의 반도체 장치를 나타내기 위한 단면도이다. 우선, 도 1a에 도시된 종래의 반도체 장치가 설명될 것이다. 이 도면에서, 기호 "a"는 필름 회로를 나타내고, 기호 "b"는 이 필름 회로의 베이스를 구성할 수 있는 폴리이미드 테이프를 나타내며, 기호 "c"는 리드를 구성하는 배선막을 나타내고, 기호 "d"는 베이스와 대향하여 배치되어, 필름 회로 "a"의 표면을 선택적으로 커버하기 위한 절연층을 나타낸다. 이 절연층은 예를 들어 솔더 레지스트(solder resist)로 구성된다. 또한, 기호 "e"는 절연층 "d"의 개구 "f" 내에 형성된 솔더링 볼이며, 개구 "f"는 리드 "c"의 표면을 노출시킨다. 또한, 솔더링 볼은 반도체 장치의 외부 단자를 구성한다.
기호 "g"는 반도체 소자를 나타내며, 이 반도체 소자 "g"의 전극은 리드 "c"의 장치 홀(device hole)"h"로 돌출된 부분의 팁 부분에 본딩된다. 기호 "i"는 반도체 소자 "g"와 필름 회로 "a" 사이의 공간을 밀봉하기 위한 수지를 나타낸다. 기호 "j"는 장방형 링 형태의 보강판을 나타낸다. 이 보강판 "j"은 접착제 "k"를 매개로 하여 필름 회로 "a"의 배면판의 반도체 소자 "g"를 둘러싸기 위한 위치에 접착된다.
다음으로, 도 1b에 도시된 종래의 반도체 장치가 설명될 것이다. 기호 "a`"는 리드를 구성하는 배선막 "c"이 상기 필름 회로의 베이스를 구성하는 폴리이미드 테이프 "b"의 배면에 형성되고, 리드 "c"를 노출시키는 개구 "f"가 상기 폴리이미드 테이프 "b" 내에 형성되며, 외부 단자를 구성하는 솔더링 볼 "e"이 상기 개구 "f" 내에 형성됨으로써 구성되는 필름 회로를 도시한다. 도 5a에 도시된 반도체 장치와 유사하게, 반도체 소자 "g"는 필름 회로 "a"의 리드 "c"에 접속되고, 반도체 소자 "g"와 필름 회로 "a`" 사이의 공간은 수지 "i"를 이용하여 밀봉된다. 그 다음, 장방형 링 형태의 보강판 "j"가 접착제 "k"를 매개로 하여 필름 회로 "a`"의 배면에 접착된다.
이제, 조립 방법이 설명될 것이다. 우선, 반도체 소자 "g"는 필름 회로(a(a`)) 상에 조립된다. 다음으로, 필름 회로(a(a`))와 반도체 소자 "g" 사이의 공간은 수지 "i"를 이용하여 밀봉된다. 그 다음, 보강판 "j"은 필름 회로(a(a`))의 배면에 접착된다. 순차적으로, 외부 단자를 구성하는 솔더링 볼 "e"이 형성된다.
한편, 도 1에 도시된 종래 기술에 따르면, 필름 회로(a(a`))와 보강판 "j" 사이에는 전기 접속이 형성되지 않는다. 결과적으로, 외부 잡음이 들어오는 것을 방지하기가 실질적으로 어렵다. 또한, 종래의 반도체 장치가 외부 잡음 생성원의 원인이 될 수도 있다는 문제점이 효과적으로 방지되지 못할 수 있다.
또한, 종래에 있어서는, 반도체 소자 "g"가 필름 회로(a(a`))에 조립된 후, 반도체 소자와 필름 회로 사이의 공간은 수자를 이용하여 밀봉되었다. 그 다음, 보강판 "j"은 필름 회로(a(a`))에 접착된다. 결과적으로, 접착제 "i"가 크게 돌출되기 때문에, 보강판 "j"은 장착되기 어렵다. 결과적으로, 도 1b에 도시된 바와 같이, 거대한 홀 "1"을 가지는 보강판 "j"을 사용해야만 한다. 그러나, 이것은 보강 효과를 저하시킬 수 있다. 다시 말해, 도 1b에 도시된 반도체 장치의 보강 효과가 저하될 수 밖에 없다.
이러한 문제를 해결하기 위해, 본 출원인은 (일본 특개평 제9-246315호 공보에 공개된) 일본 특허 출원 제8-54478호에 제시된 다음과 같은 기술을 개발해 왔다. 즉, 반도체 장치의 잡음 내성은 증가되어야만 하고, 보강판도 필름 회로 상에 문제 없이 집적될 수 있다. 이렇게 제시된 반도체 장치는 주변부 상에 형성된 그라운드 라인을 구성하는 배선막이 필름 회로 상에 제공되고, 보강판이 도전성을 가지는 것을 특징으로 한다. 그 다음, 이러한 그라운드 라인을 구성하는 배선막은 전술한 필름 회로의 주변부에서 이 도전성 보강판에 전기적으로 접속된다. 결과적으로, 반도체 소자를 둘러싸기 위한 보강판은 접지선으로서 사용될 수 있고, 따라서 다른 소자들을 정전기적으로 차폐할 수 있다.
이 반도체 장치는 다음과 같이 제조될 수 있다. 보강판은 필름 회로에 접착된다. 그 다음, 반도체 소자는 보강판에 의해 둘러싸인 위치에 배치되고, 이 반도체 소자의 각각의 전극은 필름 회로의 반도체 소자측 단자 상에 본딩된다. 결과적으로, 보강판, 필름 회로 및 반도체 소자는 서로 밀봉된다. 다시 말해, 이러한 반도체 장치 제조 방법에 따르면, 보강판이 필름 회로에 접착된 후, 반도체 소자가 필름 회로에 조립되고, 그 다음 밀봉된다. 결과적으로, 반도체 소자와 필름 회로 간의 공간을 밀봉하기 위한 밀봉 수지가 필름 회로와 보강판의 접착을 방해할 위험은 전혀 없다. 따라서, 보강판은 아무런 문제없이 장착될 수 있다. 또한, 조립 상황을 고려하여, 도 1b에 도시된 반도체 장치와 같은 큰 홀을 가지는 보강판을 사용할 필요가 없다. 따라서, 보강 효과가 저하될 위험은 없다.
도 2a 및 도 2b는 전술한 반도체 장치를 나타낸다. 이 반도체 장치가 이제 간단하게 설명될 것이다. 필름 회로(1)의 주변부 상으로 연장된 그라운드 라인을 구성하는 배선막(3E 및 3e) 및 도전성 보강판(25)을 사용하고 이 그라운드 라인(3E)을 구성하는 배선막은 예를 들어 도전성 페이스트(26)를 사용하여 필름 회로(1)의 주변부에서 이 도전성 보강판(25)에 전기적으로 접속된다. 히트 싱크(27)는, 필요한 경우 필름 회로(1)와 반도체 소자(4)의 배면에 접착된다.
그 다음, 이 반도체 장치는 다음과 같이 제조된다. 보강판(25)은 필름 회로(1) 상에 접착된다. 그 후, 반도체 소자(4)는 보강판(25)에 둘러싸인 위치에 배치되고, 반도체 소자(4)의 각각의 전극은 필름 회로(1)의 반도체 소자측 단자에 본딩된다. 그 다음, 보강판(25), 필름 회로(1) 및 반도체 소자(4)는 밀봉 수자(24)를 이용하여 서로 밀봉된다. 도면에서, 참조 번호(2)는 절연막을 나타내고, 참조 번호(3)는 배선막(리드)을 나타내며, 참조 번호(6)는 반도체 소자(4)의 전극을 나타내고, 참조 번호(7)는 도전성 보강판(25)을 필름 회로(1)에 접착시키기 위한 탄성 접착제를 나타내며, 참조 번호(28)는 밀봉 수지(24)가 주변부로 유출되는 것을 방지하기 위한 댐을 나타낸다.
한편, 전술한 도 2의 종래 기술에 따르면, 보강판은 보다 우수한 성능을 성취할 수 있는 정전 차폐 수단으로서 사용될 수 있다. 그러나, 잡음 발생 억제에는 한계가 있다. 이는 전원 라인과 그라운드 라인 사이에서 (전원 단자들 사이, 예를 들면, VDD와 VSS사이, 또는 VCC와 VEE사이에서) 표유하는 표유 용량(straying capacitance)의 증가에 따라 다음과 같은 한계가 존재하기 때문이다. 결과적으로, 표유 용량에 의해 발생하는 잡음을 흡수하기가 어렵다. 그 이유가 이제 상세하게 설명될 것이다.
전원 단자의 레벨 및 그라운드 레벨은 부하 변경 등에 따라 변하며, 이는 직접적으로 잡음을 야기할 수 있다. 이러한 잡음은 전원과 그라운드 사이에 존재하는 표유 용량에 의해 흡수될 수 있지만, 이러한 표유 용량이 작은 경우, 잡음은 충분히 흡수될 수 없다. 결과적으로, 전원과 그라운드 사이의 표유 용량이 커질수록, 잡음 흡수도 양호해진다. 그러나, 도 2에 도시된 종래의 반도체 장치에 따르면, 이러한 표유 용량은 전원 배선막과 그라운드 배선막 사이의 표유 용량 및 그라운드 (또는 전원)에 접속된 보강판과 전원 배선막 (또는 접지 배선막) 사이의 표유 용량으로만 구성된다.
본 발명은 이러한 문제점을 해결하기 위해 이루어진 것으로, 전원 단자들 간의 (전원과 그라운드 간의) 표유 용량을 증가시킴으로써, 베이스를 절연층으로 사용하여 복수의 배선막이 형성되고, 배선막의 한쪽 끝은 반도체 소자의 전극에 접속될 반도체 소자측 단자로 사용되고, 외부 단자는 배선막의 다른쪽 끝에 형성된 필름 회로; 배선막의 반도체 소자측 단자에 각각의 전극이 접속된 반도체 소자; 반도체 소자를 둘러싸기 위해 필름 회로에 접착된 보강판; 및 보강판에 접착된 히트 싱크(heat sink)를 포함하며, 히트 싱크, 보강판, 필름 회로 및 반도체 소자는 서로 밀봉된 반도체 장치의 잡음 내성을 향상시키는 것을 목적으로 한다.
전술한 목적을 달성하기 위해, 본 발명의 제1 양태에 따른 반도체 장치는, 보강판 및 히트 싱크 도전성을 가지고, 배선막의 반도체 소자측 단자 중 그라운드 단자는 도전성 보강판 및 도전성 히트 싱크 중 하나에 전기적으로 접속되며, 배선막의 반도체 소자측 단자 중 전원 단자는 도전성 보강판 및 도전성 히트 싱크 중 다른 하나에 전기적으로 접속된 것을 특징으로 한다.
결과적으로, 제1 양태의 반도체 장치에 따르면, 그라운드 단자가 도전성 보강판 및 도전성 히트 싱크 중 하나에 전기적으로 접속되고, 전원 단자는 도전성 보강판 및 도전성 히트 싱크 중 다른 하나에 전기적으로 접속되기 때문에, 보강판과 히트 싱크 간에 표유하는 표유 용량은 전원 라인과 그라운드 라인 간에도 표유할 수 있다. 결과적으로, 전원과 그라운드 간에 표유하는 표유 용량이 증가하여, 잡음도 효율적으로 흡수될 수 있다.
본 발명의 제2 양태에 따르면, 반도체 장치를 제조하는 방법에 있어서, 전술한 제1 양태의 반도체 장치를 제조하는 방법은, 보강판이 필름 회로에 접착된 후, 반도체 소자는 상기 보강판에 의해 둘러싸인 위치에 배치되고, 상기 필름 회로의 배선막의 각각의 반도체 소자측 단자는 반도체 소자의 각각의 단자에 접착되는 동시에, 반도체 소자측 단자 중 그라운드 단자는 도전성 보강판과 도전성 히트 싱크 중 하나와도 본딩되고, 전원 단자는 도전성 보강판과 도전성 히트 싱크 중 다른 하나와도 본딩되며, 그 후, 상기 도전성 히트 싱크, 상기 도전성 보강판, 상기 필름 회로 및 상기 반도체 소자는 수지를 이용하여 서로 밀봉된 것을 특징으로 한다.
결과적으로, 제2 양태의 반도체 장치 제조 방법에 따르면, 필름 회로의 배선막의 전원 단자 및 그라운드 단자는 반도체 소자의 전극뿐만 아니라, 보강판 또는 히트 싱크에도 접속되기 때문에(더블-본딩), 보강판과 히트 싱크 간에 표유하는 용량은 전원 단자 및 그라운드 단자 간에도 존재할 수 있다.
본 발명의 제3 양태에 따른 전자 기기는 제1 양태에서 언급된 반도체 장치를 포함하는 것을 특징으로 한다.
결과적으로, 제3 양태의 전자 기기에 따르면, 제1 양태의 반도체 장치가 사용되기 때문에, 잡음이 감소될 수 있다.
본 발명의 반도체 장치에서, 그라운드 단자는 보강판에 접속되고, 전원 단자는 히트 싱크에 접속될 수 있다. 반대로, 그라운드 단자가 히트 싱크에 접속되고, 전원 단자가 보강판에 접속될 수도 있다.
이하, 첨부된 도면과 함께 발명의 상세한 설명을 참조함으로써 본 발명을 보다 잘 이해할 수 있을 것이다.
도 1a 및 도 1b는 종래의 반도체 장치를 나타내기 위한 단면도.
도 2a는 종래의 다른 반도체 장치를 나타내기 위한 단면도이고, 도 2b는 그 반도체 장치의 일부를 도시하기 위한 평면도.
도 3은 본 발명의 제1 양태에 따른 반도체 장치를 도시하기 위한 단면도.
도 4a 내지 도 4i는 도 3에 도시된 반도체 장치의 필름 회로를 형성하고, 보강판을 접착하기 위한 순차적인 공정들을 나타내기 위한 단면도.
도 5a 내지 도 5c는 도 3에 도시된 반도체 장치의 보강판이 장착된 필름 회로에 반도체 소자를 조립한 것과 같은 반도체 장치의 완성을 나타내기 위한 단면도.
도 6은 본 발명의 반도체 장치가 채용된 전자 기기의 일례의 일부 절단 사시도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 필름 회로
2 : 절연막
3, 3d, 3e : 배선막(리드)
4 : 반도체 소자
7 : 접착제
24 : 밀봉제
25 : 보강판
27 : 히트 싱크
도면을 참조로 하여, 이러한 도면들에 도시된 실시예들과 관련하여 본 발명이 설명될 것이다. 도 3은 본 발명의 제1 실시예에 따른 반도체 장치를 도시하기 위한 단면도이다.
도면에서, 참조 번호(1)는 필름 회로를 나타낸다. 리드를 구성하는 다수의 배선막(3)은 절연층(2)의 배면측에 형성된다. 참조 번호(3e)는 배선막(3) 중 반도체 소자(4)(후에 설명됨)의 그라운드 단자에 접속된 그라운드 라인을 포함하는 배선막(리드)을 나타낸다. 참조 번호(3d)는 전원 단자의 전극에 접속된 전원 라인을 포함하는 배선막(리드)을 도시한다. 각각의 배선막(3, 3e, 3d)의 내부 에지는 절연층(2)의 장치 홀로 돌출되며, 반도체 소자(4)의 전극에 접속될 접속 단자를 포함한다. 이해를 돕기 위해, 도 3에서, 전원 라인을 구성하는 배선막(리드)(3d)은 경사진 격자의 래칭으로 나타내고, 그라운드 라인을 구성하는 배선막(3e)은 흑색으로 채색되어 있다. 참조 번호(6)는 절연층(2) 상에 형성되어, 플레이팅에 의해 리드를 노출시키는 개구(21)에 형성된 볼 전극(6)을 나타낸다. 이러한 볼 전극(6)은 예를 들어 니켈과 납 또는 금으로 제조된 2층 구조를 가진다.
참조 번호(25)는 예를 들어 알루미늄으로 제조된 장방형 링 형태의 보강판이다. 장방형 링 형태의 보강판(25)은 탄성 접착제(7)를 매개로 하여 필름 회로(1)의 배면에 접착된다. 이러한 보강판(25)은 적어도 보강판(25)의 일부가 필름 회로(1)로부터 돌출되도록 제조된다. 그 다음, 전술한 그라운드 라인을 구성하는 각각의 배선막(3d)의 내부 에지로부터 벗어난 부분은 이러한 돌출부의 상부면에 본딩되어, 배선막(3d)이 보강판(25)에 접속되어 있게 한다.
참조 번호(29)는 도전성 재료로 제조된 장방형의 도전성 링이다. 장방형의 도전성 링(29)은 보강판(25)의 내부에 접촉하지 않도록 보강판으로부터 떨어져서 배치된다. 전원 라인을 구성하는 배선막(3d)의 내부 에지로부터 벗어난 부분은 이 도전성 링(29)의 상부면 내부 주변부에 본딩된다.
참조 번호(4)는 전극이 배선막(3, 3d, 3e)의 팁 부분의 범프(16)에 본딩된 반도체 소자이다. 참조 번호(27)는 반도체 소자(4), 보강판(25) 및 도전성 링(29)의 배면에 접착된 히트 싱크이다. 히트 싱크(27)는 예를 들어 알루미늄으로 제조된다. 이러한 히트 싱크(27)는 절연 접착제(30)를 매개로 하여 보강판(25)에 접착되어, 히트 싱크(27)가 보강판(25)으로부터 전기적으로 절연되게 한다. 반대로, 히트 싱크(27)는 도전성 접착제(31)를 매개로 하여 도전성 링(29)에 접착된다. 이러한 히트 싱크(27)는 도전성 링(31)을 통해 필름 회로(1)의 그라운드 라인을 구성하는 배선막(3e)에 전기적으로 접속된다.
반도체 소자(4), 필름 회로(1), 보강판(25), 히트 싱크(27) 및 도전성 링(29)이 수지를 이용하여 서로 밀봉되긴 하지만, 밀봉 수지는 도면에 도시되지 않았음에 유의한다. 반면, 소자의 배면에서의 전위가 전원 레벨과 동일해지는 경우, 반도체 소자(4)는 도전성 접착제를 사용하여 히트 싱크(27)에 접착될 수 있다. 반대로, 소자의 배면에서의 전위가 전원 레벨과 동일하지 않은 경우, 반도체 소자(4)는 절연 접착제를 사용하여 히트 싱크(27)에 접착되어야만 한다. 그러나, 이것이 발명의 본질적인 부분은 아니다.
이러한 반도체 장치에서, 반도체 소자(4)를 둘러싸기 위한 보강판(25)은 전원 라인으로 사용될 수 있고, 히트 싱크(27)는 그라운드 라인으로 채용될 수 있다. 보강판(25) 및 히트 싱크(27)는 반도체 소자(4)를 다른 소자들로부터 정전기적으로 차폐할 수 있다. 결과적으로, 잡음이 반도체 장치의 외부로부터 반도체 소자(4) 내에 들어오는 것을 효율적으로 예방할 수 있다. 또한, 반도체 소자(4) 내에서 생성된 잡음이 반도체 소자의 외부로 방사되는 것을 방지하여, 정전 차폐 효과를 향상시킬 수 있다.
또한, 보강판(25)과 히트 싱크(27) 간에 표유하는 큰 정전 용량이 전원 라인과 그라운드 라인 간에 정의되는 표유 용량에 추가되고, 전원과 그라운드 간의 표유 용량은 극도로 증가한다. 결과적으로, 전원 라인 또는 그라운드 라인 내에서 전위 변동이 발생함으로써 잡음이 발생하는 경우에서도, 잡음은 이러한 큰 표유 용량의 존재에 의해 흡수되어 잡음이 거의 생성되지 않을 수 있다. 결과적으로, 반도체 장치의 잡음 내성이 향상된다.
도 3에 도시된 반도체 장치에서, 보강판(25)은 전원 라인에 접속되고, 히트 싱크(27)는 그라운드 라인에 접속됨에 유의한다. 반대로, 보강판(25)이 그라운드 라인에 접속되고, 히트 싱크(27)가 전원 라인에 접속될 수도 있다. 실시예의 경우와 대안적인 경우에서 성취되는 효과에는 큰 차이가 없다.
도 4a 내지 도 4i는 필름 회로를 형성하고 보강판을 접착하기 위한 순차적인 공정들을 나타내기 위한 단면도이다.
우선, 도 4a에 도시된 바와 같이, 3층 구조를 가지는 금속 적층판(11)이 준비된다. 이러한 적층판(11)은 예를 들어 150㎛ 두께의 구리층(12), 에칭 스토퍼(etching stopper)의 역할을 하는 3㎛ 두께의 알루미늄층(13), 및 구리 또는 니켈로 제조된 2㎛ 두께의 플레이팅 하부층(14)을 적층함으로써 제조된다. 플레이팅 하부층(14)은, 예를 들어 니켈층(예를 들어 2㎛ 두께)이 크롬층(예를 들어 0.2㎛ 두께)상에 형성된 것과 같은 다층 구조로 제조될 수 있다.
다음으로, 도 4b에 도시된 바와 같이, 배선막(리드)(3, 3d, 3e)은 플리에팅 하부층(14) 상에 형성된다. 구체적으로는, 네가티브 패턴의 레지스트가 이러한 배선막(3, 3d, 3e)을 형성하는 데 사용된 패턴에 대해 코팅된다. 하부층(14)은 이 레지스트를 마스크로 사용하고, 구리를 이용하여 플레이팅되며, 두께는 예를 들어 30㎛로 선택된다. 이러한 형성 방법이 수행되면, 사이드 에칭(side etching)은 없기 때문에, 매우 미세한 로드가 고정밀도로 제조될 수 있다.
반면에, 이러한 배선막(3, 3d, 3e)을 형성하는 데 있어서, 배선막(3d 및 3e)이 더블-본딩되어야 한다는 것은 중요한 사항이다 (즉, 배선막은 반도체 소자의 전극에 본딩되고, 배선막은 보강판 또는 도전성 링에 본딩되어야 함). 결과적으로, 내부로 돌출되는 이러한 배선막(3d 및 3e)의 길이는 나머지 배선막(3)의 길이보다 길어야 한다. 도 4에서, 리드의 경사진 격자로 표시되는 부분은 전원 라인을 구성하는 배선막(3d)의 내부 에지 부분이다. 이러한 전원 라인은 보통의 배선막(3)으로부터 돌출되어 있는 것으로 관찰될 수 있다. 그라운드 라인을 구성하는 배선막(3e)은 상기 배선막(3d)으로부터 은폐되어 있기 때문에, 이 배선막(3e)은 도 4에서 나타나지 않는다.
다음으로, 도 4c에 도시된 바와 같이, 금속 적층판(11)의 표면을 이 금속 적층 플레이트(11)를 관통하도록 선택적으로 에칭함으로써, 복수의 필름 회로가 집적되어 결합되는 리드 프레임 형태가 형성된다. 이 에칭 공정은 예를 들어 염화철 에칭 용액을 사용하여 수행될 수 있다. 참조 번호(30)는 상기 에칭 공정에 의해 형성된 외부 홀을 나타낸다.
다음으로, 절연층(절연 필름)(2)이 전술한 적층판(11)의 리드 형성 표면 측에 선택적으로 형성된다. 이 절연층(2)은, 감광성을 가지는 수지 재료가 사용되며, 이 감광성 수지 재료를 코팅하고, 노광시킨 다음 현상하는 방식으로 원하는 패턴으로 형성된다. 참조 번호(21, 21, …)는 절연층(2)의 각각의 배선막(3, 3d, 3e)의 볼 전극(6)이 형성될 부분을 노광시키는 데 사용되는 개구들이다. 절연층(2)은 이러한 개구(21, 21, …)를 가지도록 선택적으로 형성된다. 결과적으로, 예를 들어 레이저 공정을 이용하여 절연층(2)이 패터닝될 필요는 없다.
그 후, 수지막으로 제조된 링 형태의 댐(28)이 형성된다. 구체적으로는, 이 댐(28)은 반도체 소자(4)의 각각의 전극이 필름 회로(1)의 배선막(3, 3d, 3e)의 내부 에지 상에 본딩된 후, 이러한 배선막과 전극들이 수지를 이용하여 밀봉되는 경우에, 밀봉 수지가 배선막(3, 3d, 3e)으로부터 유출되는 것을 방지하는 역할을 한다. 그러나, 이 댐(28)은 반드시 필요한 것은 아니다. 도 4d는 댐(28)이 형성되어 있는 상태를 나타낸다.
다음으로, 도 4e에 도시된 바와 같이, 절연층(2)을 마스크로 사용하여, 외부 단자를 구성하는 솔더링 볼(6, 6,…)이 배선막(3, 3d, 3e)의 표면 상에 형성된다. 솔더링 볼(6, 6,…)은 니켈 플레이팅 공정(두께는 예를 들어 80 내지 110㎛로 선택됨)과 솔더링 공정 또는 금 플레이팅 공정(예를 들어 두께는 10 내지 30㎛로 선택됨)에 의해 수행된다.
다음으로, 도 4f에 도시된 바와 같이, 적층된 층(11)의 배면 상에 배치된 두꺼운 구리층(12)의 필름 회로(1)의 주요부(15)에 대응하는 부분은 배면으로부터 선택적 에칭에 의해 제거된다. 이러한 선택적 에칭 공정은 예를 들어 H2SO4/H2O2에칭 용액을 사용하여 수행된다. 이러한 에칭 용액이 사용되는 이유는 다음과 같다. 이 에칭 용액은 구리를 에칭시킬 수 있지만, 알루미늄은 에칭시킬 수 없으므로, 알루미늄층(13)이 에칭 스토퍼로서의 역할을 할 수 있게 하기 때문이다.
다음으로, 도 4g에 도시된 바와 같이, 전술한 배선층(3, 3d, 3e)을 마스크로 사용하여, 이러한 배선막의 하부층을 구성하는 플레이팅 하부층(3, 3d, 3e) 및 에칭 스토퍼를 구성하는 알루미늄층(13)은 둘 다 에칭된다. 결과적으로, 각각의 배선막(3, 3d, 3e)이 독립적으로 제공되고, 이러한 배선막들은 서로 전기적으로 단락되지 않는다.
다음으로, 도 4h에 도시된 바와 같이, 장방형 링 형태의 보강판(25)이 탄성 특성을 가지는 접착제(7)를 매개로 하여 필름 회로(1)의 주요부의 배면에 접착된다. 이러한 경우에서, 보강판(25)에 대한 중요한 사항이 있다. 즉, 이 보강판(25)의 내부 주변부는 필름 회로(1)의 내부 주변부(장치 홀)보다 작고, 필름 회로(1)가 보강판(25)과 중첩되는 경우, 보강판(25)의 내부 주변부는 필름 회로(1)의 장치 홀(1h)로 돌출된다. 이는 전원 라인을 구성하는 배선막(3d)의 내부 에지로부터 벗어난 부분이 보강판(25)에 본딩될 수 있기 때문이다.
다음으로, 도 4i에 도시된 바와 같이, 범프(16, 16,…)들은 각각의 배선막(3, 3d, 3e)의 에지부 상에 형성된다. 이러한 범프들은 반도체 소자(4) 측에 형성되어야 하며, 그렇지 않으면 이러한 범프들은 형성되지 않음에 유의한다.
본 실시예에서, 플레이팅 하부막 상에 선택적으로 형성된 레지스트 막을 마스크로 사용하여, 플레이팅된 막이 성장되는 방식으로 리드(3)가 형성된다. 대안적으로, 구리 또는 니켈로 제조된 층(14)이 더 두껍게 만들어지는 동시에, 리드는 이 층을 선택적 에칭 공정에 의해 에칭함으로써 형성될 수 있다.
다음으로, 도 5a 내지 도 5c를 참조하여, 반도체 소자를 보강판이 장착된 필름 회로에 조립하고, 도전성 링 및 히트 싱크를 조립하는 공정이 설명될 것이다.
도 5a에 도시된 바와 같이, 도전성 링(29)은 장방형 링 형태의 보강판(25) 내에 배치된다. 이 도전성 링(29)은, 범프가 이 도전성 링(29) 내에 고정될 수 있도록 표면 처리된다.
순차적으로, 도 5b에 도시된 바와 같이, 각각의 배선막(3)의 팁 부분의 범프(16, 16,…)는 싱글 포인트 본딩(single point bonding)에 의해 반도체 소자(4)의 전극 패드(5, 5,…)에 접속된다. 이 싱글 포인트 본딩과 관련하여, 전원 라인을 구성하는 배선막(3d)에 있어서, 이 배선막(3d)의 팁 부분이 반도체 소자(4)의 전원 단자를 구성하는 전극 패드(5)에 본딩된 후, 팁 부분으로부터 약간 떨어진 부분은 보강판(25)의 상부면 상에 본딩된다. 또한, 그라운드 라인을 구성하는 배선막(3e)에 있어서, 배선막(3e)의 팁 부분이 반도체 소자(4)의 그라운드 단자를 구성하는 전극 패드(5)에 본딩된 후, 팁 부분으로부터 약간 떨어진 부분도 도전성 링(29)의 상부면 상에 본딩된다. 대안적으로, 배선막(3d)을 도전성 링(29)에 접속시키는 것도 물론 가능하며, 배선막(3e)을 보강판(25)에 접속시키는 것도 가능하다.
다음으로, 도 5c에 도시된 바와 같이, 히트 싱크(27)는 반도체 소자(4), 보강판(25) 및 도전성 링(29)의 배면에 부착된다. 이러한 경우에서, 도전성 링(29)이 도전성 접착제(31)를 이용하여 히트 싱크(27)에 부착되는 반면, 보강판(25)은 절연 접착제(30)를 이용하여 히트 싱크(27)에 접착되는 것은 중요한 사항이다. 그러면, 보강판(25)과 히트 싱크(27) 간의 표유 용량, 그리고 전원 단자와 그라운드 단자 간의 표유 용량은 절연 접착제(30)의 재료(유전 상수) 또는 이 절연 접착제(30)의 두께에 따라 제어될 수 있다.
그 후, 외부 단자를 구성하는 솔더링 전극(6, 6,…)은 리플로우 퓨징(reflow fusing)에 의해 돔 형태로 성형된다. 그 다음, 이 솔더링 전극(6, 6,…)은 수지로 밀봉된다. 다음으로, 리드 프레임 성형 금속 적층체(11) 중 불필요한 부분은 제거되고, 각각의 필름 회로(1)는 서로 독립적으로 분리된다. 결과적으로, 도 3에 도시된 바와 같은 본 발명에 따른 반도체 소자가 제조될 수 있다 (도 3에서 수지 표시는 생략되었음에 유의한다).
도 3에 도시된 전술한 반도체 장치는 각각의 전자 기기에 채용될 수 있다. 상세하게는, 이 반도체 장치가 잡음 내성이 요구되는 휴대 전화 등에 사용되는 경우, 본 반도체 장치가 가지는 저잡음 이점은 효율적으로 실현될 수 있다. 도 6은 이러한 전자 기기(휴대 전화)의 예시(A)를 나타낸다. 이 전자 기기에서, 마더 보드(B) 상에 집적된 본 발명에 따른 반도체 장치(C)가 제공되고, 이 반도체 장치(C)는 이 전자 기기의 내부 회로 중 적어도 일부를 구성한다. 결과적으로, 보강판과 히트 싱크 간에 표유하는 표유 용량은 전원과 그라운드 간에 표유할 수 있다. 그러므로, 잡음은 이러한 큰 표유 용량에 의해 효과적으로 제거될 수 있으며, 반도체 장치의 잡음 내성도 증가될 수 있다.
제1 양태의 반도체 장치에 따르면, 그라운드 단자는 도전성 보강판과 도전성 히트 싱크 중 하나에 접속되고, 전원 단자는 도전성 보강판과 도전성 히트 싱크 중 다른 하나에 접속된다. 결과적으로, 보강판과 히트 싱크 간에 표유하는 정전 용량은 전원과 그라운드 간에도 표유할 수 있다. 따라서, 전원과 그라운드 간에 존재하는 표유 용량은 증가할 수 있다. 그러므로, 이러한 큰 표유 용량에 의해 잡음은 효과적으로 제거될 수 있고, 따라서 반도체 장치의 잡음 내성도 향상될 수 있다.
제2 양태의 반도체 장치를 제조하는 방법에 따르면, 필름 회로의 배선막의 전원 단자 및 그라운드 단자는 반도체 소자의 전극들뿐만 아니라 보강판 또는 히트 싱크에도 본딩된다(더블-본딩). 결과적으로, 보강판과 히트 싱크 간에 표유하는 용량은 전원 단자와 그라운드 단자 간에도 표유할 수 있다.
제3 양태의 전자 기기에 따르면, 전원과 그라운드 간에 큰 표유 용량을 가지는 반도체 장치가 채용되고, 이 표유 용량은 잡음을 흡수할 수 있기 때문에, 잡음은 훨씬 감소될 수 있다.

Claims (3)

  1. 절연층을 베이스로 사용하여 복수의 배선막이 형성되고, 상기 배선막의 한쪽 끝은 반도체 소자의 전극에 접속될 반도체 소자측 단자로 사용되고, 상기 배선막의 다른쪽 끝에는 외부 단자가 형성된 필름 회로; 상기 배선막의 반도체 소자측 단자에 각각의 전극이 접속된 반도체 소자; 상기 반도체 소자를 둘러싸도록 상기 필름 회로에 접착된 보강판; 및 상기 보강판에 접착된 히트 싱크(heat sink)를 포함하며, 상기 히트 싱크, 상기 보강판, 상기 필름 회로 및 상기 반도체 소자는 서로 밀봉된 반도체 장치에 있어서,
    상기 보강판 및 상기 히트 싱크는 모두 도전성을 가지고,
    상기 배선막의 상기 반도체 소자측 단자 중 그라운드 단자가 상기 도전성 보강판 및 상기 도전성 히트 싱크 중 하나에 전기적으로 접속되며,
    상기 배선막의 상기 반도체 소자측 단자 중 전원 단자가 상기 도전성 보강판 및 상기 도전성 히트 싱크 중 다른 하나에 전기적으로 접속된 반도체 장치.
  2. 절연층을 베이스로 사용하여 복수의 배선막이 형성되고, 상기 배선막의 한쪽 끝은 반도체 소자의 전극에 접속될 반도체 소자측 단자로 사용되고, 상기 배선막의 다른쪽 끝에는 외부 단자가 형성된 필름 회로; 상기 배선막의 반도체 소자측 단자에 각각의 전극이 접속된 반도체 소자; 상기 반도체 소자를 둘러싸도록 상기 필름 회로에 접착된 보강판; 및 상기 보강판에 접착된 히트 싱크(heat sink)를 포함하며, 상기 보강판 및 상기 히트 싱크는 도전성을 가지고, 상기 배선막의 상기 반도체 소자측 단자 중 그라운드 단자는 상기 도전성 보강판 및 상기 도전성 히트 싱크 중 하나에 전기적으로 접속되고, 상기 배선막의 상기 반도체 소자측 단자 중 전원 단자는 상기 도전성 보강판 및 상기 도전성 히트 싱크 중 다른 하나에 전기적으로 접속되며,상기 히트 싱크, 상기 보강판, 상기 필름 회로 및 상기 반도체 소자는 서로 밀봉된 반도체 장치를 제조하는 방법에 있어서,
    상기 도전성 보강판을 상기 필름 회로에 접착하는 단계를 포함하며,
    상기 접착 단계 후에, 상기 반도체 소자는 상기 보강판에 의해 둘러싸인 위치에 배치되고, 상기 필름 회로의 상기 배선막의 각각의 반도체 소자측 단자는 상기 반도체 소자의 각각의 전극에 본딩되는 동시에, 상기 반도체 소자측 단자 중 그라운드 단자는 상기 도전성 보강판과 상기 도전성 히트 싱크 중 하나와도 본딩되고, 상기 전원 단자는 상기 도전성 보강판과 상기 도전성 히트 싱크 중 다른 하나와도 본딩되며,
    그 후, 상기 도전성 히트 싱크, 상기 도전성 보강판, 상기 필름 회로 및 상기 반도체 소자는 수지를 이용하여 서로 밀봉된 반도체 장치 제조 방법.
  3. 전자 기기에 있어서,
    절연층을 베이스로 사용하여 복수의 배선막이 형성되고, 상기 배선막의 한쪽 끝은 반도체 소자의 전극에 접속될 반도체 소자측 단자로 사용되고, 상기 배선막의 다른쪽 끝에 외부 단자가 형성된 필름 회로; 상기 배선막의 반도체 소자측 단자에 각각의 전극이 접속된 반도체 소자; 상기 반도체 소자를 둘러싸기 위해 상기 필름 회로에 접착된 보강판; 및 상기 보강판에 접착된 히트 싱크를 포함하며, 상기 보강판 및 상기 히트 싱크는 모두 도전성을 가지고, 상기 배선막의 상기 반도체 소자측 단자 중 그라운드 단자는 상기 도전성 보강판 및 상기 도전성 히트 싱크 중 하나에 전기적으로 접속되며, 상기 배선막의 상기 반도체 소자측 단자 중 전원 단자는 상기 도전성 보강판 및 상기 도전성 히트 싱크 중 다른 하나에 전기적으로 접속되고, 상기 히트 싱크, 상기 보강판, 상기 필름 회로 및 상기 반도체 소자는 수지를 이용하여 서로 밀봉된 반도체 장치
    를 최소한 포함하는 전자 기기.
KR1019990000303A 1998-01-09 1999-01-08 반도체 장치와 그 제조 방법, 및 전자 기기 KR19990067806A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1998-002714 1998-01-09
JP10002714A JPH11204699A (ja) 1998-01-09 1998-01-09 半導体装置とその製造方法と電子装置

Publications (1)

Publication Number Publication Date
KR19990067806A true KR19990067806A (ko) 1999-08-25

Family

ID=11536984

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990000303A KR19990067806A (ko) 1998-01-09 1999-01-08 반도체 장치와 그 제조 방법, 및 전자 기기

Country Status (5)

Country Link
US (1) US6118178A (ko)
JP (1) JPH11204699A (ko)
KR (1) KR19990067806A (ko)
SG (1) SG73599A1 (ko)
TW (1) TW398047B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6110761A (en) * 1997-08-05 2000-08-29 Micron Technology, Inc. Methods for simultaneously electrically and mechanically attaching lead frames to semiconductor dice and the resulting elements
US6300168B1 (en) * 1999-01-07 2001-10-09 Sony Corp Method of manufacturing a semiconductor device
US6368894B1 (en) * 1999-09-08 2002-04-09 Ming-Tung Shen Multi-chip semiconductor module and manufacturing process thereof
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
US6731012B1 (en) * 1999-12-23 2004-05-04 International Business Machines Corporation Non-planar surface for semiconductor chips
JP3531733B2 (ja) * 2000-08-08 2004-05-31 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体集積回路装置、電気回路装置、電子機器及び制御機器
KR100535181B1 (ko) * 2003-11-18 2005-12-09 삼성전자주식회사 디커플링 커패시터를 갖는 반도체 칩 패키지와 그 제조 방법
TWI239617B (en) * 2004-11-03 2005-09-11 Advanced Semiconductor Eng Cavity-down thermally enhanced package
CN101919050B (zh) * 2008-02-01 2012-02-29 瑞萨电子株式会社 半导体器件
TWI523587B (zh) * 2012-12-14 2016-02-21 相互股份有限公司 封裝基板與電子組裝體
US11557489B2 (en) * 2018-08-27 2023-01-17 Intel Corporation Cavity structures in integrated circuit package supports

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
JP2595909B2 (ja) * 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
US5945741A (en) * 1995-11-21 1999-08-31 Sony Corporation Semiconductor chip housing having a reinforcing plate
DE19522971A1 (de) * 1995-06-28 1997-01-02 Bosch Gmbh Robert Heckenschere
JP3549294B2 (ja) * 1995-08-23 2004-08-04 新光電気工業株式会社 半導体装置及びその実装構造
JP2970491B2 (ja) * 1995-09-20 1999-11-02 ソニー株式会社 半導体パッケージ及びその製造方法
JP2814966B2 (ja) * 1995-09-29 1998-10-27 日本電気株式会社 半導体装置
US5760465A (en) * 1996-02-01 1998-06-02 International Business Machines Corporation Electronic package with strain relief means
JPH09232368A (ja) * 1996-02-20 1997-09-05 Fujitsu Ltd 半導体装置
JPH1098072A (ja) * 1996-09-20 1998-04-14 Hitachi Ltd 半導体装置及びその製造方法
US6020637A (en) * 1997-05-07 2000-02-01 Signetics Kp Co., Ltd. Ball grid array semiconductor package
JPH1197573A (ja) * 1997-09-19 1999-04-09 Sony Corp 半導体パッケージ
JP3087709B2 (ja) * 1997-12-08 2000-09-11 日本電気株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPH11204699A (ja) 1999-07-30
SG73599A1 (en) 2000-06-20
US6118178A (en) 2000-09-12
TW398047B (en) 2000-07-11

Similar Documents

Publication Publication Date Title
US5866942A (en) Metal base package for a semiconductor device
US5945741A (en) Semiconductor chip housing having a reinforcing plate
US6514847B1 (en) Method for making a semiconductor device
US6093970A (en) Semiconductor device and method for manufacturing the same
US6927489B1 (en) Semiconductor device provided with rewiring layer
KR100483642B1 (ko) 반도체장치및반도체장치의제조방법
JP2002343902A (ja) 半導体装置用テープキャリア及びそれを用いた半導体装置
KR20000075876A (ko) 반도체 장치 및 그 제조방법
US20040136123A1 (en) Circuit devices and method for manufacturing the same
US7163613B2 (en) Method of manufacturing a semiconductor device by forming plating layers having differing thicknesses
KR19990067806A (ko) 반도체 장치와 그 제조 방법, 및 전자 기기
US6256207B1 (en) Chip-sized semiconductor device and process for making same
US6403895B1 (en) Wiring substance and semiconductor
KR930004248B1 (ko) 반도체소자패키지 및 반도체소자패키지 탑재배선회로기판
US6300168B1 (en) Method of manufacturing a semiconductor device
JPH1187560A (ja) 半導体装置
JP2937111B2 (ja) 半導体装置とその製造方法
JPH0425038A (ja) 半導体装置およびその製造方法ならびに半導体装置を用いた電子回路装置
JP2002164658A (ja) モジュール基板
JP3617073B2 (ja) 電子部品搭載用基板及びその製造方法
JP2005158777A (ja) 半導体装置及びその製造方法
JP2630294B2 (ja) 混成集積回路装置およびその製造方法
JPH09246416A (ja) 半導体装置
JP2000058695A (ja) 半導体装置及びその製造方法
JP4330411B2 (ja) 回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application