JP4330411B2 - 回路装置 - Google Patents

回路装置 Download PDF

Info

Publication number
JP4330411B2
JP4330411B2 JP2003331636A JP2003331636A JP4330411B2 JP 4330411 B2 JP4330411 B2 JP 4330411B2 JP 2003331636 A JP2003331636 A JP 2003331636A JP 2003331636 A JP2003331636 A JP 2003331636A JP 4330411 B2 JP4330411 B2 JP 4330411B2
Authority
JP
Japan
Prior art keywords
conductive pattern
guard
circuit device
conductive
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003331636A
Other languages
English (en)
Other versions
JP2005101180A (ja
Inventor
敦史 加藤
敦史 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2003331636A priority Critical patent/JP4330411B2/ja
Priority to TW093124778A priority patent/TWI244713B/zh
Priority to KR1020040074494A priority patent/KR100611298B1/ko
Priority to US10/947,652 priority patent/US20050092508A1/en
Priority to CNB200410011913XA priority patent/CN100417309C/zh
Publication of JP2005101180A publication Critical patent/JP2005101180A/ja
Application granted granted Critical
Publication of JP4330411B2 publication Critical patent/JP4330411B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Description

本発明は回路装置に関し、特に、導電パターン同士のリーク電流を抑止する構造を有する回路装置に関するものである。
図６を参照して、従来型の半導体装置１００の構成について説明する。図６（Ａ）は半導体装置１００の平面図であり、図６（Ｂ）はその断面図である（特許文献１参照）。
図６（Ａ）を参照して、半導体装置１００の中央部には導電材料から成るランド１０２が形成され、ランド１０２の周囲には多数個のリード１０１の一端が接近している。リード１０１の一端は金属細線１０５を介して半導体素子１０４と電気的に接続され、他端は封止樹脂１０３から露出している。封止樹脂１０３は、半導体素子１０４、ランド１０２およびリード１０１を封止して一体に支持する働きを有する。
特開平１１−３４０２５７号公報
しかしながら、上述した半導体装置１００では、電位が大きく異なるリード１０１同士が近接した場合、両者の間にリーク電流が発生する恐れがあった。特に、片方のリード１０１のインピーダンスが高い場合、このリーク電流がインピーダンスの高いリード１０１に流れ込むことにより、装置内部に構成される電気回路の特性が変化してしまう問題があった。
本発明は上述した問題点を鑑みて成されたものであり、本発明の主な目的は、パターン間のリーク電流を抑止する構造を有する回路装置を提供することにある。
本発明は、半導体素子と導電パターンとが樹脂モールドされた回路装置に於いて、前記半導体素子の高インピーダンスの入力端子と接続された第１の導電パターンと、前記第１の導電パターンに近接されて設けた第２の導電パターンと、前記第１の導電パターンと前記第２の導電パターンとの間に延在されるガード導電パターンとを備え、前記ガード導電パターンは、前記半導体素子が実装されるダイパッドから連続して延在することを特徴とする。
本発明の回路装置によれば、電位の異なる導電パターンの間にガード導電パターンを延在させることにより、装置内部でのリーク電流を抑止することができる。従って、装置に内蔵される電気回路の特性を向上させることができる。更に、実装基板側でリーク電流の対策を省いた構成にすることができるので、実装基板のパターン構造を簡略化することができる。
図１を参照して、本形態の回路装置１０の構成を説明する。図１（Ａ）は回路装置１０Ａの平面図であり、図１（Ｂ）および図１（Ｃ）はその断面図である。
図１（Ａ）を参照して、本形態の回路装置１０は、回路素子１２と所望の導電パターン１２を有し一体に樹脂モールドされた回路装置に於いて、回路素子１３の高インピーダンスの入力端子と接続された第１の導電パターン１２Ａと、第１の導電パターンに近接されて設けた第２の導電パターン１２Ｂと、第１および第２の導電パターン間に延在されるガード導電パターン１２Ｃとを備え、第１の導電パターン１２Ａと第２の導電パターン１２Ｂとの間のリーク電流を防止する構成となっている。以下にて各要素の詳細および関連構成を説明する。
第１の導電パターン１２Ａ、第２の導電パターン１２Ｂ、および、ガード導電パターン１２Ｃは銅等の金属から成る。そして、これらの導電パターン１２は、エッチングにより形成される分離溝１９に充填された封止樹脂１８により分離されている。
回路素子１３は、ここでは、半導体素子１３Ａおよびチップ素子１３Ｂから成っている。また、ＬＳＩチップ、ベアのトランジスタチップ、ダイオード等の能動素子を回路素子１３として採用することができる。更にまた、チップ抵抗、チップコンデンサ、または、インダクタ等の受動素子を回路素子１３として採用することもできる。具体的な接続構造としては、半導体素子１３Ａは、その裏面が導電パターン１２より成るダイパッドに固着されている。そして、半導体素子１３Ａの表面の電極と導電パターン１２から成るボンディングパッドとは、金属細線１５を介して電気的に接続されている。また、半導体素子１３Ａはフェイスダウンで接続することも可能である。チップ素子１３Ｂは、その両端の電極が、半田等のロウ材を介して導電パターン１２に固着されている。
封止樹脂１８は、インジェクションモールドにより形成される熱可塑性樹脂、または、トランスファーモールドより形成される熱硬化性樹脂からなる。そして、封止樹脂１８は装置全体を封止する働きを有すると同時に、装置全体を機械的に支持する機能も有する。図１（Ｂ）を参照して、封止樹脂１８は、導電パターン１２の裏面を外部に露出させて、回路素子１３、金属細線１５、および、導電パターン１２を封止している。
また、導電パターン１２が露出する封止樹脂１８の下面は、外部電極１７が形成される箇所を除いて、樹脂から成るレジスト１６により被覆されている。外部電極１７は半田等のロウ材から成り、導電パターン１２の裏面に形成されている。
図１（Ａ）を参照して、本発明の利点であるリーク電流を抑止する導電パターン１２の構成を具体的に説明する。
図１（Ａ）の第１の領域Ａ１を参照して、第１の導電パターン１２Ａは、金属細線１５を介して半導体素子１３Ａと電気的に接続されている。そして、この第1の導電パターン１２Ａは、他の導電パターンと比較して、インピーダンスが高い導電パターンである。一例として、第１の導電パターン１２Ａは、ＯＰアンプ(Operational Amplifier)の反転入力部、または、非反転入力部に接続することができる。このことから、第1の導電パターン１２Ａのインピーダンスは、例えば、数百キロΩ〜数メガΩ程度であり、非常に高い。このことを換言すると、第1の導電パターン１２Ａを流れる電流は非常に小さくなっている。具体的に、オペアンプの入力端子に接続された第1の導電パターン１２Ａに流れる電流の値は、例えば、数マイクロアンペア程度である。ここでは、第１の導電パターンは、ＩＣである半導体素子１３Ａに接続されているが、上記した他の回路素子１３に接続しても良い。
第２の導電パターン１２Ｂは、上述した第１の導電パターン１２Ａに近接されて設けられている。この第２の導電パターン１２Ｂは、上述した第１の導電パターン１２Ａとは電位が異なる導電パターンである。例えば、第１の導電パターンよりも電位が高いパターン、または、第１の導電パターン１２Ａよりも電位が低いパターンを第２の導電パターン１２Ｂとして採用することができる。
このように、第１の導電パターン１２Ａと第２の導電パターン１２Ｂとは電位が異なる。従って、この電位差により、第２の導電パターン１２Ｂから第１の導電パターン１２Ａへリーク電流が流入する恐れがある。第１の導電パターン１２Ａのインピーダンスが高く、第２の導電パターン１２Ｂの電位が高い場合を考えると、この問題は顕著である。この理由は、リーク電流によるオペアンプの誤動作が発生する恐れがあるからである。そこで本願では、この問題をガード導電パターン１２Ｃにより解決している。
ガード導電パターン１２Ｃは、第１の導電パターン１２Ａと第２の導電パターン１２Ｂとの間を延在して、第１の導電パターン１２Ａと第２の導電パターン１２Ｂとの間に発生するリーク電流を抑止する導電パターンである。ここでは、ガード導電パターン１２Ｃが、第１の導電パターン１２Ａと第２の導電パターン１２Ｂとの間を直線的に延在している。ガード導電パターン１２Ｃとしては、第２の導電パターン１２Ｂよりも第１の導電パターン１２Ａに電位が近い導電パターンが採用される。回路装置１０Ａを構成する導電パターン１２のなかでも、最も第１の導電パターン１２Ａに電位が近い導電パターン１２を、ガード導電パターン１２Ｃとして採用することもできる。更に、ガード導電パターン１２Ｃとしては、装置に内蔵される回路素子１３と電気的に接続される導電パターン１２を採用することができる。
回路装置１０Ａ内部に、第１の導電パターン１２Ａに電位が近い導電パターン１２が無い場合は、回路装置の外部から第１の導電パターン１２Ａに近い電位を引き回すことができる。具体的には、回路装置１０Ａが実装される基板側の導電路から、外部電極１７を介して、ガード導電パターン１２Ｃに電位を引き回すことができる。この様な場合に於いては、ガード導電パターン１２Ｃは必ずしも回路素子１３と接続される必要な無い。従って、このような場合は、ガード導電パターン１２Ｃは、第１の導電パターン１２Ａと第２の導電パターン１２Ｂとの間との間を延在する配線部のみで構成することができる。
第１の導電パターン１２Ａとして、オペアンプの入力端子が採用された場合を考える。例として、オペアンプの入力電位が小さく設定されている場合、ガード導電パターン１２Ｃとしては、接地電位と接続された導電パターン１２を採用することができる。この構成により、電位の高い第２の導電パターン１２Ｂから、第１の導電パターン１２Ａ側にリーク電流が流れた場合でも、そのリーク電流は、ガード導電パターン１２Ｃにより吸収される。また、上述したように、第１の導電パターン１２Ａとガード導電パターン１２Ｃとは、電位が近似しているので、両者の間にリーク電流は基本的には発生しない。
図１（Ａ）の第２の領域Ａ２を参照して、リーク電流による問題を解決するための他の構成を説明する。ここでは、第１の導電パターン１２Ａの周囲を囲むように、ガード導電パターン１２Ｃが形成されている。この構成により、第１の導電パターン１２Ａへのリーク電流の流入防止の効果を更に向上させることができる。また、第１の導電パターン１２Ａが、電位の異なる第２の導電パターン１２Ｂに囲まれた場合でも、この構成により、リーク電流の流入を防止することができる。ここでは、リング上のガード導電パターン１２は回路素子１３に電気的に接続されているが、上述したように、回路装置１０Ａの外部から電位を引き回すこともできる。
図１（Ａ）の第３の領域Ａ３を参照して、リーク電流による問題を解決するための他の構成を説明する。ここでは、ガード導電パターン１２Ｃは、配線部１２Ｄを介して、離間した導電パターン１２から引き回されている。第１の導電パターン１２Ａに電位が近い導電パターンが、第１の導電パターン１２Ａから離間している場合は、このように配線部１２Ｄを延在させることで、ガード導電パターン１２Ｃを形成することができる。ここでは、導電パターン１２から成る配線部１２Ｄにより電位を引き回しているが、金属細線１５を用いることも可能である。
図１（Ｃ）を参照して、ここでは回路素子１３として、半導体素子１３Ａおよびチップ素子１３Ｂが採用されている。この様に、複数個の回路素子１３を回路装置１０Ａに内蔵させることもできる。
図２を参照して他の形態の回路装置１０Ｂの構成を説明する。図２（Ａ）は回路装置１０Ｂの平面図であり、図２（Ｂ）はその断面図である。この図に示す回路装置１０Ｂの基本的構成は図１に示した１０Ａと同様であり、相違点は、導電パターン１２の延在構造にある。この相違点を中心に以下の説明を行う。
図２（Ａ）の第４の領域Ａ４を参照して、本形態のガード導電パターン１２Ｃは、回路素子１３としての半導体素子１３Ａの下方を延在している。この領域Ａ４に位置する第１の導電パターン１２Ａに電位が近い導電パターン１２Ｅは、平面的に半導体素子１３Ａを挟んだ位置にある。具体的には、第１の導電パターン１２Ａと、このパターンに電位が近い導電パターン１２Ｅは、回路装置１０Ｂの対向する周辺部付近に位置している。本願では、半導体素子１３Ａの下方に形成される配線部１２Ｄを介して、ガード導電パターン１２Ｃと導電パターン１２Ｅとを電気的に接続することができる。即ち、回路素子１３が配置される領域を除外してパターンを引き回すのではなく、導電パターン１２同士を最短で接続することができる。
図２（Ａ）の第５の領域Ａ５を参照して、第１の導電パターン１２Ａと第２の導電パターン１２Ｂとの間に延在したガード導電パターン１２Ｃは、回路素子１３と電気的に接続されていない。つまり、ガード導電パターン１２Ｃは、配線部として延在する部分を形成し、外部電極１７を介して回路装置１０Ｂの外部と接続されている。この構成により、回路装置１０Ｂ内部の導電パターン１２に、第１の導電パターン１２Ａに近似した電位の導電パターン１２が無い場合でも、外部から電位を引き回すことができる。
図２（Ｂ）を参照して、回路装置１０Ｂの断面の構造を説明する。導電パターン１２は、被覆樹脂２４にて被覆され、この被覆樹脂２４の表面に半導体素子１３Ａが固着されている。この構成により、半導体素子１３Ａ等の回路素子１３が配置される領域の下方に、導電パターン１２を引き回すことができるので、配線密度を向上させることができる。また、回路素子１３と電気的に接続される箇所の導電パターン１２の上面は、被覆樹脂２４から露出している。ここは、ボンディングパッドと成る領域の導電パターン１２の上面が、被覆樹脂２４から露出している。
図３を参照して、他の形態の回路装置１０Ｃの構成を説明する。図３（Ａ）は回路装置１０Ｂの平面図であり、図３（Ｂ）はその断面図である。この図に示す回路装置１０Ｃの基本的構成は図１に示した回路装置１０Ａと同様であり、相違点は、複数の配線層を有することにある。この相違点を中心に以下の説明を行う。図３（Ｂ）を参照して、ここでは、絶縁層３２を介して積層された第１の配線層２０および第２の配線層２１から成る２層の配線層を有する。第１の配線層２０と第２の配線層２１とは、絶縁層３２を貫通する接続部２３を介して電気的に接続される。なお、配線層の構造としては、３層以上の配線構造を構成することも可能である。
図３（Ａ）を参照して、上層の配線層である第１の配線層は実線で示されており、下層の配線層である第２の配線層は点線で示されている。この図の第６の領域Ａ６を参照して、第１の導電パターン１２Ａ、第２の導電パターン１２Ｂ、および、ガード導電パターン１２Ｃは、第１の配線層２０から形成されている。このように、第１の配線層２０から成る第１の導電パターン１２Ａと第２の導電パターン１２Ｂとの間に発生するリーク電流を、同じく第１の配線層２０から成るガード導電パターン１２Ｃで抑止することができる。
同図の第７の領域Ａ７を参照して、ここでは、第１の導電パターン１２Ａおよび第２の導電パターン１２Ｂは第１の配線層２０からなり、ガード導電パターン１２Ｃは第２の配線層から成る。図３（Ｂ）を参照して、上層の第１の配線層２０同士のリーク電流の抑止を、下層の第２の配線層２１から成るガード導電パターン１２Ｃにより行うことができる。ここでのガード導電パターン１２Ｃは、接続部２３を介して第１の配線層２０や回路素子１３と電気的に接続されるものでも良い。更に、ここでのガード導電パターン１２Ｃは、第１の配線層２０や回路素子１３と電気的に接続されないものでも良い。
同図の第８の領域Ａ８を参照して、ここでは、第１の導電パターン１２Ａおよび第２の導電パターン１２Ｂは第１の配線層２０からなる。そして、第２の配線層から成る配線部１２Ｄによりガード導電パターン１２Ｃは引き回されている。従って、第１の導電パターン１２Ａと電位が近似する導電パターン１２が、第１の導電パターン１２Ａから離間した位置にある場合でも、第２の配線層２１に形成される配線部１２Ｄにより、パターンの引き回しを行うことができる。
上記の説明では、上層の第１の配線層２０同士のリーク電流を抑止するための構成を説明したが、同様の構成により下層の第２の配線層２１同士のリーク電流を抑止することができる。即ち、第１の配線層２０にガード導電パターン１２Ｃを形成することで、第２の配線層２１同士のリーク電流を防止することができる。更に、第２の配線層２１にガード導電パターン１２Ｃを設けることで、第１の配線層２０同士のリーク電流を防止することもできる。更にまた、第１の配線層２０および第２の配線層２１の両層に、同様の形状のガード導電パターン１２Ｃを形成することも可能であり、リーク電流を防止する効果を更に向上させることができる。
図４を参照して、他の形態の回路装置１０Ｄの構成を説明する。同図に断面を示す回路装置１０Ｄの基本的な構成は、図３に示した回路装置１０Ｃと同様であり、相違点は支持基板３１を有している点にある。この支持基板３１としては、ガラスエポキシ基板等の樹脂製の基板、セラミック基板、金属基板、等の周知の基板を用いることができる。
図５の断面図を参照して、実装基板２５に実装された回路装置１０Ａの構成を説明する。ここでは、図１で説明した回路装置１０Ａを用いて説明するが、以下の構成は他の図を用いて説明した回路装置１０にも適用可能である。
導電パターン１２の裏面に形成されたロウ材から成る外部電極１７を介して、実装基板２５の表面に形成された導電路２６に回路装置１０Ａは固着されている。第１の導電パターン１２Ａは、外部接続電極１７を介して、第１の導電路２６Ａに接続されている。そして、第２の導電パターン１２Ｂは、接続電極１７を介して第２の導電路２６Ｂに接続されている。更に、ガード導電パターン１２Ｃは、実装基板２５側のガード導電路２６Ｃに外部電極１７を介して接続されている。ここで、実装基板２５側のガード導電路２６Ｃは、ガード導電パターン１２Ｃと必ずしも接続される必要は無く、第１の導電パターン１２Ａに電位が近い他の部分に接続されても良い。
回路装置１０Ａ内部にガード導電パターン１２Ｃを設けることで、第１の導電パターン１２Ａへののリーク電流の流入を抑止することが可能であるが、実装基板２５側にもガード導電路２６Ｃを設けることで、この抑止の効果を更に向上させることができる。具体的には、導電路２６の表面に埃等が付着した場合でも、導電路２６同士間に発生するリーク電流を抑止することができる。
本発明の回路装置を示す平面図（Ａ）、断面図（Ｂ）、断面図（Ｃ）である。 本発明の回路装置を示す平面図（Ａ）、断面図（Ｂ）である。 本発明の回路装置を示す平面図（Ａ）、断面図（Ｂ）である。 本発明の回路装置を示す断面図である。 本発明の回路装置を示す断面図である。 従来の回路装置を示す平面図（Ａ）、断面図（Ｂ）である。
符号の説明
１０ 回路装置
１２Ａ 第１の導電パターン
１２Ｂ 第２の導電パターン
１２Ｃ ガード導電パターン
１３ 回路素子
１３Ａ 半導体素子
１３Ｂ チップ素子

Claims (1)

  1. 半導体素子と導電パターンとが樹脂モールドされた回路装置に於いて、
    前記導電パターンは、絶縁層を介して多層に形成され、
    前記半導体素子の高インピーダンスの入力端子と接続された第１の導電パターンと、前記第１の導電パターンに近接されて設けた第２の導電パターンと、前記第１の導電パターンと前記第２の導電パターンとの間に延在されるガード導電パターンとを備え、
    前記ガード導電パターンは、前記半導体素子が実装されるダイパッドから連続して延在され、
    前記ダイパッドは、前記絶縁層を貫通して下層の前記導電パターンと接続されることを特徴とする回路装置。
JP2003331636A 2003-09-24 2003-09-24 回路装置 Expired - Fee Related JP4330411B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003331636A JP4330411B2 (ja) 2003-09-24 2003-09-24 回路装置
TW093124778A TWI244713B (en) 2003-09-24 2004-08-18 Electric circuit device
KR1020040074494A KR100611298B1 (ko) 2003-09-24 2004-09-17 회로 장치
US10/947,652 US20050092508A1 (en) 2003-09-24 2004-09-22 Circuit device
CNB200410011913XA CN100417309C (zh) 2003-09-24 2004-09-24 电路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003331636A JP4330411B2 (ja) 2003-09-24 2003-09-24 回路装置

Publications (2)

Publication Number Publication Date
JP2005101180A JP2005101180A (ja) 2005-04-14
JP4330411B2 true JP4330411B2 (ja) 2009-09-16

Family

ID=34460240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003331636A Expired - Fee Related JP4330411B2 (ja) 2003-09-24 2003-09-24 回路装置

Country Status (5)

Country Link
US (1) US20050092508A1 (ja)
JP (1) JP4330411B2 (ja)
KR (1) KR100611298B1 (ja)
CN (1) CN100417309C (ja)
TW (1) TWI244713B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7545031B2 (en) * 2005-04-11 2009-06-09 Stats Chippac Ltd. Multipackage module having stacked packages with asymmetrically arranged die and molding

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5552639A (en) * 1980-09-01 1996-09-03 Hitachi, Ltd. Resin molded type semiconductor device having a conductor film
JP3172549B2 (ja) * 1991-09-11 2001-06-04 キヤノン株式会社 高圧電源回路基板
JPH0766564A (ja) * 1993-08-25 1995-03-10 Advantest Corp 多層プリント配線基板におけるガード電極の構造
JPH1098291A (ja) * 1996-09-24 1998-04-14 Minolta Co Ltd 微小電流端子を有した集積回路の実装構造
US6420779B1 (en) * 1999-09-14 2002-07-16 St Assembly Test Services Ltd. Leadframe based chip scale package and method of producing the same
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
JP2001313363A (ja) * 2000-05-01 2001-11-09 Rohm Co Ltd 樹脂封止型半導体装置
US6548757B1 (en) * 2000-08-28 2003-04-15 Micron Technology, Inc. Microelectronic device assemblies having a shielded input and methods for manufacturing and operating such microelectronic device assemblies
US6768386B1 (en) * 2003-04-22 2004-07-27 Lsi Logic Corporation Dual clock package option
US6791177B1 (en) * 2003-05-12 2004-09-14 Lsi Logic Corporation Integrated circuit packaging that uses guard conductors to isolate noise-sensitive signals within the package substrate

Also Published As

Publication number Publication date
JP2005101180A (ja) 2005-04-14
KR100611298B1 (ko) 2006-08-10
CN1602137A (zh) 2005-03-30
TWI244713B (en) 2005-12-01
KR20050030113A (ko) 2005-03-29
US20050092508A1 (en) 2005-05-05
TW200512855A (en) 2005-04-01
CN100417309C (zh) 2008-09-03

Similar Documents

Publication Publication Date Title
JP4071914B2 (ja) 半導体素子及びこれを用いた半導体装置
JP4365166B2 (ja) キャパシタ、多層配線基板及び半導体装置
JP2010199286A (ja) 半導体装置
US7420266B2 (en) Circuit device and manufacturing method thereof
CN205104477U (zh) Esd保护器件
KR20080001395A (ko) 반도체 패키지 및 그 제조 방법
JP2007317838A (ja) 回路装置および表面実装コイル
US20050035448A1 (en) Chip package structure
US20110044017A1 (en) Electronic component
JP2009076815A (ja) 半導体装置
JP5172311B2 (ja) 半導体モジュールおよび携帯機器
KR19990067806A (ko) 반도체 장치와 그 제조 방법, 및 전자 기기
JP4330411B2 (ja) 回路装置
JP4996193B2 (ja) 配線基板、半導体パッケージ
JP4592413B2 (ja) 回路装置
JP4359110B2 (ja) 回路装置
KR101356591B1 (ko) 변형된 패들을 구비한 쿼드 플랫 노 리드（ｑｆｎ）집적 회로（ｉｃ）패키지 및 패키지 설계 방법
US7405483B2 (en) Electronic assembly and circuit board
JP2009194022A (ja) チップサイズパッケージ及び半導体装置
WO1999013509A1 (en) Semiconductor device
KR20190124012A (ko) 전자기 차폐층을 갖는 반도체 패키지
KR102345061B1 (ko) 반도체 패키지
JP4215530B2 (ja) 回路装置
JP2007067317A (ja) 半導体装置の実装構造、及び半導体装置の実装方法
JP6211772B2 (ja) Ｌｓｉのｅｓｄ保護回路および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090519

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090616

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130626

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130626

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees