JP4359110B2 - 回路装置 - Google Patents

回路装置 Download PDF

Info

Publication number
JP4359110B2
JP4359110B2 JP2003331635A JP2003331635A JP4359110B2 JP 4359110 B2 JP4359110 B2 JP 4359110B2 JP 2003331635 A JP2003331635 A JP 2003331635A JP 2003331635 A JP2003331635 A JP 2003331635A JP 4359110 B2 JP4359110 B2 JP 4359110B2
Authority
JP
Japan
Prior art keywords
bonding pad
circuit device
semiconductor element
conductive pattern
electric signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003331635A
Other languages
English (en)
Other versions
JP2005101179A (ja
Inventor
敦史 加藤
敦史 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2003331635A priority Critical patent/JP4359110B2/ja
Priority to US10/941,181 priority patent/US7563988B2/en
Priority to KR1020040074508A priority patent/KR100661947B1/ko
Priority to TW093128527A priority patent/TWI314027B/zh
Priority to CNB2004100119125A priority patent/CN100531509C/zh
Publication of JP2005101179A publication Critical patent/JP2005101179A/ja
Application granted granted Critical
Publication of JP4359110B2 publication Critical patent/JP4359110B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は回路装置に関し、特に、内部に電気回路を構成するための配線部を有する回路装置に関するものである。
図８を参照して、従来型の半導体装置１００の構成について説明する。図８（Ａ）は半導体装置１００の平面図であり、図８（Ｂ）はその断面図である（特許文献１参照）。
図８（Ａ）を参照して、半導体装置１００の中央部には導電材料から成るランド１０２が形成され、ランド１０２の周囲には多数個のリード１０１の一端が接近している。リード１０１の一端は金属細線１０５を介して半導体素子１０４と電気的に接続され、他端は封止樹脂１０３から露出している。封止樹脂１０３は、半導体素子１０４、ランド１０２およびリード１０１を封止して一体に支持する働きを有する。
特開平１１−３４０２５７号公報
しかしながら、上述した装置では、リード１０１は外部端子として機能するのみであった。このことから、半導体装置１００が実装される実装基板の表面に、電気回路を形成するための導電路を形成する必要があり、実装基板の配線構造が複雑化してしまう問題があった。
本発明は上述した問題点を鑑みて成されたものであり、本発明の主な目的は、内部に電気回路を構成するための配線部を有する回路装置を提供することにある。
本発明の回路装置は、ダイパッドと、前記ダイパッドに固着されて上面に電極が設けられた半導体素子と、前記ダイパッドの側辺に沿って配置された複数のボンディングパッドと、を備え、前記ボンディングパッドには、前記半導体素子の第１電極と金属細線を介して接続されると共に、前記半導体素子から第１電気信号が出力される第１ボンディングパッドと、前記半導体素子の第２電極と金属細線を介して接続されると共に、前記第１電気信号とは異なる第２電気信号が前記半導体素子から出力される第２ボンディングパッドと、前記第１ボンディングパッドおよび前記第２ボンディングパッドから離間して配置されると共に、前記半導体素子の第３電極と金属細線を介して接続され、前記半導体素子に入力される前記第１電気信号または前記第２電気信号が通過する第３ボンディングパッドと、前記第１ボンディングパッドと一体に連続する第１配線部を介して、前記第１ボンディングパッドと接続されると共に、前記第３ボンディングパッドに接近して配置される第４ボンディングパッドと、前記第２ボンディングパッドと一体に連続する第２配線部を介して、前記第２ボンディングパッドと接続されると共に、前記第３ボンディングパッドに接近して配置される第５ボンディングパッドと、が含まれることを特徴とする。
本発明の回路装置によれば、内蔵される電気回路と外部との間で入出力される電気信号が、装置内部に形成される配線を介して前記電気回路の他の箇所に入力することができる。従って、実装基板のパターン構造を簡略化することができる。
図１を参照して、本形態の回路装置１０の構成を説明する。図１（Ａ）は回路装置１０Ａの平面図であり、図１（Ｂ）はその断面図である。
図１（Ａ）を参照して、本形態の回路装置１０Ａは、電気回路を構成する回路素子１３と導電パターン１２とを有し一体に樹脂モールドされた回路装置に於いて、電気回路と外部との間で入出力される電気信号が通過する導電パターン１２Ａと、導電パターン１２Ａから分岐して、電気回路の他の部分に入力される電気信号が通過する配線部１２Ｂとを有する構成となっている。以下にて各要素の詳細および関連構成を説明する。
導電パターン１２は銅等の金属から成り、これらの導電パターン１２は、エッチングにより形成される分離溝１９に充填された封止樹脂１８により分離されている。ここでは、導電パターン１２は、主に、半導体素子１３Ａが実装されるダイパッドと、このダイパッドを囲むように配置されて金属細線が接続するボンディングパッド等を構成している。
導電パターン１２Ａは、金属細線１５を介して半導体素子１３Ａと電気的に接続され、外部と入出力される電気信号が通過する。この電気信号としては、回路装置１０Ａの内部に構成された電気回路に外部から供給される入力信号、または、回路装置１０Ａの内部に構成された電気回路により処理されて外部に出力される出力信号がある。更に具体的には、この電気信号としては、電源電位、接地電位、内部で処理された出力信号、等が考えられる。ここで、内部に構成された電気回路とは、例えば、導電パターン１２、金属細線１５、および回路素子１３を含む電気回路を指す。
配線部１２Ｂは、上述した導電パターン１２から成り、導電パターン１２Ａと導電パターン１２Ｃとを電気的に接続している。導電パターン１２Ａと導電パターン１２Ｃとは、複数個の導電パターン１２を挟んで離間しており、この配線部１２Ｂの採用により両者を電気的に接続することができる。ここでは、同じ側辺に位置する導電パターン１２同士を配線部１２Ｂにより接続しているが、異なる側辺部に位置する導電パターン１２同士を配線部１２Ｂにより接続することもできる。即ち、配線部１２Ｂで導電パターン同士を接続することにより、内蔵される電気回路から出力される電気信号を、離間した複数個の導電パターンから出力させることができる。また、１つの導電パターン１２を介して入力された電気信号を、配線部１２Ｂを介して分岐させることにより、内蔵される電気回路の複数箇所に供給することもできる。
回路素子１３は、ここでは、半導体素子１３Ａが採用されている。また、ＬＳＩチップ、ベアのトランジスタチップ、ダイオード等の能動素子を回路素子１３として採用することができる。更にまた、チップ抵抗、チップコンデンサ、または、インダクタ等の受動素子を回路素子１３として採用することもできる。具体的な接続構造としては、半導体素子１３Ａは、その裏面が導電パターン１２より成るダイパッドに固着されている。そして、半導体素子１３Ａの表面の電極と導電パターン１２から成るボンディングパッドとは、金属細線１５を介して電気的に接続されている。また、半導体素子１３Ａはフェイスダウンで接続することも可能である。チップ素子１３Ｂは、その両端の電極が、半田等のロウ材を介して導電パターン１２に固着されている。
封止樹脂１８は、インジェクションモールドにより形成される熱可塑性樹脂、または、トランスファーモールドより形成される熱硬化性樹脂からなる。そして、封止樹脂１８は装置全体を封止する働きを有すると同時に、装置全体を機械的に支持する機能も有する。図１（Ｂ）を参照して、封止樹脂１８は、導電パターン１２の裏面を外部に露出させて、回路素子１３、金属細線１５、および、導電パターン１２を封止している。
図１（Ｂ）を参照して、回路装置１０Ａと実装基板２５との接続構造を説明する。導電パターン１２が露出する封止樹脂１８の下面は、外部電極１７が形成される箇所を除いて、樹脂から成るレジスト１６により被覆されている。外部電極１７は半田等のロウ材から成り、導電パターン１２の裏面に形成されている。そして、リフローにより外部電極１７を溶融させることで、実装基板２５の表面に形成された導電路２６と回路装置１０Ａとは電気的に接続される。また、実装基板２５の表面には、回路装置１０Ａ以外にも複数個の素子が実装されても良い。
図１（Ａ）を参照して、導電路２６Ｂは、外部電極１７を介して導電パターン１２と電気的に接続されて、実装基板２５上の他の箇所と接続されている。
図１（Ａ）を参照して、配線部１２Ｂを有することによる利点を説明する。導電パターン１２Ａは配線部１２Ｂを介して導電パターン１２Ｃと電気的に接続されている。そして、実装基板２５側の導電路２６Ａと導電パターン１２Ｃとは、外部電極１７を介して接続されている。実装基板２５の表面に形成さたスイッチング部ＳＷを介して導電路２６Ａと導電路２６Ｃとは接続されており、回路装置１０Ａの導電パターン１２Ｄと導電路２６Ｃとは、外部電極１７を介して接続されている。また、導電パターン１２Ｄは、金属細線１５を介して半導体素子１３Ａと電気的に接続されている。ここで、スイッチング部ＳＷは、回路装置１０Ａに内蔵させることもできる。
上記構成により、例えば、半導体素子１３Ａからの出力信号が導電パターン１２Ａに供給された場合、その出力信号は、配線部１２Ｂを介して、回路装置１０Ａ内部の電気回路にフィードバックされる。具体的にその経路は、配線部１２Ｂ、導電パターン１２Ｃ、外部電極１７、導電路２６Ａ、スイッチング部ＳＷ、導電路２６Ｃ、および、導電パターン１２Ｄである。そして、スイッチング部ＳＷにより、上記電気信号の遮断、または、導通を行うことにより、回路装置１０Ａに内蔵された電気回路の動作を切り替えることができる。即ち、導電パターン１２Ａを介して外部に出力される電気信号が、導電パターン１２Ｄに供給されるか否かで、電気回路の動作が変化する。
また、電気信号が出力される導電パターン１２Ｃと、スイッチング部ＳＷを経由して入力される電気信号が通過する導電パターン１２Ｄとは隣接している。従って、スイッチング部ＳＷを経由して導電パターン１２Ｃと導電パターン１２Ｄとを接続する導電路２６の経路を短くすることができる。
上記のように、配線部１２Ｂにより導電パターン１２Ａの電位を装置内部で引き回すことにより、実装基板２５側の導電路２６のパターン構造を簡素化することができる。特に、図１（Ａ）に示すように、回路装置１０Ａの周辺部に外部電極が形成された場合を考えると、実装基板２５側に配線部を構成すると、複雑な導電路２６の構成が必要とされる。具体的には、実装基板２５に導電路２６から成る配線を形成すると、その配線は外部電極１７と接続する導電路２６Ｂとクロスする必要がある場合が殆どである。従って、このようなクロスする導電路２６の構成は、配線構造の複雑化を招き、コストアップの恐れがある。本願では、回路装置１０Ａ内部に、その配線部１２Ｂを内蔵させたので、導電路２６の構成を大幅に単純化させることができる。
また、上述の説明では、１つの半導体素子１３Ａを含む電気回路が回路装置１０Ａに内蔵されているが、複数個の半導体素子または受動素子を含む電気回路が構成されても良い。更にまた、上記の説明では、配線部１２Ｂを介して、内蔵される電気回路からの出力信号を分岐させていたが、外部から入力される電気信号を配線部１２Ｂを介して分岐させても良い。
図２の平面図を参照して、他の形態の回路装置１０Ｂの構成を説明する。回路装置１０Ｂは、電気回路を構成する回路素子１３と導電パターン１２とを有し一体に樹脂モールドされた回路装置に於いて、電気回路と外部との間で入出力される第１の電気信号が通過する第１のパターン１２Ａと、電気回路と外部との間で入出力されて第１の電気信号とは電位が異なる第２の電気信号が通過する第２の導電パターン１２Ｅと、第１の導電パターンから分岐して第１の電気信号が通過する第１の配線部１２Ｂ１と、第２の導電パターンから分岐して前記第２の電気信号が通過する第２の配線部１２Ｂ２とを有し、第１の配線部１２Ｂ１を通過する第１の電気信号、または、第２の配線部１２Ｂ２を通過する前記第２の電気信号が前記電気回路に入力される構成と成っている。このように、この図に示す回路装置１０Ｂの基本的構成は図１に示した回路装置１０Ａと共通しており、相違点は第２の配線部１２Ｂ２を有している点にある。このような相違点を中心に以下の説明を行う。
第１の導電パターン１２Ａは、第１の配線部１２Ｂ１を介して導電パターン１２Ｃと接続されており、その延在構造は図１の導電パターン１２Ａと同様である。そして、導電パターン１２Ｃは、外部電極１７を介して実装基板側の導電路２６Ａと接続されている。このように、第１の配線部１２Ｂ１を介して、分岐した第１の電気信号の外部への入出力が行われる。
第２の導電パターン１２Ｅは、第２の配線部１２Ｂ２を介して、導電パターン１２Ｆと接続されている。第２の導電パターン１２Ｅは、上記した第１の電気信号とは電位が異なる第２の電気信号が通過する導電パターンである。導電パターン１２Ｆは、外部電極１７を介して実装基板側の導電路２６Ｂと接続され、更に、スイッチング部ＳＷに電気的に接続されている。
導電パターン１２Ｄは、上述した第１の電気信号、または、第２の電気信号が入力される導電パターンであり、金属細線１５を介して半導体素子１３Ａと接続されている。そして、外部電極１７を介して、スイッチング部ＳＷの出力信号が供給される導電路２６Ｃと接続されている。
スイッチング部ＳＷは、導電路２６Ａを介して供給される第１の電気信号、または、導電路２６Ｂを介して供給される第２の電気信号を、選択的に導電路２６Ｃに供給する働きを有する。従って、スイッチング部ＳＷのこの作用により、導電パターン１２Ｄから半導体素子１３Ａに供給する電気信号を変化させることができるので、回路装置１０Ａに内蔵される回路の動作を変化させることができる。
上述した第１の配線部１２Ｂ１および第２の配線部１２Ｂ２により、第１の電気信号および第２の電気信号を分岐させて、導電パターン１２Ｄの近傍から出力させることができる。従って、各導電パターン１２とスイッチング部ＳＷとを接続する導電路２６の構成を簡素化でき、更に、導電路２６の距離を短くすることができる。
上記構成により、第１の導電パターン１２Ａから出力される第１の電気信号、または、第２の導電パターン１２Ｅから出力される第２の電気信号のいずれかを、導電パターン１２Ｄを介して、内部の電気回路に供給することができる。従って、第１の電気信号が供給された場合と、第２の電気信号が供給されて場合とは、回路装置１０Ｂに内蔵された電気回路が異なる動作を示す。そして、第１および第２の電気信号の組み合わせとしては、電位が大きく異なる電源電位および接地電位を採用することができる。
図３の平面図を参照して、他の形態の回路装置１０Ｃの構成を説明する。同図に示す回路装置１０Ｃの構成は、図２に示した回路装置１０Ｂと類似しており、相違点は、スイッチング部ＳＷが内蔵されている点にある。即ち、トランジスタ等のスイッチング素子から構成されるスイッチング部ＳＷが、導電パターン１２上に形成されている。この構成により、回路装置１０Ｃが実装される実装基板２５の表面に形成される導電路２６の構成をより簡素化させることができる。
図４の断面図を参照して、同図に示す回路装置１０Ｄでは、回路素子１３として半導体素子１３Ａおよびチップ素子１３Ｂが採用されている。図１から図３に示した回路装置１０では、１つの半導体素子１３Ａを内蔵していたが、このように、複数個の回路素子１３により内部の電気回路が構成されても良い。具体的な回路素子の接続構造としては、フェイスアップで導電パターン１２に固着された半導体素子１３Ａの電極は、金属細線１５を介して導電パターン１２と接続されている。そして、チップ素子１３Ｂは、半田等のロウ材を介して、両端の電極が、導電パターン１２に固着されている。
図５を参照して、他の形態の回路装置１０Ｅの構成を説明する。図５（Ａ）は回路装置１０Ｅの平面図であり、図５（Ｂ）はその断面図である。
図５（Ａ）を参照して、回路装置１０Ｅの構成は、図２に示した回路装置１０Ｂと類似しており、相違点は、配線部１２Ｂの延在構成にある。即ち、ここでは、第１の配線部１２Ｂ１および第２の配線部１２Ｂ２が、半導体素子１３Ａの下方を延在している。具体的には、第１の電気信号が通過する第１の導電パターン１２Ａから、第１の配線部１２Ｂ１が半導体素子１３Ａの下方を延在している。そして、第１の導電パターン１２Ａは、異なる辺の周辺部に位置する導電パターン１２Ｃに接続している。また、第２の電気信号が通過する第２の導電パターン１２Ｅは、半導体素子１３Ａの下方を通過する第２の配線部１２Ｂ２を介して、導電パターン１２Ｆと接続されている。他のスイッチング部ＳＷや導電路２６の構成は、図２に示した構成と同様である。
図５（Ｂ）を参照して、回路装置１０Ｂの断面の構造を説明する。導電パターン１２は、被覆樹脂２４にて被覆され、この被覆樹脂２４の表面に半導体素子１３Ａが固着されている。この構成により、半導体素子１３Ａ等の回路素子１３が配置される領域の下方に、導電パターン１２を引き回すことができるので、配線密度を向上させることができる。また、回路素子１３と電気的に接続される箇所の導電パターン１２の上面は、被覆樹脂２４から露出している。ここは、ボンディングパッドと成る領域の導電パターン１２の上面が、被覆樹脂２４から露出している。
上記構成によるメリットを説明する。配線部１２Ｂを半導体素子１３Ａの下方にて延在させることができるので、導電パターン１２を設計する自由度を向上させることができる。例えば、第１の導電パターン１２Ａと導電パターン１２Ｃとが離間していた場合でも、第１の配線部１２Ｂ１を介して、接続することができる。ここでは、対向する周辺部に位置する第１の導電パターン１２Ａと導電パターン１２Ｃとが、第１の配線部１２Ｂ１により接続されている。
図６を参照して、他の形態の回路装置１０Ｆの構成を説明する。図６（Ａ）は回路装置１０Ｆの平面図であり、図６（Ｂ）はその断面図である。この図に示す回路装置１０Ｆの基本的構成は図５に示した回路装置１０Ｅと同様であり、相違点は、複数の配線層を有することにある。この相違点を中心に以下の説明を行う。図６（Ｂ）を参照して、ここでは、絶縁層３２を介して積層された第１の配線層２０および第２の配線層２１から成る２層の配線層を有する。第１の配線層２０と第２の配線層２１とは、絶縁層３２を貫通する接続部２３を介して電気的に接続される。なお、配線層の構造としては、３層以上の配線構造を構成することも可能である。
図６（Ａ）を参照して、上層の配線層である第１の配線層２０は実線で示されており、下層の配線層である第２の配線層２１は点線で示されている。上層の第１の配線層２０は、金属細線１５が接続するボンディングパッド部を形成し、接続部２３を介して下層の第２の配線層２１と接続されている。第１の配線部１２Ｂ１および第２の配線部１２Ｂ２は、下層の第２の配線層２１により形成されている。また、第１の配線層２０で、配線部１２Ｂを構成することも可能である。他の構成は、図５と同様である。
図７を参照して、他の形態の回路装置１０Ｇの構成を説明する。同図に断面を示す回路装置１０Ｇの基本的な構成は、図６に示した回路装置１０Ｆと同様であり、相違点は支持基板３１を有している点にある。この支持基板３１としては、ガラスエポキシ基板等の樹脂製の基板、セラミック基板、金属基板、等の周知の基板を用いることができる。
本発明の回路装置を示す平面図（Ａ）、断面図（Ｂ）である。 本発明の回路装置を示す平面図である。 本発明の回路装置を示す平面図である。 本発明の回路装置を示す断面図である。 本発明の回路装置を示す平面図（Ａ）、断面図（Ｂ）である。 本発明の回路装置を示す平面図（Ａ）、断面図（Ｂ）である。 本発明の回路装置を示す断面図である。 従来の回路装置を示す平面図（Ａ）、断面図（Ｂ）である。
符号の説明
１０ 回路装置
１２Ａ 第１の導電パターン
１２Ｅ 第２の導電パターン
１２Ｂ１ 第１の配線部
１２Ｂ２ 第２の配線部
１３ 回路素子
１３Ａ 半導体素子
１３Ｂ チップ素子

Claims (7)

  1. ダイパッドと、前記ダイパッドに固着されて上面に電極が設けられた半導体素子と、前記ダイパッドの側辺に沿って配置された複数のボンディングパッドと、を備え、
    前記ボンディングパッドには、
    前記半導体素子の第１電極と金属細線を介して接続されると共に、前記半導体素子から第１電気信号が出力される第１ボンディングパッドと、
    前記半導体素子の第２電極と金属細線を介して接続されると共に、前記第１電気信号とは異なる第２電気信号が前記半導体素子から出力される第２ボンディングパッドと、
    前記第１ボンディングパッドおよび前記第２ボンディングパッドから離間して配置されると共に、前記半導体素子の第３電極と金属細線を介して接続され、前記半導体素子に入力される前記第１電気信号または前記第２電気信号が通過する第３ボンディングパッドと、
    前記第１ボンディングパッドと一体に連続する第１配線部を介して、前記第１ボンディングパッドと接続されると共に、前記第３ボンディングパッドに接近して配置される第４ボンディングパッドと、
    前記第２ボンディングパッドと一体に連続する第２配線部を介して、前記第２ボンディングパッドと接続されると共に、前記第３ボンディングパッドに接近して配置される第５ボンディングパッドと、
    が含まれることを特徴とする回路装置。
  2. 前記第３ボンディングパッドは、前記第４ボンディングパッドと第５ボンディングパッドとの間に配置されることを特徴とする請求項１記載の回路装置。
  3. 前記回路装置は、外部電極を介して実装基板の上面に形成された導電路に接続され、 前記実装基板上に設けられる前記導電路には、前記第４ボンディングパッドと接続されて前記第１電気信号が通過する第１導電路と、前記第５ボンディングパッドと接続されて前記第２電気信号が通過する第２導電路と、前記第３ボンディングパッドと接続される第３導電路とが含まれ、
    スイッチング部により選択された前記第１電気信号または前記第２電気信号が、前記第３導電路を経由して前記第３ボンディングパッドに入力されることを特徴とする請求項１記載の回路装置。
  4. 前記第１配線部または前記第２配線部は、前記半導体素子の下方を延在することを特徴とする請求項１記載の回路装置。
  5. 第１配線層および第２配線層から成る多層の配線構造を有し、
    前記第１配線層または前記第２配線層に、前記第１配線部または前記第２配線部が形成されることを特徴とする請求項１記載の回路装置。
  6. 前記ダイパッド、前記ボンディングパッドおよび前記半導体素子を被覆する封止樹脂を更に備え、
    前記ダイパッドおよび前記ボンディングパッドの下面は、前記封止樹脂から露出することを特徴とする請求項１記載の回路装置。
  7. 前記第１電気信号は電源電位であり、前記第２電気信号は接地電位であることを特徴とする請求項１記載の回路装置。
JP2003331635A 2003-09-24 2003-09-24 回路装置 Expired - Fee Related JP4359110B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003331635A JP4359110B2 (ja) 2003-09-24 2003-09-24 回路装置
US10/941,181 US7563988B2 (en) 2003-09-24 2004-09-15 Circuit device
KR1020040074508A KR100661947B1 (ko) 2003-09-24 2004-09-17 회로 장치
TW093128527A TWI314027B (en) 2003-09-24 2004-09-21 Circuit device
CNB2004100119125A CN100531509C (zh) 2003-09-24 2004-09-24 电路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003331635A JP4359110B2 (ja) 2003-09-24 2003-09-24 回路装置

Publications (2)

Publication Number Publication Date
JP2005101179A JP2005101179A (ja) 2005-04-14
JP4359110B2 true JP4359110B2 (ja) 2009-11-04

Family

ID=34460239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003331635A Expired - Fee Related JP4359110B2 (ja) 2003-09-24 2003-09-24 回路装置

Country Status (5)

Country Link
US (1) US7563988B2 (ja)
JP (1) JP4359110B2 (ja)
KR (1) KR100661947B1 (ja)
CN (1) CN100531509C (ja)
TW (1) TWI314027B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071899A (ja) * 2002-08-07 2004-03-04 Sanyo Electric Co Ltd 回路装置およびその製造方法
US10763194B2 (en) 2017-09-22 2020-09-01 Stmicroelectronics, Inc. Package with lead frame with improved lead design for discrete electrical components and manufacturing the same
US10892212B2 (en) * 2017-11-09 2021-01-12 Stmicroelectronics, Inc. Flat no-lead package with surface mounted structure

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6160705A (en) * 1997-05-09 2000-12-12 Texas Instruments Incorporated Ball grid array package and method using enhanced power and ground distribution circuitry
JP3958864B2 (ja) 1998-05-21 2007-08-15 浜松ホトニクス株式会社 透明樹脂封止光半導体装置
US6285558B1 (en) * 1998-09-25 2001-09-04 Intelect Communications, Inc. Microprocessor subsystem module for PCB bottom-side BGA installation
US6562660B1 (en) 2000-03-08 2003-05-13 Sanyo Electric Co., Ltd. Method of manufacturing the circuit device and circuit device
JP2001313363A (ja) * 2000-05-01 2001-11-09 Rohm Co Ltd 樹脂封止型半導体装置
IT1317559B1 (it) * 2000-05-23 2003-07-09 St Microelectronics Srl Telaio di supporto per chip avente interconnessioni a bassa resistenza.
JP3609737B2 (ja) * 2001-03-22 2005-01-12 三洋電機株式会社 回路装置の製造方法
JP2003174111A (ja) 2001-12-06 2003-06-20 Sanyo Electric Co Ltd 半導体装置
JP2004071899A (ja) * 2002-08-07 2004-03-04 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2005129900A (ja) * 2003-09-30 2005-05-19 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2005347354A (ja) * 2004-05-31 2005-12-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP4471735B2 (ja) * 2004-05-31 2010-06-02 三洋電機株式会社 回路装置

Also Published As

Publication number Publication date
TW200513153A (en) 2005-04-01
CN1602136A (zh) 2005-03-30
KR20050030114A (ko) 2005-03-29
JP2005101179A (ja) 2005-04-14
US20050088806A1 (en) 2005-04-28
CN100531509C (zh) 2009-08-19
US7563988B2 (en) 2009-07-21
KR100661947B1 (ko) 2006-12-28
TWI314027B (en) 2009-08-21

Similar Documents

Publication Publication Date Title
KR100579621B1 (ko) 레드리스 멀티-다이 캐리어의 구조 및 제조방법
US6489669B2 (en) Integrated circuit device
US8466564B2 (en) Enhanced stacked microelectronic assemblies with central contacts and improved ground or power distribution
US6972479B2 (en) Package with stacked substrates
US7615708B2 (en) Arrangement of non-signal through vias and wiring board applying the same
KR102591624B1 (ko) 반도체 패키지
JP2001024150A (ja) 半導体装置
JP5522077B2 (ja) 半導体装置
US20080006930A1 (en) Semiconductor package
JP6517442B1 (ja) 電子モジュール
JP4359110B2 (ja) 回路装置
JP2006120996A (ja) 回路モジュール
JP2008124072A (ja) 半導体装置
JP2000124352A (ja) 半導体集積回路装置およびその製造方法
US10861766B1 (en) Package structures
CN107958875B (zh) 半导体装置以及布线基板的设计方法
WO1999013509A1 (en) Semiconductor device
JP4330411B2 (ja) 回路装置
KR102345061B1 (ko) 반도체 패키지
WO2023190611A1 (ja) 高周波モジュール
US6768386B1 (en) Dual clock package option
JP6980059B2 (ja) 電力変換装置
US10881006B2 (en) Package carrier and package structure
JP2009004528A (ja) 半導体装置
JP2007059430A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090331

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090714

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090807

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130814

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees