JP2000124352A - 半導体集積回路装置およびその製造方法 - Google Patents
半導体集積回路装置およびその製造方法Info
- Publication number
- JP2000124352A JP2000124352A JP29961898A JP29961898A JP2000124352A JP 2000124352 A JP2000124352 A JP 2000124352A JP 29961898 A JP29961898 A JP 29961898A JP 29961898 A JP29961898 A JP 29961898A JP 2000124352 A JP2000124352 A JP 2000124352A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chip capacitor
- integrated circuit
- semiconductor integrated
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 高密度配線を有し、信頼性の高いパッケージ
基板またはパッケージ実装基板を実現することのできる
技術を提供する。 【解決手段】 チップコンデンサＣをパッケージ基板Ｓ
の内部に埋め込み、チップコンデンサＣの上下に設けら
れた金属電極２をパッケージ基板Ｓの内部に設けられた
導体層３に接着する。
基板またはパッケージ実装基板を実現することのできる
技術を提供する。 【解決手段】 チップコンデンサＣをパッケージ基板Ｓ
の内部に埋め込み、チップコンデンサＣの上下に設けら
れた金属電極２をパッケージ基板Ｓの内部に設けられた
導体層３に接着する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置およびその製造技術に関し、特に、半導体チップを実
装するパッケージ基板およびパッケージ実装基板（マザ
ーボード）に適用して有効な技術に関するものである。
置およびその製造技術に関し、特に、半導体チップを実
装するパッケージ基板およびパッケージ実装基板（マザ
ーボード）に適用して有効な技術に関するものである。
【０００２】
【従来の技術】半導体チップのトータル電流が増加する
に従って、電源線のインダクティブなノイズを制御する
ことが、非常に難しくなっている。ボード配線、ピン、
ボンディング配線および半導体集積回路の配線は、すべ
て寄生インダクタンスをもつため、インダクタを流れて
いる電流が変化すると、インダクタンスと電流の変化率
に比例してインダクタの両端で電圧変動が発生する。こ
の結果、回路がオンおよびオフする時に電源供給ライン
の電圧レベルが変動する。上記ノイズは同時切替ノイズ
（Simultaneous switching noise）と呼ばれ、特に、ク
ロック周期の最初に大きなサージ電流を必要とする半導
体集積回路においては、同時切替ノイズを減少させて電
源供給レベルの変動を抑えることが重要になっている。
に従って、電源線のインダクティブなノイズを制御する
ことが、非常に難しくなっている。ボード配線、ピン、
ボンディング配線および半導体集積回路の配線は、すべ
て寄生インダクタンスをもつため、インダクタを流れて
いる電流が変化すると、インダクタンスと電流の変化率
に比例してインダクタの両端で電圧変動が発生する。こ
の結果、回路がオンおよびオフする時に電源供給ライン
の電圧レベルが変動する。上記ノイズは同時切替ノイズ
（Simultaneous switching noise）と呼ばれ、特に、ク
ロック周期の最初に大きなサージ電流を必要とする半導
体集積回路においては、同時切替ノイズを減少させて電
源供給レベルの変動を抑えることが重要になっている。
【０００３】同時切替ノイズを減少させる方法の一つ
に、大容量で自己インダクタンスの小さいチップコンデ
ンサを半導体チップに隣接して配置させる方法がある。
上記チップコンデンサは、信号が変化しないときに充電
され、スイッチング時の電源供給レベルが安定するまで
の間、瞬間的に電源供給の役割を果たし半導体チップに
電荷を供給する。これによって、電源電圧の変動を小さ
くすることが可能となる。
に、大容量で自己インダクタンスの小さいチップコンデ
ンサを半導体チップに隣接して配置させる方法がある。
上記チップコンデンサは、信号が変化しないときに充電
され、スイッチング時の電源供給レベルが安定するまで
の間、瞬間的に電源供給の役割を果たし半導体チップに
電荷を供給する。これによって、電源電圧の変動を小さ
くすることが可能となる。
【０００４】なお、チップコンデンサに関しては、例え
ば丸善株式会社発行「ＶＬＳＩシステム設計」平成７年
３月３０日発行、Ｐ３２５〜Ｐ３２６に記載されてお
り、チップコンデンサをパッケージ基板に搭載したＭＭ
ＸテクノロジPentium プロセッサが、株式会社プレスジ
ャーナル発行「月刊セミコンダクタ・ワールド（Semico
nductor Worle ）」１９９７年３月号、Ｐ５６に記載さ
れている。
ば丸善株式会社発行「ＶＬＳＩシステム設計」平成７年
３月３０日発行、Ｐ３２５〜Ｐ３２６に記載されてお
り、チップコンデンサをパッケージ基板に搭載したＭＭ
ＸテクノロジPentium プロセッサが、株式会社プレスジ
ャーナル発行「月刊セミコンダクタ・ワールド（Semico
nductor Worle ）」１９９７年３月号、Ｐ５６に記載さ
れている。
【０００５】
【発明が解決しようとする課題】しかしながら、本発明
者が検討したところによると以下の問題点があることを
見いだした。
者が検討したところによると以下の問題点があることを
見いだした。
【０００６】前記チップコンデンサは、半導体チップと
接続される線路とのインダクタンスを小さくするため
に、半導体チップに隣接して置かれる。しかし、パッケ
ージ基板のチップ搭載面にチップコンデンサを載せる
と、チップコンデンサが設けられる領域には配線が配置
できず、また、パッケージ基板の内部の導体層からチッ
プコンデンサ用のパッドまでの引き回し配線が必要とな
ることから、配線密度が低下する。さらに、パッケージ
基板の内部の導体層からチップコンデンサ用のパッドま
で配線を延在させるために、寄生インダクタンスが増加
してノイズによる電源電圧の変動を抑える効果が低減す
る。
接続される線路とのインダクタンスを小さくするため
に、半導体チップに隣接して置かれる。しかし、パッケ
ージ基板のチップ搭載面にチップコンデンサを載せる
と、チップコンデンサが設けられる領域には配線が配置
できず、また、パッケージ基板の内部の導体層からチッ
プコンデンサ用のパッドまでの引き回し配線が必要とな
ることから、配線密度が低下する。さらに、パッケージ
基板の内部の導体層からチップコンデンサ用のパッドま
で配線を延在させるために、寄生インダクタンスが増加
してノイズによる電源電圧の変動を抑える効果が低減す
る。
【０００７】本発明の目的は、高密度配線を有し、信頼
性の高いパッケージ基板またはパッケージ実装基板を実
現することのできる技術を提供することにある。
性の高いパッケージ基板またはパッケージ実装基板を実
現することのできる技術を提供することにある。
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。すなわち、 （１）本発明の半導体集積回路装置は、電源供給ライン
の電圧レベルの変動を抑えるチップコンデンサが、パッ
ケージ基板またはパッケージ実装基板の内部に埋め込ま
れているものである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。すなわち、 （１）本発明の半導体集積回路装置は、電源供給ライン
の電圧レベルの変動を抑えるチップコンデンサが、パッ
ケージ基板またはパッケージ実装基板の内部に埋め込ま
れているものである。
【００１０】（２）また、本発明の半導体集積回路装置
の製造方法は、電源供給ラインの電圧レベルの変動を抑
えるチップコンデンサが埋め込まれたパッケージ基板ま
たはパッケージ実装基板を形成する際、まず、接着剤が
両面に設けられた第１ガラスクロスにチップコンデンサ
を埋め込む穴を開けた後、この穴に絶縁層の上下を金属
電極で挟んだ構造を成すチップコンデンサを埋め込み、
次いで、導体層が少なくとも片面に設けられた第２ガラ
スクロスを第１ガラスクロスの両面に貼り合わせて、第
２ガラスクロスの導体層とチップコンデンサの金属電極
とを接着するものである。
の製造方法は、電源供給ラインの電圧レベルの変動を抑
えるチップコンデンサが埋め込まれたパッケージ基板ま
たはパッケージ実装基板を形成する際、まず、接着剤が
両面に設けられた第１ガラスクロスにチップコンデンサ
を埋め込む穴を開けた後、この穴に絶縁層の上下を金属
電極で挟んだ構造を成すチップコンデンサを埋め込み、
次いで、導体層が少なくとも片面に設けられた第２ガラ
スクロスを第１ガラスクロスの両面に貼り合わせて、第
２ガラスクロスの導体層とチップコンデンサの金属電極
とを接着するものである。
【００１１】上記した手段によれば、チップコンデンサ
をパッケージ基板またはパッケージ実装基板に内蔵する
ことによって、チップコンデンサを搭載するチップコン
デンサ用のパッドがチップ搭載面またはパッケージ搭載
面に不要となり、さらに、パッケージ基板またはパケー
ジ実装基板の内部の導体層からチップコンデンサ用のパ
ッドまでの引き回し配線が不要となることから、チップ
搭載面およびパッケージ基板の内部、またはパッケージ
搭載面およびパッケージ実装基板の内部における配線の
高密度化が可能となる。また、パッケージ基板またはパ
ッケージ実装基板の内部の導体層からチップコンデンサ
の電極までの距離が短いので、寄生インダクタンスの増
加が抑えられてノイズによる電源供給ラインの電圧レベ
ルの変動を抑えることができる。
をパッケージ基板またはパッケージ実装基板に内蔵する
ことによって、チップコンデンサを搭載するチップコン
デンサ用のパッドがチップ搭載面またはパッケージ搭載
面に不要となり、さらに、パッケージ基板またはパケー
ジ実装基板の内部の導体層からチップコンデンサ用のパ
ッドまでの引き回し配線が不要となることから、チップ
搭載面およびパッケージ基板の内部、またはパッケージ
搭載面およびパッケージ実装基板の内部における配線の
高密度化が可能となる。また、パッケージ基板またはパ
ッケージ実装基板の内部の導体層からチップコンデンサ
の電極までの距離が短いので、寄生インダクタンスの増
加が抑えられてノイズによる電源供給ラインの電圧レベ
ルの変動を抑えることができる。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
に基づいて詳細に説明する。
【００１３】図１は、本発明の一実施の形態であるチッ
プコンデンサの要部断面図を示し、図２は、本実施の形
態であるチップコンデンサを内蔵したパッケージ基板の
概略図を示す。図２（ａ）は基板の要部平面図であり、
図２（ｂ）は同図（ａ）のII（ｂ）−II（ｂ）線におけ
るパッケージ基板の要部断面図である。なお、実施の形
態を説明するための全図において同一機能を有するもの
は同一の符号を付し、その繰り返しの説明は省略する。
プコンデンサの要部断面図を示し、図２は、本実施の形
態であるチップコンデンサを内蔵したパッケージ基板の
概略図を示す。図２（ａ）は基板の要部平面図であり、
図２（ｂ）は同図（ａ）のII（ｂ）−II（ｂ）線におけ
るパッケージ基板の要部断面図である。なお、実施の形
態を説明するための全図において同一機能を有するもの
は同一の符号を付し、その繰り返しの説明は省略する。
【００１４】図１に示すように、チップコンデンサＣ
は、セラミックまたは有機系材料などからなる絶縁層１
を金属電極２で挟んだ構造を成しており、チップコンデ
ンサＣの厚さは約１００〜２００μｍ程度である。上記
金属電極２は、例えば銅（Ｃｕ）または銀（Ａｇ）によ
って構成される。
は、セラミックまたは有機系材料などからなる絶縁層１
を金属電極２で挟んだ構造を成しており、チップコンデ
ンサＣの厚さは約１００〜２００μｍ程度である。上記
金属電極２は、例えば銅（Ｃｕ）または銀（Ａｇ）によ
って構成される。
【００１５】チップコンデンサＣは、図２に示すよう
に、パッケージ基板Ｓの内部に埋め込まれており、チッ
プコンデンサＣの上下に設けられた金属電極２を、パッ
ケージ基板Ｓの内部に設けられた導体層３に接着するこ
とによって、チップコンデンサＣは電源とグランドとの
間に接続される。また、寄生インダクタンスを低減する
ために、チップコンデンサＣは半導体チップが搭載され
る領域Ａの直下または直下近傍に配置される。
に、パッケージ基板Ｓの内部に埋め込まれており、チッ
プコンデンサＣの上下に設けられた金属電極２を、パッ
ケージ基板Ｓの内部に設けられた導体層３に接着するこ
とによって、チップコンデンサＣは電源とグランドとの
間に接続される。また、寄生インダクタンスを低減する
ために、チップコンデンサＣは半導体チップが搭載され
る領域Ａの直下または直下近傍に配置される。
【００１６】次に、ビルドアップ配線板のコアとして用
いられる４層の導体層を備えたプラスチックパッケージ
基板に前記チップコンデンサＣを内蔵する方法を図３〜
図６を用いて説明する。
いられる４層の導体層を備えたプラスチックパッケージ
基板に前記チップコンデンサＣを内蔵する方法を図３〜
図６を用いて説明する。
【００１７】まず、図３に示すように、エポキシ系樹脂
を含浸させたガラスクロス４ａの上面および下面に、シ
ート状または液状の接着剤５が設けられた基板ＰＳ1 を
用意し、この基板ＰＳ1 のチップコンデンサＣが埋め込
まれる領域に穴６を開ける。次いで、図４に示すよう
に、上記穴６にチップコンデンサＣを埋め込む。
を含浸させたガラスクロス４ａの上面および下面に、シ
ート状または液状の接着剤５が設けられた基板ＰＳ1 を
用意し、この基板ＰＳ1 のチップコンデンサＣが埋め込
まれる領域に穴６を開ける。次いで、図４に示すよう
に、上記穴６にチップコンデンサＣを埋め込む。
【００１８】次に、図５に示すように、エポキシ系樹脂
を含浸させたガラスクロス４ｂの上面および下面に、導
体層３が設けられた基板（以下、２層板と称す）ＰＳ2
を２枚用意し、基板ＰＳ1 と２層板ＰＳ2 との位置合わ
せを行う。
を含浸させたガラスクロス４ｂの上面および下面に、導
体層３が設けられた基板（以下、２層板と称す）ＰＳ2
を２枚用意し、基板ＰＳ1 と２層板ＰＳ2 との位置合わ
せを行う。
【００１９】この後、図６に示すように、基板ＰＳ1 の
上面と下面とに２層板ＰＳ2 を２５０℃以下の熱圧着に
より貼り合わせることによって、チップコンデンサＣが
内蔵されたプラスチックパッケージ基板ＰＳｃが形成さ
れる。チップコンデンサＣの金属電極２と導体層３との
接続は、チップコンデンサＣの周辺の接着剤の接着力お
よび熱収縮によって行われる。
上面と下面とに２層板ＰＳ2 を２５０℃以下の熱圧着に
より貼り合わせることによって、チップコンデンサＣが
内蔵されたプラスチックパッケージ基板ＰＳｃが形成さ
れる。チップコンデンサＣの金属電極２と導体層３との
接続は、チップコンデンサＣの周辺の接着剤の接着力お
よび熱収縮によって行われる。
【００２０】なお、前記２層板ＰＳ2 をプラスチックパ
ッケージ基板ＰＳｃとして用いる場合には、２層板ＰＳ
2 にチップコンデンサＣを埋め込む穴６を開けた後、こ
の穴６にチップコンデンサＣを埋め込み、次いで、メッ
キなどによってチップコンデンサＣの金属電極２と２層
板ＰＳ2 の導体層３とを接続することにより、チップコ
ンデンサＣが内蔵されたプラスチックパッケージ基板Ｐ
Ｓｃが形成される。
ッケージ基板ＰＳｃとして用いる場合には、２層板ＰＳ
2 にチップコンデンサＣを埋め込む穴６を開けた後、こ
の穴６にチップコンデンサＣを埋め込み、次いで、メッ
キなどによってチップコンデンサＣの金属電極２と２層
板ＰＳ2 の導体層３とを接続することにより、チップコ
ンデンサＣが内蔵されたプラスチックパッケージ基板Ｐ
Ｓｃが形成される。
【００２１】図７は、本発明を適用したＢＧＡ（Ball G
rid Array ）構造のプラスチックパッケージの要部断面
図を示す。ＢＧＡ基板７のチップ搭載面上にバンプ電極
８を介在してフェースダウン（Face Down ）方式で半導
体チップ９が実装され、ＢＧＡ基板７と半導体チップ９
との隙間部に絶縁樹脂１０が充填されている。さらに、
ＢＧＡ基板７は約７００μｍ程度の直径を有するバンプ
電極１１を介在してマザーボード（図示せず）に実装さ
れている。
rid Array ）構造のプラスチックパッケージの要部断面
図を示す。ＢＧＡ基板７のチップ搭載面上にバンプ電極
８を介在してフェースダウン（Face Down ）方式で半導
体チップ９が実装され、ＢＧＡ基板７と半導体チップ９
との隙間部に絶縁樹脂１０が充填されている。さらに、
ＢＧＡ基板７は約７００μｍ程度の直径を有するバンプ
電極１１を介在してマザーボード（図示せず）に実装さ
れている。
【００２２】半導体チップ９が搭載された領域の直下ま
たは直下近傍のＢＧＡ基板７の内部にはチップコンデン
サＣが内蔵された前記プラスチックパッケージ基板ＰＳ
ｃが配置されており、それ以外の領域のＢＧＡ基板７の
内部にはチップコンデンサＣが内蔵されていないプラス
チックパッケージ基板ＰＳが配置されている。
たは直下近傍のＢＧＡ基板７の内部にはチップコンデン
サＣが内蔵された前記プラスチックパッケージ基板ＰＳ
ｃが配置されており、それ以外の領域のＢＧＡ基板７の
内部にはチップコンデンサＣが内蔵されていないプラス
チックパッケージ基板ＰＳが配置されている。
【００２３】プラスチックパッケージ基板ＰＳは、ガラ
スクロス４ａの両面に接着剤５が設けられた基板ＰＳ1
とガラスクロス４ｂの両面に導体層３が設けられた２層
板ＰＳ2 とを用意し、基板ＰＳ1 の両面に２層板ＰＳ2
を熱圧着により貼り合わせることによって形成される。
スクロス４ａの両面に接着剤５が設けられた基板ＰＳ1
とガラスクロス４ｂの両面に導体層３が設けられた２層
板ＰＳ2 とを用意し、基板ＰＳ1 の両面に２層板ＰＳ2
を熱圧着により貼り合わせることによって形成される。
【００２４】このように、本実施の形態によれば、チッ
プコンデンサＣをパッケージ基板Ｓに内蔵することによ
って、チップコンデンサＣを搭載するチップコンデンサ
用のパッドがチップ搭載面に不要となり、さらに、パッ
ケージ基板Ｓの内部の導体層３からチップコンデンサ用
のパッドまでの引き回し配線が不要となることから、チ
ップ搭載面およびパッケージ基板Ｓの内部における配線
の高密度化が可能となる。また、パッケージ基板Ｓの内
部の導体層３からチップコンデンサＣの金属電極２まで
の距離が短いので、寄生インダクタンスの増加が抑えら
れてノイズによる電源供給ラインの電圧レベルの変動を
抑えることができる。
プコンデンサＣをパッケージ基板Ｓに内蔵することによ
って、チップコンデンサＣを搭載するチップコンデンサ
用のパッドがチップ搭載面に不要となり、さらに、パッ
ケージ基板Ｓの内部の導体層３からチップコンデンサ用
のパッドまでの引き回し配線が不要となることから、チ
ップ搭載面およびパッケージ基板Ｓの内部における配線
の高密度化が可能となる。また、パッケージ基板Ｓの内
部の導体層３からチップコンデンサＣの金属電極２まで
の距離が短いので、寄生インダクタンスの増加が抑えら
れてノイズによる電源供給ラインの電圧レベルの変動を
抑えることができる。
【００２５】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
【００２６】例えば、前記実施の形態では、プラスチッ
クパッケージ基板にチップコンデンサを内蔵した場合に
ついて説明したが、セラミックパッケージ基板にチップ
コンデンサを内蔵してもよく、同様な効果が得られる。
クパッケージ基板にチップコンデンサを内蔵した場合に
ついて説明したが、セラミックパッケージ基板にチップ
コンデンサを内蔵してもよく、同様な効果が得られる。
【００２７】また、前記実施の形態では、ＢＧＡ構造の
プラスチックパッケージを構成するパッケージ基板に適
用した場合について説明したが、チップコンデンサを必
要とするいかなるパッケージ基板またはパケージ実装基
板に適用可能である。
プラスチックパッケージを構成するパッケージ基板に適
用した場合について説明したが、チップコンデンサを必
要とするいかなるパッケージ基板またはパケージ実装基
板に適用可能である。
【００２８】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００２９】本発明によれば、チップコンデンサをパッ
ケージ基板またはパッケージ実装基板に内蔵することに
よって、チップ搭載面またはパッケージ搭載面における
チップコンデンサ用のパッド、およびパッケージ基板ま
たはパッケージ実装基板の内部の導体層からチップコン
デンサ用のパッドまでの引き回し配線が不要となり、さ
らに、寄生インダクタンスの増加が抑えられてノイズに
よる電源電圧の変動を抑えることができるので、高密度
配線を有し、信頼性の高いパッケージ基板またはパッケ
ージ実装基板を実現することができる。
ケージ基板またはパッケージ実装基板に内蔵することに
よって、チップ搭載面またはパッケージ搭載面における
チップコンデンサ用のパッド、およびパッケージ基板ま
たはパッケージ実装基板の内部の導体層からチップコン
デンサ用のパッドまでの引き回し配線が不要となり、さ
らに、寄生インダクタンスの増加が抑えられてノイズに
よる電源電圧の変動を抑えることができるので、高密度
配線を有し、信頼性の高いパッケージ基板またはパッケ
ージ実装基板を実現することができる。
【図１】本発明の一実施の形態であるチップコンデンサ
の要部断面図である。
の要部断面図である。
【図２】（ａ）は本発明の一実施の形態であるパッケー
ジ基板の要部概略平面図であり、（ｂ）は（ａ）のII
（ｂ）−II（ｂ）線におけるパッケージ基板の要部概略
断面図である。
ジ基板の要部概略平面図であり、（ｂ）は（ａ）のII
（ｂ）−II（ｂ）線におけるパッケージ基板の要部概略
断面図である。
【図３】本発明の一実施の形態であるチップコンデンサ
を内蔵した基板の製造方法を示すプラスチックパッケー
ジ基板の要部断面図である。
を内蔵した基板の製造方法を示すプラスチックパッケー
ジ基板の要部断面図である。
【図４】本発明の一実施の形態であるチップコンデンサ
を内蔵した基板の製造方法を示すプラスチックパッケー
ジ基板の要部断面図である。
を内蔵した基板の製造方法を示すプラスチックパッケー
ジ基板の要部断面図である。
【図５】本発明の一実施の形態であるチップコンデンサ
を内蔵した基板の製造方法を示すプラスチックパッケー
ジ基板の要部断面図である。
を内蔵した基板の製造方法を示すプラスチックパッケー
ジ基板の要部断面図である。
【図６】本発明の一実施の形態であるチップコンデンサ
を内蔵した基板の製造方法を示すプラスチックパッケー
ジ基板の要部断面図である。
を内蔵した基板の製造方法を示すプラスチックパッケー
ジ基板の要部断面図である。
【図７】本発明を適用したＢＧＡ基板の要部断面図であ
る。
る。
１ 絶縁層 ２ 金属電極 ３ 導体層 ４ａ ガラスクロス ４ｂ ガラスクロス ５ 接着剤 ６ 穴 ７ ＢＧＡ基板 ８ バンプ電極 ９ 半導体チップ １０ 絶縁樹脂 １１ バンプ電極 Ｃ チップコンデンサ Ｓ パッケージ基板 ＰＳ プラスチックパッケージ基板 ＰＳ1 基板 ＰＳ2 ２層板 ＰＳｃ プラスチックパッケージ基板 Ａ 半導体チップが搭載される領域
Claims (9)
- 【請求項１】 電源供給ラインの電圧レベルの変動を抑
えるチップコンデンサが、パッケージ基板またはパッケ
ージ実装基板の内部に埋め込まれていることを特徴とす
る半導体集積回路装置。 - 【請求項２】 請求項１記載の半導体集積回路装置にお
いて、前記チップコンデンサは、電源とグランドとの間
に設けられていることを特徴とする半導体集積回路装
置。 - 【請求項３】 請求項１記載の半導体集積回路装置にお
いて、前記チップコンデンサは、絶縁層の上下を電極で
挟んだ構造を成しており、前記電極は、パッケージ基板
またはパッケージ実装基板の内部に設けられた導体層に
接着されていることを特徴とする半導体集積回路装置。 - 【請求項４】 請求項１記載の半導体集積回路装置にお
いて、前記チップコンデンサは、半導体チップが搭載さ
れる領域の直下または直下近傍のパッケージ基板の内
部、またはパッケージが搭載される領域の直下または直
下近傍のパッケージ実装基板の内部に配置されているこ
とを特徴とする半導体集積回路装置。 - 【請求項５】 請求項３記載の半導体集積回路装置にお
いて、前記絶縁層は、セラミックまたは有機系材料によ
って構成されていることを特徴とする半導体集積回路装
置。 - 【請求項６】 電源供給ラインの電圧レベルの変動を抑
えるチップコンデンサが埋め込まれたパッケージ基板ま
たはパッケージ実装基板を形成する半導体集積回路装置
の製造方法であって、(a).接着剤が両面に設けられた第
１の基板に前記チップコンデンサを埋め込む穴を開ける
工程と、(b).前記穴に前記チップコンデンサを埋め込む
工程と、(c).導体層が少なくとも片面に設けられた第２
の基板を前記第１の基板の両面に貼り合わせて、前記第
２の基板の導体層と前記チップコンデンサの電極とを接
着する工程とを有することを特徴する半導体集積回路装
置の製造方法。 - 【請求項７】 電源供給ラインの電圧レベルの変動を抑
えるチップコンデンサが埋め込まれたパッケージ基板ま
たはパッケージ実装基板を形成する半導体集積回路装置
の製造方法であって、(a).導体層が両面に設けられた第
１の基板に前記チップコンデンサを埋め込む穴を開ける
工程と、(b).前記穴に前記チップコンデンサを埋め込む
工程と、(c).前記第１の基板の導体層と前記チップコン
デンサの電極とをメッキにより接続する工程とを有する
ことを特徴する半導体集積回路装置の製造方法。 - 【請求項８】 請求項６記載の半導体集積回路装置の製
造方法において、前記第１の基板および前記第２の基板
は、エポキシ系樹脂が含浸されたガラスクロス、または
セラミックによって構成されていることを特徴とする半
導体集積回路装置の製造方法。 - 【請求項９】 請求項６記載の半導体集積回路装置の製
造方法において、前記第１の基板と前記第２の基板と
は、熱圧着によって貼り合わされることを特徴とする半
導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29961898A JP2000124352A (ja) | 1998-10-21 | 1998-10-21 | 半導体集積回路装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29961898A JP2000124352A (ja) | 1998-10-21 | 1998-10-21 | 半導体集積回路装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000124352A true JP2000124352A (ja) | 2000-04-28 |
Family
ID=17874954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29961898A Pending JP2000124352A (ja) | 1998-10-21 | 1998-10-21 | 半導体集積回路装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000124352A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002317121A (ja) * | 2000-12-25 | 2002-10-31 | Ngk Spark Plug Co Ltd | 埋め込み樹脂 |
| US6512182B2 (en) | 2001-03-12 | 2003-01-28 | Ngk Spark Plug Co., Ltd. | Wiring circuit board and method for producing same |
| US6586827B2 (en) | 2000-12-27 | 2003-07-01 | Ngk Spark Plug Co., Ltd. | Wiring board and method for fabricating the same |
| US6740411B2 (en) | 2001-02-21 | 2004-05-25 | Ngk Spark Plug Co. Ltd. | Embedding resin, wiring substrate using same and process for producing wiring substrate using same |
| US6770965B2 (en) | 2000-12-28 | 2004-08-03 | Ngk Spark Plug Co., Ltd. | Wiring substrate using embedding resin |
| JP2004527908A (ja) * | 2001-03-23 | 2004-09-09 | インテル コーポレイション | キャパシタを備える集積回路パッケージ |
| KR100431307B1 (ko) * | 1998-12-29 | 2004-09-18 | 주식회사 하이닉스반도체 | 캐패시터 내장형 칩 사이즈 패키지 및 그의 제조방법 |
| US6822170B2 (en) | 2000-12-26 | 2004-11-23 | Ngk Spark Plug Co., Ltd. | Embedding resin and wiring substrate using the same |
| US6876091B2 (en) | 2000-12-25 | 2005-04-05 | Ngk Spark Plug Co., Ltd. | Wiring board |
| JP2005521231A (ja) * | 2001-06-26 | 2005-07-14 | インテル・コーポレーション | 垂直方向接続のキャパシタを有する電子アセンブリ及びその製造方法 |
| WO2007002995A1 (en) * | 2005-07-04 | 2007-01-11 | Griffith University | Fabrication of electronic components in plastic |
-
1998
- 1998-10-21 JP JP29961898A patent/JP2000124352A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100431307B1 (ko) * | 1998-12-29 | 2004-09-18 | 주식회사 하이닉스반도체 | 캐패시터 내장형 칩 사이즈 패키지 및 그의 제조방법 |
| JP2002317121A (ja) * | 2000-12-25 | 2002-10-31 | Ngk Spark Plug Co Ltd | 埋め込み樹脂 |
| US6680123B2 (en) | 2000-12-25 | 2004-01-20 | Ngk Spark Plug Co., Ltd. | Embedding resin |
| US6876091B2 (en) | 2000-12-25 | 2005-04-05 | Ngk Spark Plug Co., Ltd. | Wiring board |
| US6822170B2 (en) | 2000-12-26 | 2004-11-23 | Ngk Spark Plug Co., Ltd. | Embedding resin and wiring substrate using the same |
| US6586827B2 (en) | 2000-12-27 | 2003-07-01 | Ngk Spark Plug Co., Ltd. | Wiring board and method for fabricating the same |
| US6770965B2 (en) | 2000-12-28 | 2004-08-03 | Ngk Spark Plug Co., Ltd. | Wiring substrate using embedding resin |
| US6740411B2 (en) | 2001-02-21 | 2004-05-25 | Ngk Spark Plug Co. Ltd. | Embedding resin, wiring substrate using same and process for producing wiring substrate using same |
| US6512182B2 (en) | 2001-03-12 | 2003-01-28 | Ngk Spark Plug Co., Ltd. | Wiring circuit board and method for producing same |
| JP2004527908A (ja) * | 2001-03-23 | 2004-09-09 | インテル コーポレイション | キャパシタを備える集積回路パッケージ |
| JP2005521231A (ja) * | 2001-06-26 | 2005-07-14 | インテル・コーポレーション | 垂直方向接続のキャパシタを有する電子アセンブリ及びその製造方法 |
| WO2007002995A1 (en) * | 2005-07-04 | 2007-01-11 | Griffith University | Fabrication of electronic components in plastic |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1067603B1 (en) | Chip carrier | |
| JP3890947B2 (ja) | 高周波半導体装置 | |
| JP4474431B2 (ja) | 半導体パッケージおよび該製造方法 | |
| US7161242B2 (en) | Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element | |
| US7663224B2 (en) | Semiconductor BGA package having a segmented voltage plane | |
| US20070253142A1 (en) | Array capacitors with voids to enable a full-grid socket | |
| US5606199A (en) | Resin-molded type semiconductor device with tape carrier connection between chip electrodes and inner leads of lead frame | |
| JPH0362934A (ja) | 集積回路パツケージ | |
| JP2001326305A (ja) | 半導体装置用インターポーザー、その製造方法および半導体装置 | |
| JPH09321073A (ja) | 半導体装置用パッケージ及び半導体装置 | |
| JP2951573B2 (ja) | 分離されたダイパッドを有する半導体パッケージ | |
| KR20050014676A (ko) | 회로 모듈 | |
| US6340839B1 (en) | Hybrid integrated circuit | |
| JP2000124352A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2001144245A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| US6683781B2 (en) | Packaging structure with low switching noises | |
| JP2009076815A (ja) | 半導体装置 | |
| US20080105987A1 (en) | Semiconductor device having interposer formed on chip | |
| JP2011061132A (ja) | インターポーザ | |
| US6020631A (en) | Method and apparatus for connecting a bondwire to a bondring near a via | |
| JP4643482B2 (ja) | 配線基板 | |
| US6809935B1 (en) | Thermally compliant PCB substrate for the application of chip scale packages | |
| JP4168494B2 (ja) | 半導体装置の製造方法 | |
| JP2007059430A (ja) | 半導体装置 | |
| JP3831173B2 (ja) | 半導体モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20040917 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040928 |
|
| A521 | Written amendment |
Effective date: 20041126 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Effective date: 20041221 Free format text: JAPANESE INTERMEDIATE CODE: A02 |