JP2009076815A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009076815A
JP2009076815A JP2007246640A JP2007246640A JP2009076815A JP 2009076815 A JP2009076815 A JP 2009076815A JP 2007246640 A JP2007246640 A JP 2007246640A JP 2007246640 A JP2007246640 A JP 2007246640A JP 2009076815 A JP2009076815 A JP 2009076815A
Authority
JP
Japan
Prior art keywords
pad
electrode
substrate
semiconductor device
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007246640A
Other languages
English (en)
Inventor
Kazuhiro Motonaga
和広 本永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2007246640A priority Critical patent/JP2009076815A/ja
Priority to US12/232,008 priority patent/US20090079074A1/en
Publication of JP2009076815A publication Critical patent/JP2009076815A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48233—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】容量から半導体チップへの電圧供給の応答速度を向上させることができる半導体装置を提供すること。
【解決手段】本発明にかかる半導体装置は、絶縁基板１と、絶縁基板１上に形成される半導体チップ２と、絶縁基板１上に形成され、半導体チップ２にグランド電位を与える第１のパッド３と、絶縁基板１上に形成され、半導体チップ２に電源電圧を供給する第２のパッド４と、第１のパッド３及び第２のパッド４の間に形成され、当該第１のパッド３及び第２のパッド４と供に容量を形成する誘電体膜５と、絶縁基板１裏面に形成され、絶縁基板１に形成されたスルーホール１ａを介してそれぞれ第１のパッド３及び第２のパッド４と外部機器とを電気的に接続する半田ボール８とを有する。
【選択図】図１

Description

本発明は、デカップリングコンデンサを有する半導体装置に関し、特に、基板裏面に外部機器と接続される半田ボールを有するＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型の半導体装置に関する。
高速動作が必要とされる半導体チップを有する半導体装置等において、大電流が必要となる場合がある。この場合、大電流の供給により、電源電圧の電圧降下が発生する。このような電圧降下が発生すると、半導体装置の動作性能が低下する。そこで、電源電圧の急激な変動を防止するために、例えばデカップリングコンデンサが形成される。デカップリングコンデンサは、電荷を蓄積して電源電圧からの電力供給を補助する。これにより、電源電圧の電圧降下を抑制する。
デカップリングコンデンサが形成された半導体装置の例を図７及び図８に示す。図７に示す半導体装置は、多層の基板９１上に半導体チップ９２が形成されている。基板９１上には複数のグランドパッド９３ａ、電源パッド９３ｂ、及び信号を入出力する信号パッド９３ｃが形成されている。グランドパッド９３ａは、基板９１に形成されたスルーホール９１ａを介して基板９１裏面の半田ボール９４に接続されている。そして、半田ボール９４に接続されたグランド電圧供給部（図示せず）からグランドパッド９３ａにグランド電圧が供給される。また、電源パッド９３ｂは、基板９１に形成されたスルーホール９１ａを介して基板９１裏面の半田ボール９４に接続されている。そして、半田ボール９４に接続された電源電圧供給部（図示せず）から電源パッド９３ｂに電源電圧が供給される。また、デカップリングコンデンサ９５となる容量部品が基板９１裏面に形成されている。この容量部品は、対向する電極の間に誘電体膜が形成されたものである。ここで、容量部品から半導体チップ９２への電流供給経路を二点破線及び破線で示す。そして、グランドパッド９３ａ及び電源パッド９３ｂと半導体チップ９２とはボンディングワイヤー９６で接続されている。さらに、ボンディングワイヤー９６の断線等を防止するためのモールド樹脂９７が形成されている。
図７に示す半導体装置は、デカップリングコンデンサ９５として、容量部品が基板裏面に形成されている。このため、半導体チップ９２とデカップリングコンデンサ９５との距離が遠い。半導体チップ９２とデカップリングコンデンサ９５との距離が遠い場合、デカップリングコンデンサ９５から半導体チップ９２に電圧を供給する際の、電圧供給の応答速度が遅い。また、基板裏面にデカップリングコンデンサが形成される場合であって、基板裏面に形成される半田ボール９４が十分な高さを有していない場合、デカップリングコンデンサ９５の厚みによって基板９１が傾く場合がある。また、図８に示す半導体装置は、多層の基板９１内にデカップリングコンデンサ９５となる容量部品が形成されている。この場合、図７に示す半導体装置と比較して、半導体チップ９２と容量部品との距離は近い。しかしながら、容量部品から半導体チップ９２への電圧供給の応答速度が十分な速さを有さない。また、多層の基板を用いて半導体装置を形成する必要がある。
そこで、特許文献１に、半導体チップが形成されている側と同じ基板上に、デカップリングコンデンサとなる容量部品を形成した半導体装置が記載されている。この容量部品は、基板上に形成された金属膜上に形成されている。金属膜は、ワイヤーを介して半導体装置の外部と接続されるリードフレームに接続されている。リードフレームは、ワイヤーを介して半導体チップに接続されている。この半導体装置は、基板上に容量部品が形成されているため、図８に示す半導体装置と比較して半導体チップと容量部品との物理的な距離が近い。これにより、容量部品から半導体チップへの応答速度を向上させることができる。また、特許文献１には、さらに、対向する電極の間に誘電体膜が形成された容量部品ではなく、基板上に形成される電極及び誘電膜から容量を形成する半導体装置が記載されている。
特許文献１に記載の電極及び誘電体膜から容量が形成された半導体装置は、基板上に接地層となる第１金属膜が形成されている。この第１金属膜上に誘電層が形成されており、誘電層上に電源層となる第２金属膜が形成されている。第２金属膜は、ワイヤーを介して、外部機器と接続されるリードフレームに接続され、リードフレームはワイヤーを介して半導体チップに接続されている。そして、第１金属膜、誘電層、及び第２金属膜により容量が形成されている。
特開平７−２９７３１６号公報
しかしながら、特許文献１に記載の基板上に容量部品が形成された半導体装置は、デカップリングコンデンサとして容量部品を形成しているため、容量部品の形状に合わせた半導体装置のレイアウト設計を行う必要がある。このため、半導体装置の製造が煩雑である。また、特許文献１に記載の電極及び誘電体膜から容量を形成する半導体装置は、容量の一方の電極として所定の面積を有する第２金属膜を形成している。このため、容量の一方の電極となる第２金属膜と半導体チップとが、複数のワイヤー及びリードフレームを介して接続されている。このため、半導体チップと容量との電気的な距離が遠く、容量から半導体チップへの電圧供給の応答速度が遅いという問題点がある。なお、リードフレームと第２金属膜とを接続するワイヤー及び第２金属膜を除去し、リードフレームを容量の一方の電極として、容量の一方の電極であるリードフレームと半導体チップとを接続することが考えられる。しかしこの場合、非常に細く、面積が小さいリードフレームが容量の一方の電極となるため、大きな容量値を有する容量を形成することが困難である。
上述した課題を解決するために、本発明に係る半導体装置は、絶縁基板と、前記絶縁基板上に形成される半導体チップと、前記絶縁基板上に形成され、前記半導体チップにグランド電位を与える第１のパッドと、前記絶縁基板上に形成され、前記半導体チップに電源電圧を供給する第２のパッドと、前記第１のパッド及び前記第２のパッドの間に形成され、当該第１のパッド及び第２のパッドと供に容量を形成する誘電体膜と、前記絶縁基板裏面に形成され、前記絶縁基板に形成されたスルーホールを介してそれぞれ前記第１のパッド及び前記第２のパッドと外部機器とを電気的に接続する半田ボールとを有することを特徴とする。
本発明においては、基板上に形成される第１のパッド、第２のパッド、並びに、第１のパッド及び第２のパッドの間に形成された誘電体膜によって容量を構成するため、半導体チップの近傍に容量を形成することができ、半導体チップと容量との電気的な距離を短くすることができる。
本発明に係る半導体装置によれば、容量から半導体チップへの電圧供給の応答速度を向上させることができる。
実施の形態１．
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。この実施の形態は、本発明を、半導体装置と外部機器との接続のために基板裏面に複数の半田ボールが形成されたＢＧＡ型の半導体装置に適用したものである。図１に本実施の形態にかかる半導体装置の断面図を示す。なお、図１は、後述する図４のＩ−Ｉ線における断面図である。
図１に示すように、本実施の形態にかかる半導体装置は、絶縁性の基板１を有する。基板１上に、半導体チップ２、第１のパッド３、第２のパッド４、誘電体膜５、及び第３のパッドである信号パッド６が形成されている。また、第２のパッド４上及び誘電体膜５上に電極７が形成されている。さらに、基板１裏面に半田ボール８が形成されている。そして、半導体チップ２と、第１のパッド３、第２のパッド４上に形成された電極７、及び信号パッド６とが、それぞれボンディングワイヤー９を介して接続されている。さらに、ボンディングワイヤー９の断線等を防止するために、基板１上に形成された半導体チップ２及びボンディングワイヤー９等を覆うモールド樹脂１０が形成されている。
次に、本実施の形態にかかる半導体装置についてより詳細に説明する。基板１には、複数のスルーホール１ａが形成されている。スルーホール１ａを介して、基板１上に形成された第１のパッド３、第２のパッド４、及び信号パッド６と、基板裏面に形成された半田ボール８とが接続される。第１のパッド３は、スルーホール１ａ上に形成され、グランド電位に設定されるグランドパッドである。そして、半導体チップ２にグランド電位を与える。また、第２のパッド４は、スルーホール１ａ上に形成され、半導体チップ２に電源電圧を供給する電源パッドである。この第１のパッド３と第２のパッド４との間に誘電体膜５が形成されている。さらに、本実施の形態では、第１のパッド３及び第２のパッド４の一部を覆うように誘電体膜５が形成されている。そして、第２のパッド４及び誘電体膜５上に電極７が形成されている。すなわち、電極７は、第２のパッド４と接続され、第１のパッド３と一部がオーバーラップするように当該第１のパッド３の上方に配置されている。ここでは、電極７は第２のパッド４と接続され、第１のパッド３とオーバーラップするように配置したが、第１のパッド３と接続され、第２のパッド４とオーバーラップするように配置してもよい。この第１のパッド３と、第２のパッド４及び電極７と、誘電体膜５とにより、容量が構成されている。すなわち、第２のパッド４及び電極７が容量の一方の電極として機能し、第１のパッド３が他方の電極として機能する。信号パッド６は、スルーホール１ａ上に形成され、半導体チップ２が有する信号端子と接続される。そして、半導体チップ２と半導体装置の外部に接続される外部機器等間の信号は、信号パッド６を介して送受信される。半田ボール８は、グランド電位を与えるグランド電圧供給部（図示せず）及び電源電圧を供給する電源電圧部（図示せず）に接続される。そして、グランド電圧供給部から供給されるグランド電圧を、スルーホール１ａを介して第１のパッド３に供給する。また、電源電圧供給部から供給される電源電圧を、スルーホール１ａを介して第２のパッド４に供給する。すなわち、半田ボール８は、基板１に形成されたスルーホール１ａを介して第１のパッド３及び第２のパッド４と外部機器とを電気的に接続する。
本実施の形態では、より大きな容量値を有する容量を形成するために、誘電体膜５は、第１のパッド３及び第２のパッド４の一部を覆うように形成する。第１のパッド３及び第２のパッド４上に形成される誘電体膜５は、容量値を大きくするために、より薄い方が好ましい。また、例えば、第２のパッド４上及び誘電体膜５上に電極７を形成する。すなわち、電極７及び第２のパッド４を容量の一方の電極とする。そして、第１のパッド３と、第２のパッド４及び電極７と、誘電体膜５とにより容量を構成する。また、容量の一方の電極となる電極７及び第１のパッド３と半導体チップ２とをボンディングワイヤー９によって接続する。すなわち、半導体チップ２の近傍に形成される第１のパッド３と、第２のパッド４及び電極７と、誘電体膜５とにより容量を形成するため、半導体チップ２の近傍に容量を形成することができる。これにより、半導体チップ２と容量との電気的な距離を近くすることができ、容量から半導体チップ２への電圧供給の応答速度を向上させることができる。また、半導体チップ２と容量との間のボンディングワイヤーの配線長を短くすることができるため、接続抵抗及びインダクタンスを低減することができ、ノイズの発生を低減することができる。特許文献１の場合、半導体チップから容量部までは、ワイヤーリードフレーム及びワイヤーを介している。一方、本発明においては、半導体チップと容量部との間の接続はワイヤーのみで実現可能である。このため、半導体装置のサイズにも依存するため一概には言えないが、半導体チップと容量部との物理的な距離を１／５程度に抑えることができる。これは、抵抗では数１００ｍΩ程度のものが、１００ｍΩ程度に、インダクタンスでは１０ｎＨ（ナノヘンリー）程度のものが、１〜２ｎＨ程度に抑えることができるということである。さらに、本実施の形態では、第１のパッド３及び第２のパッド４上に形成される誘電体膜５を薄く形成することにより、より大きな容量値を有する容量を形成することができる。本実施の形態では、第２のパッド４上及び誘電体膜５上に形成される電極７を容量の一方の電極とし、第１のパッド３と、第２のパッド４及び電極７と、誘電体膜５とで容量を形成したが、第１のパッド３上及び誘電体膜５上に電極７を形成し、第１のパッド３及び電極７と、第２のパッド４と、誘電体膜５とで容量を形成してもよい。
ここで、図２乃至図５に、本実施の形態にかかる半導体装置の平面図を示し、その製造方法を簡単に説明する。まず、図２に示すように、基板１上に第１のパッド３、第２のパッド４、及び信号パッド６を形成する。第１のパッド３及び第２のパッド４はそれぞれ複数形成してもよい。この場合、信号パッド６は基板１の周縁部に配置され、基板１上において当該信号パッド６の内縁部に少なくとも第１のパッド３及び第２のパッド４のそれぞれ１つが配置されていればよく、さらに、基板１上において信号パッド６の外側にも第１のパッド３及び第２のパッド４を配置してもよい。次に、図３に示すように、第１のパッド３及び第２のパッド４の一部を覆うように誘電体膜５を形成する。そして、図４に示すように、誘電体膜５及び第２のパッド４上に電極７を形成する。また、基板１上の所望に位置に半導体チップ２を形成する。半導体チップ２は、例えば、基板１とボンディングワイヤを用いて接続する。または、バンプを用いてフリップチップ接続する。そして、半導体チップ２と、第１のパッド３、電極７、及び信号パッド６とをそれぞれボンディングワイヤー９で接続する。この後、モールド樹脂１０（図示せず）を形成する。
ここで、図５に、図４に示す半導体装置であって、電極７の形成領域を明示した図を示す。図５では、電極７の形成領域を点線で示す。図５に示すように、誘電体膜５及び第２のパッド４上に電極７を形成する。図４に戻って、モールド樹脂１０（図示せず）を形成した後、基板１裏面に半田ボール８を形成する。ここで、図６に本実施の形態にかかる基板の裏面の平面図を示す。図６に示すように、基板１は複数のスルーホール１ａを有し、それぞれスルーホール１ａ上に形成される第１のパッド３、第２のパッド４、及び信号パッド６と接続される半田ボール８を基板１裏面に形成する。以上により、半導体装置を形成する。
本実施の形態では、第１のパッド２と、電極７及び第２のパッド４と、誘電体膜５とで容量を形成する。この容量はデカップリングコンデンサとして機能する。すなわち、半導体チップ２の近傍に形成される第１のパッド３、並びに第２のパッド４及び電極７をそれぞれ容量の一方の電極とする。このため、半導体チップ２の近傍にデカップリングコンデンサとなる容量を形成することができ、容量と半導体チップ２との電気的な距離を近くすることができる。このため、容量から半導体チップ２への電圧供給の応答速度を向上させることができる。また、半導体チップ２と容量との間のボンディングワイヤーの配線長を短くすることができるため、接続抵抗及びインダクタンスを低減することができ、ノイズを低減することができる。
なお、本実施の形態では、基板１上に形成されている第１のパッド３及び第２のパッド４の一部を覆うように誘電体膜５を形成したが、例えば、誘電体膜５は、第１のパッド３と第２のパッド４との間にのみ形成してもよい。第１のパッド３と第２のパッド４との間にのみ誘電体膜５を形成する場合、誘電体膜５の形成領域は小さいため、第１のパッド３、第２のパッド４、及び誘電体膜５からなる容量の容量値が小さくなることが考えられる。しかしながら、近年、高誘電率を有する誘電体膜の開発が進められており、高誘電率を有する誘電体膜を、容量を構成する誘電体膜として使用する場合、誘電体膜の形成領域が小さい場合でも大きな容量値を有する容量を構成することができる。したがって、誘電体膜５は第１のパッド３と第２のパッド４との間にのみ形成してもよい。
また、本実施の形態にかかる半導体装置の第１のパッド３及び第２のパッド４等は基板１に形成された複数のスルーホール１ａを介して半田ボール８に接続される。この半田ボール８は基板１裏面の全面に密に形成することができる。このため、半導体チップ２と、半導体装置の外部機器との間の信号の送受信において大量のデータの送受信が可能である。さらに、本実施の形態にかかる半導体装置は、容量部品を搭載しないため、容量部品を搭載するためのスペースを考慮した基板のレイアウト設計が不要である。また、容量部品を搭載する際に、予め半田を塗布し、当該半田上に容量部品を形成するリフロー工程が不要である。そして、基板１上に容量を構成する第１のパッド３、第２のパッド４、及び誘電体膜５を形成するため、基板１内に容量部品を形成する場合と比較して、容量値を柔軟に変更することができる。
なお、本発明は上述した実施の形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。例えば、誘電体膜５は、誘電率の異なる複数の誘電体膜を用いて容量値が異なる複数の容量を形成してもよい。さらに、本実施の形態にかかる半導体装置は基板１上と基板１裏面にパッド等が形成される２層の基板を用いたが、基板内に複数の配線層等が形成される多層基板を用いてもよい。また、本実施の形態では第１のパッドをグランド電圧が供給されるグランドパッドとし、第２のパッド４を電源電圧が供給される電源パッドとしたが、第１のパッド３を電源パッドとし、第２のパッド４をグランドパッドとしてもよい。
実施の形態１にかかる半導体装置を示す断面図である。 実施の形態１にかかる半導体装置の製造過程を示す断面図である。 実施の形態１にかかる半導体装置の製造過程を示す断面図である。 実施の形態１にかかる半導体装置の製造過程を示す断面図である。 実施の形態１にかかる半導体装置の電極７の形成領域を点線で示した断面図である。 実施の形態１にかかる半導体装置の裏面を示す平面図である。 従来の容量部品が基板裏面に形成された半導体装置を示す断面図である。 従来の容量部品が基板内に形成された半導体装置を示す断面図である。
符号の説明
１ 基板
２、９２ 半導体チップ
３ 第１のパッド
４ 第２のパッド
５ 誘電体膜
６ 信号パッド
７ 電極
８、９４ 半田ボール
９、９６ ボンディングワイヤー
１０ モールド樹脂
９１ 基板
９３ａ グランドパッド
９３ｂ 電源パッド
９３ｃ 信号パッド
９５ デカップリングコンデンサ

Claims (6)

  1. 絶縁基板と、
    前記絶縁基板上に形成される半導体チップと、
    前記絶縁基板上に形成され、前記半導体チップにグランド電位を与える第１のパッドと、
    前記絶縁基板上に形成され、前記半導体チップに電源電圧を供給する第２のパッドと、
    前記第１のパッド及び前記第２のパッドの間に形成され、当該第１のパッド及び第２のパッドと供に容量を形成する誘電体膜と、
    前記絶縁基板裏面に形成され、前記絶縁基板に形成されたスルーホールを介してそれぞれ前記第１のパッド及び前記第２のパッドと外部機器とを電気的に接続する半田ボールとを有する半導体装置。
  2. 前記誘電体膜を覆い、かつ前記第１のパッド又は前記第２のパッドのいずれか一方上に形成される電極をさらに有し、
    前記電極が形成された第１のパッド又は第２のパッドと前記電極とを、前記容量の一方の電極とする
    ことを特徴とする請求項１記載の半導体装置。
  3. 前記誘電体膜は、前記第１のパッド及び／又は前記第２のパッドの一部を覆うように形成され、
    前記第１のパッド又は前記第２のパッドのいずれか一方のパッド上、及び前記誘電体膜上に形成される電極をさらに有し、
    前記電極が形成されたパッド及び前記電極と、前記誘電体膜と、前記電極が形成されていないパッドとにより容量を形成する
    ことを特徴とする請求項１記載の半導体装置。
  4. 前記絶縁基板は、当該絶縁基板内に複数の配線層を有する多層基板である
    ことを特徴とする請求項１乃至３のいずれか１項記載の半導体装置。
  5. 前記第１のパッド又は前記第２のパッドのいずれか一方のパッドと接続され、他方のパッドと一部がオーバーラップするようにその上方に配置される電極をさらに備え、
    前記第１のパッドと、前記第２のパッドと、前記誘電体膜と、前記電極とで容量を形成する
    ことを特徴とする請求項１記載の半導体装置。
  6. 前記第１のパッド及び前記第２のパッドを複数備え、前記半導体チップが有する信号端子と接続するための第３のパッドをさらに備え、
    前記第３のパッドは、前記絶縁基板の周縁部に配置され、
    前記第１のパッド及び前記第２のパッドのそれぞれの少なくとも１つは前記絶縁基板の内縁部に配置される
    ことを特徴とする請求項１記載の半導体装置。
JP2007246640A 2007-09-25 2007-09-25 半導体装置 Pending JP2009076815A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007246640A JP2009076815A (ja) 2007-09-25 2007-09-25 半導体装置
US12/232,008 US20090079074A1 (en) 2007-09-25 2008-09-09 Semiconductor device having decoupling capacitor formed on substrate where semiconductor chip is mounted

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007246640A JP2009076815A (ja) 2007-09-25 2007-09-25 半導体装置

Publications (1)

Publication Number Publication Date
JP2009076815A true JP2009076815A (ja) 2009-04-09

Family

ID=40470768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007246640A Pending JP2009076815A (ja) 2007-09-25 2007-09-25 半導体装置

Country Status (2)

Country Link
US (1) US20090079074A1 (ja)
JP (1) JP2009076815A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853840B2 (en) * 2013-02-21 2014-10-07 Freescale Semiconductor, Inc. Semiconductor package with inner and outer leads
JP6272173B2 (ja) * 2014-07-31 2018-01-31 京セラ株式会社 配線基板
US10651135B2 (en) * 2016-06-28 2020-05-12 Marvell Asia Pte, Ltd. Tamper detection for a chip package
US10141277B2 (en) * 2017-03-31 2018-11-27 International Business Machines Corporation Monolithic decoupling capacitor between solder bumps
JP7097742B2 (ja) * 2018-05-01 2022-07-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20210391245A1 (en) * 2020-06-11 2021-12-16 Nanya Technology Corporation Semiconductor package device
CN112435932B (zh) * 2020-12-03 2022-08-09 深圳卓斌电子有限公司 一种半导体封装结构及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3173410B2 (ja) * 1997-03-14 2001-06-04 松下電器産業株式会社 パッケージ基板およびその製造方法
US6573595B1 (en) * 2002-04-24 2003-06-03 Scientek Corp. Ball grid array semiconductor package with resin coated metal core

Also Published As

Publication number Publication date
US20090079074A1 (en) 2009-03-26

Similar Documents

Publication Publication Date Title
US10109576B2 (en) Capacitor mounting structure
US8035194B2 (en) Semiconductor device and semiconductor package including the same
KR20120053284A (ko) 범프 구조물, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법
JP2001326305A (ja) 半導体装置用インターポーザー、その製造方法および半導体装置
JP2009076815A (ja) 半導体装置
US20100032196A1 (en) Multilayer wiring board, semiconductor package and method of manufacturing the same
JP6078765B1 (ja) 薄膜キャパシタの製造方法、集積回路搭載基板、及び当該基板を備えた半導体装置
KR101696705B1 (ko) 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
JP2009070969A (ja) キャパシタ内蔵基板及びその製造方法
JP2010109269A (ja) 半導体装置
US20150055309A1 (en) Electronic component embedded substrate and method of manufacturing electronic component embedded substrate
JP2005072311A (ja) キャパシタ、多層配線基板及び半導体装置
CN111696970B (zh) 半导体装置
JP2009252893A (ja) 半導体装置
US9839130B1 (en) Semiconductor integrated circuit device, printed board and manufacturing method of the semiconductor integrated circuit device
JP2008124072A (ja) 半導体装置
US20130228895A1 (en) Package substrate and semiconductor and semiconductor package
JP2020025076A (ja) モジュール
JP2011061132A (ja) インターポーザ
JP2009194022A (ja) チップサイズパッケージ及び半導体装置
JP2006147607A (ja) 印刷配線板及びその製造方法並びに半導体装置
JP4370993B2 (ja) 半導体装置
JP2005302873A (ja) 半導体装置、電子機器および半導体装置の製造方法
JP2007081267A (ja) 半導体装置およびその製造方法
TWI581388B (zh) 半導體封裝結構