JP2007081267A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】 デカップリングキャパシタを備えた高周波用の半導体装置において、実装面積をより一層小さくするとともに、配線の長さを可及的に短くして、高周波信号に対する伝送特性を向上させる。
【解決手段】 シリコン基板１上に設けられた絶縁膜３上にグラウンド層５をシリコン基板１上の接続パッド２ｂに接続させて設け、その上に設けられた保護膜７の開口部９内にデカップリングキャパシタ用の誘電体膜１１をグラウンド層５の一部からなる下部電極に接続させて設け、誘電体膜１１を含む保護膜７上に高周波信号用の第１の上層配線１２をシリコン基板１上の接続パッド２ａに接続させて設け、誘電体膜１１上における第１の上層配線１２の途中に上部電極１５を設けることにより、電気的接続配線が主としてシリコン基板１の厚さ方向となり、これにより、実装面積をより一層小さくすることができ、且つ、配線の長さを可及的に短くすることができる。
【選択図】 図２

Description

この発明は半導体装置およびその製造方法に関する。

従来の半導体装置には、基板上に高周波用の半導体素子を搭載し、半導体素子の周囲における基板上にバイアス電圧の変動を抑えるためのデカップリングキャパシタを搭載し、半導体素子とデカップリングキャパシタとを基板上に設けられた配線を介して接続したものがある（例えば、特許文献１参照）。

特開２００４−２１４３７８号公報

しかしながら、上記従来の半導体装置では、半導体素子の周囲における基板上にデカップリングキャパシタを搭載しているため、基板の面積、すなわち、半導体装置全体の面積が比較的大きくなり、実装面積が比較的大きくなってしまう。また、基板上に搭載された半導体素子とデカップリングキャパシタとを接続するために基板上に設けられた配線の長さが比較的長くなるため、インダクタンスやインピーダンスが大きくなり、伝送特性が劣化してしまう。

そこで、この発明は、実装面積をより一層小さくするとともに、配線の長さを可及的に短くして、高周波信号に対する伝送特性を向上させることができる半導体装置およびその製造方法を提供することを目的とする。

この発明は、上記目的を達成するため、上面に複数の接続パッドを有する半導体基板と、前記半導体基板上に設けられた下層絶縁膜と、前記下層絶縁膜上に前記接続パッドの少なくとも１つに接続されて設けられた下部電極と、前記下層絶縁膜および前記下部電極上に設けられ、前記下部電極上に対応する領域に少なくとも１つの開口部が設けられた上層絶縁膜と、前記上層絶縁膜に設けられた開口部内に前記下部電極に接続されて設けられた誘電体膜と、前記上層絶縁膜上に前記接続パッドの少なくとも他の１つに接続されて設けられた上層配線と、前記誘電体膜上に前記上層配線の一部に接続されて設けられた上部電極と、を具備することを特徴とするものである。

この発明によれば、半導体基板上に設けられた下層絶縁膜上に下部電極を接続パッドの少なくとも１つに接続させて設け、その上に設けられた上層絶縁膜の開口部内に誘電体膜を下部電極に接続させて設け、上層絶縁膜上に上層配線を接続パッドの少なくとも他の１つに接続させて設け、誘電体膜上に上部電極を上層配線の一部に接続させて設けているので、電気的接続配線が主として半導体基板の厚さ方向となり、これにより、実装面積をより一層小さくすることができ、且つ、配線の長さを可及的に短くすることができ、高周波信号に対する伝送特性を向上させることができる。

（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の一部を省略した透過平面図を示し、図２（Ａ）は図１のII_A−II_A線に沿う断面図を示し、図２（Ｂ）は図１のII_B−II_B線に沿う断面図を示す。この半導体装置は、ＣＳＰ(chip size package)と呼ばれるものであり、例えば、ブルートゥースの送受信信号回路を内蔵し、携帯電話等の電子機器に組み込まれるものである。

この半導体装置は平面正方形状のシリコン基板（半導体基板）１を備えている。シリコン基板１の上面中央部には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド２ａ、２ｂ、２ｃが集積回路に接続されて設けられている。この場合、符号２ａで示す接続パッドは高周波信号用であり、符号２ｂで示す接続パッドはグラウンド用であり、符号２ｃで示す接続パッドは高周波信号用以外の信号用である。また、この実施形態では、１つの高周波信号用の接続パッド２ａの両側に２つのグラウンド用の接続パッド２ｂが配置されている。

接続パッド２ａ、２ｂ、２ｃの中央部を除くシリコン基板１の上面には酸化シリコン等からなる絶縁膜（下層絶縁膜）３が設けられ、接続パッド２ａ、２ｂ、２ｃの中央部は絶縁膜３に設けられた開口部４ａ、４ｂ、４ｃを介して露出されている。絶縁膜３の上面中央部（接続パッド２ａ、２ｂ、２ｃ配置領域を除く領域）には銅等からなる平面正方形状のグラウンド層５が設けられている。グラウンド層５は、絶縁膜３の上面に設けられた銅等からなる２本の下層配線６の各一端部に接続されている。下層配線６の各他端部は、絶縁膜３の開口部４ｂを介してグラウンド用の接続パッド２ｂに接続されている。

グラウンド層５および下層配線６を含む絶縁膜３の上面にはポリイミド系樹脂等からなる保護膜（上層絶縁膜）７が設けられている。絶縁膜３の開口部４ａ、４ｃに対応する部分における保護膜７には開口部８ａ、８ｃが設けられている。グラウンド層５の所定の２箇所に対応する部分における保護膜７には平面円形状の開口部９および平面正方形状の開口部１０が設けられている。このうちの平面円形状の開口部９内には誘電体膜１１がグラウンド層５の一部からなる下部電極に接続されて設けられている。誘電体膜１１の材料としては、例えば、ＳＴＯ等の強誘電体が挙げられる。

誘電体膜１１を含む保護膜７の上面には第１〜第３の上層配線１２、１３、１４が設けられている。第１〜第３の上層配線１２、１３、１４は、銅等からなる下地金属層１２Ａ、１３Ａ、１４Ａと該下地金属層１２Ａ、１３Ａ、１４Ａ上に設けられた銅からなる上層金属層１２Ｂ、１３Ｂ、１４Ｂとからなっている。

第１の上層配線１２は、ブルートゥースに組み込まれた高周波処理回路に接続される送受信信号線（高周波信号線）であり、保護膜７および絶縁膜３の開口部８ａ、４ａを介して接続パッド２ａに接続された平面正方形状の接続部１２ａと、平面円形状の接続パッド部１２ｂと、接続部１２ａと接続パッド部１２ｂとを接続する引き回し線１２ｃとからなっている。

ここで、第１の上層配線１２の引き回し線１２ｃの途中において誘電体膜１１の上面およびその周囲における保護膜７の上面には、誘電体膜１１よりもやや大きめの平面円形状の上部電極１５が誘電体膜１１に接続されて設けられている。そして、上部電極１５、その下の誘電体膜１１およびその下のグラウンド層５の一部からなる下部電極により、薄膜容量素子１６が構成されている。この薄膜容量素子１６は第１の上層配線１２に対するデカップリングキャパシタとして機能する。

第２の上層配線１３は、グラウンド線であるが、平面円形状の接続パッド部１３ｂのみからなり、保護膜７の開口部１０を介してグラウンド層５に接続されている。第３の上層配線１４は、送受信信号線以外の信号線であり、保護膜７および絶縁膜３の開口部８ｃ、４ｃを介して接続パッド２ｃに接続された平面正方形状の接続部１４ａと、平面円形状の接続パッド部１４ｂと、接続部１４ａと接続パッド部１４ｂとを接続する引き回し線１４ｃとからなっている。

第１〜第３の上層配線１２、１３、１４の接続パッド部１２ｂ、１３ｂ、１４ｂ上面には銅からなる柱状電極１７が設けられている。第１〜第３の上層配線１２、１３、１４および上部電極１５を含む保護膜７の上面にはエポキシ系樹脂等からなる封止膜１８がその上面が柱状電極１７の上面と面一となるように設けられている。柱状電極１７の上面には半田ボール１９が設けられている。

以上のように、この半導体装置では、シリコン基板１上に設けられた絶縁膜３上にグラウンド層５を下層配線６を介してシリコン基板１上の接続パッド２ｂに接続させて設け、その上に設けられた保護膜７の開口部９内に誘電体膜１１をグラウンド層５の一部からなる下部電極に接続させて設け、誘電体膜１１を含む保護膜７上に第１、第３の上層配線１２、１４をシリコン基板１上の接続パッド２ａ、２ｃに接続させて設け、且つ、第２の上層配線１３をグラウンド層５に接続させて設け、第１の上層配線１２の途中に上部電極１５を誘電体膜１１に接続させて設けているので、電気的接続配線が主としてシリコン基板１の厚さ方向となり、これにより、実装面積をより一層小さくすることができ、且つ、配線の長さを可及的に短くすることができ、高周波信号に対する伝送特性を向上させることができる。

また、この半導体装置では、シリコン基板１上に設けられた絶縁膜３の上面中央部に平面正方形状のグラウンド層５を設け、その上に保護膜７を介して第１、第３の上層配線１２、１４を設けているので、グラウンド層５により、シリコン基板１上の集積回路と第１、第３の上層配線１２、１４との間でクロストークが発生しないようにすることができる。また、グラウンド層５の平面サイズを比較的大きくすることができるので、グラウンド電位が変動しにくいようにすることができる。

次に、この半導体装置の製造方法の一例について説明する。まず、図３（Ａ）、（Ｂ）に示すものを用意する。この場合、図３（Ａ）は図２（Ａ）に対応する断面図であり、図３（Ｂ）は図２（Ｂ）に対応する断面図である（以下、同じ）。

さて、図３（Ａ）、（Ｂ）に示すものは、ウエハ状態のシリコン基板１上にアルミニウム系金属等からなる複数の接続パッド２ａ、２ｂ、２ｃおよび酸化シリコン等からなる絶縁膜３が設けられ、接続パッド２ａ、２ｂ、２ｃの中央部が絶縁膜３に形成された開口部４ａ、４ｂ、４ｃを介して露出されたものである。この場合、ウエハ状態のシリコン基板１には、各半導体装置が形成される領域に所定の機能の集積回路（図示せず）が形成され、接続パッド２ａ、２ｂ、２ｃはそれぞれ対応する領域に形成された集積回路に電気的に接続されている。

次に、図４（Ａ）、（Ｂ）に示すように、マスクを用いたスパッタ法により、絶縁膜３の開口部４ｂを介して露出されたグラウンド用の接続パッド２ｂの上面を含む絶縁膜３の上面に銅等からなるグラウンド層５および下層配線６を形成する。なお、グラウンド層５および下層配線６は、スパッタ法により成膜された銅等からなる金属膜をフォトリソグラフィ法によりパターニングして形成するようにしてもよい。

次に、図５（Ａ）、（Ｂ）に示すように、絶縁膜３の開口部４ａ、４ｃを介して露出された接続パッド２ａ、２ｃの上面、グラウンド層５および下層配線６を含む絶縁膜３の上面全体に、スクリーン印刷法やスピンコート法等により、ポリイミド系樹脂等からなる保護膜７を形成する。次に、レーザビームを照射するレーザ加工あるいはフォトリソグラフィ法により、絶縁膜３の開口部４ａ、４ｃに対応する部分における保護膜７に開口部８ａ、８ｃを形成し、且つ、グラウンド層５の所定の２箇所に対応する部分における保護膜７に開口部９、１０を形成する。

次に、図６（Ａ）、（Ｂ）に示すように、絶縁膜７の開口部９内のグラウンド層５の上面に、マスクを用いたスパッタ法により、ＳＴＯ等の強誘電体からなる誘電体膜１１を形成する。この場合のスパッタリングは、ポリイミド系樹脂等からなる保護膜７の耐熱温度が２５０℃程度であるため、それよりも低温で行なう。この結果、ＳＴＯ等の強誘電体の誘電率は本来３桁程度と高いが、低温でのスパッタリングであると、誘電体膜１１の誘電率が数十程度と低くなる。しかし、この場合の半導体装置は高周波用であるから、薄膜容量素子１６の容量が比較的小さくても、別に支障はない。

次に、図７（Ａ）、（Ｂ）に示すように、保護膜７および絶縁膜３の開口部８ａ、４ａおよび８ｃ、４ｃを介して露出された接続パッド２ａ、２ｃの上面、保護膜７の開口部１０を介して露出されたグラウンド層５の上面および誘電体膜１１を含む保護膜７の上面全体に下地金属層２１を形成する。この場合、下地金属層２１は、無電解メッキにより形成された銅層のみであってもよく、またスパッタ法により形成された銅層のみであってもよく、さらにスパッタ法により形成されたチタン等の薄膜層上にスパッタ法により銅層を形成したものであってもよい。

次に、下地金属層２１の上面にメッキレジスト膜２２をパターン形成する。この場合、上部電極１５を含む上層金属層１２Ｂ形成領域、上層金属層１３Ｂ形成領域および上層金属層１４Ｂ形成領域に対応する部分におけるメッキレジスト膜２２には開口部２３、２４、２５が形成されている。

次に、下地金属層２１をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜２２の開口部２３内の下地金属層２１の上面に上部電極１５を含む上層金属層１２Ｂを形成し、メッキレジスト膜２１の開口部２４内の下地金属層２１の上面に上層金属層１３Ｂを形成し、メッキレジスト膜２１の開口部２５内の下地金属層２１の上面に上層金属層１４Ｂを形成する。次に、メッキレジスト膜２２を剥離する。

次に、図８（Ａ）、（Ｂ）に示すように、上層金属層１２Ｂ、１３Ｂ、１４Ｂを含む下地金属層２１の上面にメッキレジスト膜２６をパターン形成する。この場合、柱状電極１７形成領域に対応する部分におけるメッキレジスト膜２６には開口部２７が形成されている。次に、下地金属層２１をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜２６の開口部２７内の上層金属層１２Ｂ、１３Ｂ、１４Ｂの接続パッド部上面に柱状電極１７を形成する。

次に、メッキレジスト膜２６を剥離し、次いで、上層金属層１２Ｂ、１３Ｂ、１４Ｂをマスクとして下地金属層２１の不要な部分をエッチングして除去すると、図９（Ａ）、（Ｂ）に示すように、上層金属層１２Ｂ、１３Ｂ、１４Ｂ下に下地金属層１２Ａ、１３Ａ、１４Ａが残存され、第１〜第３の上層配線１２、１３、１４が形成される。

次に、図１０（Ａ）、（Ｂ）に示すように、柱状電極１７および第１〜第３の上層配線１２、１３、１４を含む保護膜７の上面全体に、スクリーン印刷法やスピンコート法等により、エポキシ系樹脂等からなる封止膜１８をその厚さが柱状電極１７の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１７の上面は封止膜１８によって覆われている。

次に、封止膜１８および柱状電極１７の上面側を適宜に研磨し、図１１（Ａ）、（Ｂ）に示すように、柱状電極１７の上面を露出させ、且つ、この露出された柱状電極１７の上面を含む封止膜１８の上面を平坦化する。次に、図１２（Ａ）、（Ｂ）に示すように、柱状電極１７の上面に半田ボール１９を形成する。次に、ダイシング工程を経ると、図１に示す半導体装置が複数個得られる。

以上のように、上記製造方法では、ウエハ状態のシリコン基板１上に下部電極を兼ねたグラウンド層５、誘電体膜１１、上部電極１５を含む第１〜第３の上層配線１２、１３、１４、柱状電極１７および半田ボール１９の形成を一括して行ない、その後に分断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。また、薄膜容量素子１６を備えた半導体装置を外部回路基板（図示せず）上に実装する場合、半田ボール１９を外部回路基板上に一括して接続すればよいので、実装工程を簡略化することができる。

（第２実施形態）
図１３はこの発明の第２実施形態としての半導体装置の一部を省略した透過平面図を示し、図１４（Ａ）は図１３のXIV_A−XIV_A線に沿う断面図を示し、図１４（Ｂ）は図１３のXIV_B−XIV_B線に沿う断面図を示す。この半導体装置において、図１および図２（Ａ）、（Ｂ）に示す半導体装置と大きく異なる点は、誘電体膜１１を帯状とし、薄膜容量素子１６を複数、例えば３つとした点である。

すなわち、保護膜７の所定の箇所には帯状の開口部９がグラウンド層５の一辺に沿い且つ当該一辺の長さ全体に亘って設けられ、この開口部９内には誘電体膜１１がグラウンド層５に接続されて設けられている。帯状の誘電体膜１１の上面の所定の３箇所には平面円形状の上部電極１５が設けられている。このうちの中央の上部電極１５は、上記第１実施形態の場合と同様に、第１の上層配線１２の途中に設けられている。

両側の上部電極１５は、保護膜７の上面に設けられた第４の上層配線２０の一端部に接続されている。第４の上層配線２０の他端部は、保護膜７および絶縁膜３の所定の箇所に設けられた開口部８ｄ、４ｄを介して、シリコン基板１上において２つのグラウンド用の接続パッド２ｂの両側に配置された接続パッド２ｄに接続されている。そして、両側の上部電極１５の中央部上面には柱状電極１７が設けられ、柱状電極１７の上面には半田ボール１９が設けられている。

（その他の実施形態）
上記第１実施形態では、図１に示すように、上部電極１５の平面形状を誘電体膜１１の平面形状よりもやや大きくした場合について説明したが、これに限らず、誘電体膜１１の平面形状と同じであってもよく、またそれよりもやや小さめであってもよい。また、図１に示す場合において、上部電極１５よりも先端側の上層配線１２ｃおよび接続パッド部１２ｂを省略し、上部電極１５の中央部上面に柱状電極１７および半田ボール１９を設けるようにしてもよい。

また、例えば、図１に示す場合において、誘電体膜１１および上部電極１５の平面形状を正方形状、長方形状等としてもよい。さらに、図１３に示す場合において、上部電極１５の平面形状、平面サイズを互いに異なるようにしてもよい。

この発明の第１実施形態としての半導体装置の一部を省略した透過平面図。 （Ａ）は図１のII_A−II_A線に沿う断面図、Ｂ）は図１のII_B−II_B線に沿う断面図。 図２に示す半導体装置の製造に際し、当初用意したものの断面図。 図３に続く工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 図９に続く工程の断面図。 図１０に続く工程の断面図。 図１１に続く工程の断面図。 この発明の第２実施形態としての半導体装置の一部を省略した透過平面図。 （Ａ）は図１３のXIV_A−XIV_A線に沿う断面図、（Ｂ）は図１３のXIV_B−XIV_B線に沿う断面図。

符号の説明

１ シリコン基板
２ａ、２ｂ、２ｃ 接続パッド
３ 絶縁膜
５ グラウンド層
６ 下層配線
７ 保護膜
９ 開口部
１１ 誘電体膜
１２、１３、１４ 上層配線
１５ 上部電極
１６ 薄膜容量素子
１７ 柱状電極
１８ 封止膜
１９ 半田ボール

Claims (10)

1. 上面に複数の接続パッドを有する半導体基板と、
   前記半導体基板上に設けられた下層絶縁膜と、
   前記下層絶縁膜上に前記接続パッドの少なくとも１つに接続されて設けられた下部電極と、
   前記下層絶縁膜および前記下部電極上に設けられ、前記下部電極上に対応する領域に少なくとも１つの開口部が設けられた上層絶縁膜と、
   前記上層絶縁膜に設けられた開口部内に前記下部電極に接続されて設けられた誘電体膜と、
   前記上層絶縁膜上に前記接続パッドの少なくとも他の１つに接続されて設けられた上層配線と、
   前記誘電体膜上に前記上層配線の一部に接続されて設けられた上部電極と、
   を具備することを特徴とする半導体装置。
2. 請求項１に記載の発明において、前記下部電極はグラウンド層からなることを特徴とする半導体装置。
3. 請求項１に記載の発明において、前記下部電極は前記下層絶縁膜上における、前記半導体基板上面の前記接続パッドの配置領域を除く領域上に設けられていることを特徴とする半導体装置。
4. 請求項１に記載の発明において、前記下部電極上に設けられた１つの前記誘電体膜上に前記上部電極が複数設けられていることを特徴とする半導体装置。
5. 請求項１に記載の発明において、前記上層絶縁膜上に前記上層配線に接続されて設けられた接続パッド部と、該接続パッド部上に設けられた柱状電極と、前記柱状電極の周囲を覆う封止膜と、を有することを特徴とする半導体装置。
6. 請求項５に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とする半導体装置。
7. 上面に複数の接続パッドを有するウエハ状態の半導体基板上に下層絶縁膜を形成する工程と、
   前記下層絶縁膜上に下部電極を前記接続パッドの一部に接続させて形成する工程と、
   前記下層絶縁膜および前記下部電極上に前記下部電極に対応する部分に開口部を有する上層絶縁膜を形成する工程と、
   前記上層絶縁膜の開口部内に誘電体膜を前記下部電極に接続させて形成する工程と、
   前記上層絶縁膜上に上層配線を前記接続パッドの他部に接続させて形成するとともに、前記誘電体膜上に上部電極を前記上層配線の一部に接続させて形成する工程と、
   ウエハ状態の前記半導体基板を切断して複数個の半導体装置を得る工程と、
   を有することを特徴とする半導体装置の製造方法。
8. 請求項７に記載の発明において、前記下部電極を形成する工程は、前記下層絶縁膜上に前記下部電極を兼ねたグラウンド層を形成する工程であることを特徴とする半導体装置の製造方法。
9. 請求項７に記載の発明において、前記上層絶縁膜上に接続パッド部を前記上層配線に接続させて形成する工程と、該接続パッド部上に柱状電極を形成し、前記柱状電極の周囲を覆う封止膜を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
10. 請求項９に記載の発明において、前記柱状電極上に半田ボールを形成する工程を含むことを特徴とする半導体装置の製造方法。

Images