JP2006049557A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006049557A JP2006049557A JP2004228123A JP2004228123A JP2006049557A JP 2006049557 A JP2006049557 A JP 2006049557A JP 2004228123 A JP2004228123 A JP 2004228123A JP 2004228123 A JP2004228123 A JP 2004228123A JP 2006049557 A JP2006049557 A JP 2006049557A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- semiconductor device
- semiconductor substrate
- semiconductor
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Abstract
【解決手段】 半導体装置は、複数のパッド12を有する半導体基板10と、半導体基板10を貫通する貫通穴20と、いずれかのパッド12と電気的に接続されて貫通穴20の内側を通り半導体基板10を貫通するように形成された第1の導電体30と、半導体基板10及び第1の導電体30と電気的に絶縁されて、貫通穴20の内側で第1の導電体30の側面を囲むように形成された第2の導電体40とを有する。
【選択図】 図1
Description
前記半導体基板を貫通する貫通穴と、
いずれかの前記パッドと電気的に接続されて、前記貫通穴の内側を通り前記半導体基板を貫通するように形成された第1の導電体と、
前記半導体基板及び前記第1の導電体と電気的に絶縁されて、前記貫通穴の内側で前記第1の導電体の側面を囲むように形成された第2の導電体と、
を有する。本発明によれば、第2の導電体は、第1の導電体の側面を囲むように形成されてなる。そのため、第2の導電体がシールドの役割を果たし、第1の導電体の信号伝搬精度を高めることができる。そのため、電気的な信頼性の高い半導体装置を提供することができる。
(2)この半導体装置において、
前記第2の導電体は、いずれかの前記パッドと電気的に接続されていてもよい。
(3)この半導体装置において、
前記第2の導電体は、グランド用の前記パッドに電気的に接続されていてもよい。
(4)この半導体装置において、
前記第1の導電体は、いずれかの前記パッドを貫通するように形成されていてもよい。
(5)この半導体装置において、
前記半導体基板における前記パッドが形成された面とは反対側の面に、前記第2の導電体の先端面を覆うように形成された、前記第1の導電体の先端面を露出させる開口を有する絶縁層をさらに有してもよい。これによると、第1及び第2の導電体の電気的なショートの発生しにくい、信頼性の高い半導体装置を提供することができる。
(6)この半導体装置において、
前記第1の導電体と電気的に接続されてなり、前記絶縁層における前記半導体基板とは反対側の面から突出する突起電極をさらに有してもよい。これによると、電気的な信頼性が高く、かつ、積層に適した半導体装置を提供することができる。
(7)本発明に係る半導体装置は、複数のパッドを有し、積層されてなる複数の半導体チップと、
それぞれの前記半導体チップに形成された貫通穴と、
いずれかの前記パッドと電気的に接続されて、前記貫通穴の内側を通りいずれかの前記半導体チップを貫通するように形成された第1の導電体と、
前記半導体チップ及び前記第1の導電体と電気的に絶縁されて、前記貫通穴の内側で前記第1の導電体の側面を囲むように形成された第2の導電体と、
を有する。本発明によれば、第2の導電体は、第1の導電体の側面を囲むように形成されてなる。そのため、第2の導電体がシールドの役割を果たし、第1の導電体の信号伝搬精度を高めることができる。そのため、電気的な信頼性の高い半導体装置を提供することができる。
Claims (7)
- 複数のパッドを有する半導体基板と、
前記半導体基板を貫通する貫通穴と、
いずれかの前記パッドと電気的に接続されて、前記貫通穴の内側を通り前記半導体基板を貫通するように形成された第1の導電体と、
前記半導体基板及び前記第1の導電体と電気的に絶縁されて、前記貫通穴の内側で前記第1の導電体の側面を囲むように形成された第2の導電体と、
を有する半導体装置。 - 請求項1記載の半導体装置において、
前記第2の導電体は、いずれかの前記パッドと電気的に接続されてなる半導体装置。 - 請求項2記載の半導体装置において、
前記第2の導電体は、グランド用の前記パッドに電気的に接続されてなる半導体装置。 - 請求項1から請求項3のいずれかに記載の半導体装置において、
前記第1の導電体は、いずれかの前記パッドを貫通するように形成されてなる半導体装置。 - 請求項1から請求項4のいずれかに記載の半導体装置において、
前記半導体基板における前記パッドが形成された面とは反対側の面に、前記第2の導電体の先端面を覆うように形成された、前記第1の導電体の先端面を露出させる開口を有する絶縁層をさらに有する半導体装置。 - 請求項5記載の半導体装置において、
前記第1の導電体と電気的に接続されてなり、前記絶縁層における前記半導体基板とは反対側の面から突出する突起電極をさらに有する半導体装置。 - 複数のパッドを有し、積層されてなる複数の半導体チップと、
それぞれの前記半導体チップに形成された貫通穴と、
いずれかの前記パッドと電気的に接続されて、前記貫通穴の内側を通りいずれかの前記半導体チップを貫通するように形成された第1の導電体と、
前記半導体チップ及び前記第1の導電体と電気的に絶縁されて、前記貫通穴の内側で前記第1の導電体の側面を囲むように形成された第2の導電体と、
を有する半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004228123A JP2006049557A (ja) | 2004-08-04 | 2004-08-04 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004228123A JP2006049557A (ja) | 2004-08-04 | 2004-08-04 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006049557A true JP2006049557A (ja) | 2006-02-16 |
Family
ID=36027777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004228123A Withdrawn JP2006049557A (ja) | 2004-08-04 | 2004-08-04 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006049557A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009277719A (ja) * | 2008-05-12 | 2009-11-26 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JP2010515275A (ja) * | 2006-12-29 | 2010-05-06 | キューファー アセット リミテッド. エル.エル.シー. | スルーチップ接続を有するフロントエンドプロセス済ウェハ |
JP2010103467A (ja) * | 2008-10-21 | 2010-05-06 | Samsung Electro-Mechanics Co Ltd | 半導体パッケージ及びその製造方法 |
CN102194683A (zh) * | 2010-03-10 | 2011-09-21 | 欧姆龙株式会社 | 电极部的构造 |
EP2388814A2 (en) | 2010-05-21 | 2011-11-23 | Napra co.,Ltd | Electronic device and manufacturing method therefor |
US8456015B2 (en) | 2005-06-14 | 2013-06-04 | Cufer Asset Ltd. L.L.C. | Triaxial through-chip connection |
US8846445B2 (en) | 2005-06-14 | 2014-09-30 | Cufer Asset Ltd. L.L.C. | Inverse chip connector |
JP2019507960A (ja) * | 2016-03-07 | 2019-03-22 | マイクロン テクノロジー,インク. | 低静電容量の基板貫通ビア構造体 |
-
2004
- 2004-08-04 JP JP2004228123A patent/JP2006049557A/ja not_active Withdrawn
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10340239B2 (en) | 2005-06-14 | 2019-07-02 | Cufer Asset Ltd. L.L.C | Tooling for coupling multiple electronic chips |
US9754907B2 (en) | 2005-06-14 | 2017-09-05 | Cufer Asset Ltd. L.L.C. | Tooling for coupling multiple electronic chips |
US9324629B2 (en) | 2005-06-14 | 2016-04-26 | Cufer Asset Ltd. L.L.C. | Tooling for coupling multiple electronic chips |
US9147635B2 (en) | 2005-06-14 | 2015-09-29 | Cufer Asset Ltd. L.L.C. | Contact-based encapsulation |
US8846445B2 (en) | 2005-06-14 | 2014-09-30 | Cufer Asset Ltd. L.L.C. | Inverse chip connector |
US8456015B2 (en) | 2005-06-14 | 2013-06-04 | Cufer Asset Ltd. L.L.C. | Triaxial through-chip connection |
JP2010515275A (ja) * | 2006-12-29 | 2010-05-06 | キューファー アセット リミテッド. エル.エル.シー. | スルーチップ接続を有するフロントエンドプロセス済ウェハ |
JP2009277719A (ja) * | 2008-05-12 | 2009-11-26 | Nec Electronics Corp | 半導体装置及びその製造方法 |
US8409981B2 (en) | 2008-10-21 | 2013-04-02 | Samsung Electro-Mechanics Co., Ltd. | Semiconductor package with a metal post and manufacturing method thereof |
US8159071B2 (en) | 2008-10-21 | 2012-04-17 | Samsung Electro-Mechanics Co., Ltd. | Semiconductor package with a metal post |
JP2010103467A (ja) * | 2008-10-21 | 2010-05-06 | Samsung Electro-Mechanics Co Ltd | 半導体パッケージ及びその製造方法 |
JP2011187771A (ja) * | 2010-03-10 | 2011-09-22 | Omron Corp | 電極部の構造 |
CN102194683A (zh) * | 2010-03-10 | 2011-09-21 | 欧姆龙株式会社 | 电极部的构造 |
TWI422003B (zh) * | 2010-05-21 | 2014-01-01 | Napra Co Ltd | 電子裝置及其製造方法 |
KR101368524B1 (ko) | 2010-05-21 | 2014-02-27 | 유겐가이샤 나프라 | 전자 디바이스 및 그 제조방법 |
JP2012009820A (ja) * | 2010-05-21 | 2012-01-12 | Napura:Kk | 電子デバイス及びその製造方法 |
EP2388814A2 (en) | 2010-05-21 | 2011-11-23 | Napra co.,Ltd | Electronic device and manufacturing method therefor |
US9685394B2 (en) | 2010-05-21 | 2017-06-20 | Napra Co., Ltd. | Electronic device and manufacturing method therefor |
JP2019507960A (ja) * | 2016-03-07 | 2019-03-22 | マイクロン テクノロジー,インク. | 低静電容量の基板貫通ビア構造体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5532394B2 (ja) | 半導体装置及び回路基板並びに電子機器 | |
JP4250154B2 (ja) | 半導体チップ及びその製造方法 | |
US20050101116A1 (en) | Integrated circuit device and the manufacturing method thereof | |
KR20030084701A (ko) | 반도체 장치 및 그 제조방법, 회로기판 및 전자기기 | |
TW201236132A (en) | Semiconductor device | |
JP2010109269A (ja) | 半導体装置 | |
JP5703556B2 (ja) | 半導体装置及び半導体装置の製造方法、回路基板並びに電子機器 | |
JP2007134359A (ja) | 半導体装置およびその製造方法 | |
US8450844B2 (en) | Semiconductor package and method of manufacturing the same | |
CN108155155B (zh) | 半导体结构及其形成方法 | |
US7135762B2 (en) | Semiconductor device, stacked semiconductor device, methods of manufacturing them, circuit board, and electronic instrument | |
JP2006049557A (ja) | 半導体装置 | |
JP2006287094A (ja) | 半導体装置及びその製造方法 | |
US7193297B2 (en) | Semiconductor device, method for manufacturing the same, circuit substrate and electronic device | |
JP2008210933A (ja) | 半導体装置 | |
JP4750586B2 (ja) | 半導体装置および電子装置並びにその製造方法 | |
JP4735614B2 (ja) | 回路基板 | |
JP4324768B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2007081267A (ja) | 半導体装置およびその製造方法 | |
JP4033021B2 (ja) | 半導体装置及びその製造方法 | |
JP2013058525A (ja) | 半導体装置、及びその製造方法 | |
JPWO2015001662A1 (ja) | 半導体装置およびその製造方法 | |
JP2002313930A (ja) | 半導体装置およびその製造方法 | |
JP2012209440A (ja) | 半導体装置、回路基板および電子機器 | |
JP2001094044A (ja) | 半導体装置及びその製造方法、回路基板、電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070731 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090617 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090814 |