JP2007134359A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2007134359A
JP2007134359A JP2005323029A JP2005323029A JP2007134359A JP 2007134359 A JP2007134359 A JP 2007134359A JP 2005323029 A JP2005323029 A JP 2005323029A JP 2005323029 A JP2005323029 A JP 2005323029A JP 2007134359 A JP2007134359 A JP 2007134359A
Authority
JP
Japan
Prior art keywords
insulating film
frequency signal
connection pad
ground layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005323029A
Other languages
English (en)
Inventor
Yoshitaka Aoki
由隆 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2005323029A priority Critical patent/JP2007134359A/ja
Publication of JP2007134359A publication Critical patent/JP2007134359A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 CSPと呼ばれる半導体装置において、高周波信号に対する伝送特性を向上させる。
【解決手段】 高周波信号用の配線11の下側には第2の絶縁膜7を介して下層グラウンド層5が設けられ、上側には第3の絶縁膜15を介して上層グラウンド層17が設けられ、これによりストリップ線路が構成されている。そして、このストリップ線路により、高周波信号に対して特性インピーダンスの不整合による信号の反射やクロストークノイズ等の発生を抑制し、高周波信号に対する伝送特性を向上させることができる。
【選択図】 図2

Description

この発明は半導体装置およびその製造方法に関する。
従来の半導体装置には、CSP(chip size package)と呼ばれるものであり、半導体基板の上面周辺部に複数の接続パッドが設けられ、接続パッドの中央部を除く半導体基板の上面に絶縁膜が設けられ、絶縁膜の上面に配線が接続パッドに接続されて設けられ、配線の接続パッド部上面に柱状電極が設けられたものがある(例えば、特許文献1参照)。
特許第3481899号公報
しかしながら、上記従来の半導体装置では、半導体基板上に配線および柱状電極を設けているだけであるので、高周波信号を取り扱う場合には、高周波信号に対して特性インピーダンスの不整合による信号の反射やクロストークノイズ等が発生し、高周波信号に対する伝送特性が劣化してしまう。
そこで、この発明は、高周波信号に対する伝送特性を向上させることができる半導体装置およびその製造方法を提供することを目的とする。
この発明は、上記目的を達成するため、上面に高周波信号用及び接地電位用の複数の接続パッドを有する半導体基板と、前記半導体基板上に設けられた第1の絶縁膜と、前記第1の絶縁膜上に前記接地電位用の接続パッドに接続されて設けられた下層グラウンド層と、前記第1の絶縁膜および前記下層グラウンド層上に設けられた第2の絶縁膜と、前記第2の絶縁膜上に前記高周波信号用の接続パッドに接続されて設けられた高周波信号用配線と、前記第2の絶縁膜および前記高周波信号用配線上に設けられた第3の絶縁膜と、前記第3の絶縁膜上に前記接地電位用の接続パッドに接続されて設けられた上層グラウンド層と、を具備することを特徴とするものである。
この発明によれば、高周波信号用配線の下側には第2の絶縁膜を介して下層グラウンド層が設けられ、上側には第3の絶縁膜を介して上層グラウンド層が設けられ、これによりストリップ線路を構成しているので、このストリップ線路により、高周波信号に対して特性インピーダンスの不整合による信号の反射やクロストークノイズ等の発生を抑制し、高周波信号に対する伝送特性を向上させることができる。
図1はこの発明の一実施形態としての半導体装置の一部を省略した透過平面図を示し、図2(A)は図1のIIA−IIA線に沿う断面図を示し、図2(B)は図1のIIB−IIB線に沿う断面図を示す。この半導体装置は、CSPと呼ばれるものであり、例えば、ブルートゥース等の高周波信号の送受信信号回路を有する高周波信号処理回路を内蔵し、携帯電話等の電子機器に組み込まれるものである。
この半導体装置は平面方形状のシリコン基板(半導体基板)1を備えている。シリコン基板1の上面中央部には所定の機能の集積回路(図示せず)が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド2a、2b、2cが集積回路に接続されて設けられている。この場合、符号2aで示す接続パッドは高周波信号用であり、符号2bで示す接続パッドはグラウンド(接地電位)用であり、符号2cで示す接続パッドは高周波信号以外の信号用である。また、この実施形態では、高周波信号用の接続パッド2aは1つであり、その両側に2つの接地電位用の接続パッド2bが配置されている。
ここで、説明の都合上、簡単に説明するが、図1に示すように、半導体基板1上のほぼ中央部には1つの高周波信号用の柱状電極25が設けられ、その周囲の同一円周上において90°ずつ離間する位置には4つのグラウンド(接地電位)用の柱状電極26、28が設けられ、それ以外の領域には高周波信号以外の信号用の柱状電極27が設けられている。なお、ここでは高周波信号以外の信号用の柱状電極27を1つしか図示していないが、複数あってもよいことは言うまでもない。
接続パッド2a、2b、2cの中央部を除くシリコン基板1の上面には酸化シリコン等からなる第1の絶縁膜3が設けられ、接続パッド2a、2b、2cの中央部は第1の絶縁膜3に設けられた開口部4a、4b、4cを介して露出されている。第1の絶縁膜3の上面中央部(接続パッド2a、2b、2c配置領域を除く領域)には銅等からなる平面方形状の下層グラウンド層5が設けられている。下層グラウンド層5は、第1の絶縁膜3の上面に設けられた銅等からなる2本の第1の配線6の各一端部に接続されている。第1の配線6の他端部は、第1の絶縁膜3の開口部4bを介してグラウンド用の接続パッド2bに接続されている。
下層グラウンド層5および第1の配線6を含む第1の絶縁膜3の上面にはポリイミド系樹脂等からなる第2の絶縁膜7が設けられている。第1の絶縁膜3の開口部4a、4cに対応する部分における第2の絶縁膜7には開口部8a、8cが設けられている。第1の配線6の接続パッド部に対応する部分における第2の絶縁膜7には開口部8bが設けられている。下層グラウンド層5の所定の3箇所(3つのグラウンド用の柱状電極28)に対応する部分における第2の絶縁膜7には開口部8dが設けられている。
第2の絶縁膜7の上面には第2の配線11、12、13、14が設けられている。第2の配線11、12、13、14は、銅等からなる下地金属層11A、12A、13A、14Aと該下地金属層11A、12A、13A、14A上に設けられた銅からなる上層金属層11B、12B、13B、14Bとからなっている。
第2の配線11は、ブルートゥース等の高周波信号処理回路に接続される送受信信号線(高周波信号線)であり、第1、第2の絶縁膜3、7の開口部4a、8aを介して接続パッド2aに接続された平面方形状の接続部11aと、平面円形状の接続パッド部11bと、接続部11aと接続パッド部11bとを接続する引き回し線11cとからなっている。
第2の配線12は、グラウンド線であるが、例えば平面円形状の接続パッド部のみからなり、第2の絶縁膜7の開口部8bを介して第1の配線6の接続パッド部に接続されている。第2の配線13は、高周波信号以外の信号線であるが、例えば平面円形状の接続パッド部のみからなり、第1、第2の絶縁膜3、7の開口部4c、8cを介して接続パッド2cに接続されている。第2の配線14は、グラウンド線であるが、例えば平面円形状の接続パッド部のみからなり、第2の絶縁膜7の開口部8dを介して下層グラウンド層5に接続されている。
第2の配線11、12、13、14を含む第2の絶縁膜7の上面にはポリイミド系樹脂等からなる第3の絶縁膜15が設けられている。第2の配線11の接続パッド部に対応する部分における第3の絶縁膜15には開口部16aが設けられている。第2の配線12、13、14に対応する部分における第3の絶縁膜15には開口部16b、16c、16dが設けられている。
下層グラウンド層5の図面上、左半分に対応する部分における第3の絶縁膜15の上面には銅等からなる平面長方形状の上層グラウンド層17が設けられている。上層グラウンド層17は、第3の絶縁膜15の上面に設けられた銅等からなる2本の第3の配線18の各一端部に接続されている。第3の配線18の他端部は、第3の絶縁膜15の開口部16bを介してグラウンド用の第2の配線12に接続されている。
ここで、送受信信号線(高周波信号線)である第2の配線11の下側には第2の絶縁膜7を介して下層グラウンド層5が設けられ、上側には第3の絶縁膜15を介して上層グラウンド層17が設けられ、これによりストリップ線路が構成されている。そして、このストリップ線路により、高周波信号に対して特性インピーダンスの不整合による信号の反射やクロストークノイズ等の発生を抑制し、高周波信号に対する伝送特性を向上させることができる。
上層グラウンド層17および第3の配線18を含む第3の絶縁膜15の上面にはポリイミド系樹脂等からなる第4の絶縁膜19が設けられている。第3の絶縁膜15の開口部16a、16c、16dに対応する部分における第4の絶縁膜19には開口部20a、20c、20dが設けられている。上層グラウンド層17の所定の1箇所(所定の1つのグラウンド用の柱状電極26)に対応する部分における第4の絶縁膜19には開口部20bが設けられている。
第4の絶縁膜19の上面には第4の配線21、22、23、24が設けられている。第4の配線21、22、23、24は、銅等からなる下地金属層21A、22A、23A、24Aと該下地金属層21A、22A、23A、24A上に設けられた銅からなる上層金属層21B、22B、23B、24Bとからなっている。
第4の配線21は、送受信信号線(高周波信号線)であるが、平面円形状の接続パッド部のみからなり、第3、第4の絶縁膜15、19の開口部16a、20aを介して第2の配線11の接続パッド部に接続されている。第4の配線22は、グラウンド線であるが、平面円形状の接続パッド部のみからなり、第4の絶縁膜19の開口部20bを介して上層グラウンド層17に接続されている。
第4の配線23は、高周波信号以外の信号線であり、第3、第4の絶縁膜15、19の開口部16c、20cを介して第2の配線13に接続された平面方形状の接続部23aと、平面円形状の接続パッド部23bと、接続部23aと接続パッド部23bとを接続する引き回し線23cとからなっている。第4の配線24は、グラウンド線であるが、平面円形状の接続パッド部のみからなり、第3、第4の絶縁膜15、19の開口部16d、20dを介して第2の配線14に接続されている。
第4の配線21、22、23、24の接続パッド部上面には銅からなる柱状電極25、24、25、26が設けられている。第4の配線21、22、23、24を含む第4の絶縁膜19の上面にはエポキシ系樹脂等からなる封止膜29がその上面が柱状電極25、24、25、26の上面と面一となるように設けられている。柱状電極25、24、25、26の上面には半田ボール30、31、32、33が設けられている。
そして、1つの高周波信号用の半田ボール30を含む柱状電極25は、第4の配線21および第2の配線11を介して接続パッド2aに接続されている。複数の高周波信号以外の信号用の半田ボール32を含む柱状電極27は、第4の配線23および第2の配線13を介して接続パッド2cに接続されている。
所定の1つのグラウンド用の半田ボール31を含む柱状電極26は、第4の配線22、上層グラウンド層17、第3の配線18、第2の配線12および第1の配線6を介して接続パッド2bに接続されている。所定の3つのグラウンド用の半田ボール33を含む柱状電極28は、第4の配線24、第2の配線14、下層グラウンド層5および第1の配線6を介して接続パッド2bに接続されている。
この場合、高周波信号用の半田ボール30、柱状電極25および第4の配線21の周囲の同一円周上において90°ずつ離間する位置には、グラウンド用の1組の半田ボール31、柱状電極26および第4の配線22と、グラウンド用の3組の半田ボール33、柱状電極28および第2、第4の配線14、24とが配置され、同軸線路に近似した構造となり、これによっても、高周波信号に対する伝送特性を向上させることができる。
なお、上記においては、高周波信号用の柱状電極、半田ボールの周囲の同一円周上に、4つのグラウンド用の柱状電極、半田ボールが、90°ずつ離間した位置に配置される構成としたが、これに限るものではなく、5つ以上の複数の柱状電極、半田ボールが、高周波信号用の柱状電極、半田ボールの周囲の同心円上に、等間隔で配置される構成としてもよい。
次に、この半導体装置の製造方法の一例について説明する。まず、図3(A)、(B)に示すものを用意する。この場合、図3(A)は図2(A)に対応する断面図であり、図3(B)は図2(B)に対応する断面図である(以下、同じ)。
さて、図3(A)、(B)に示すものは、ウエハ状態のシリコン基板1上にアルミニウム系金属等からなる複数の接続パッド2a、2b、2cおよび酸化シリコン等からなる第1の絶縁膜3が設けられ、接続パッド2a、2b、2cの中央部が第1の絶縁膜3に形成された開口部4a、4b、4cを介して露出されたものである。この場合、ウエハ状態のシリコン基板1には、各半導体装置が形成される領域に所定の機能の集積回路(図示せず)が形成され、接続パッド2a、2b、2cはそれぞれ対応する領域に形成された集積回路に電気的に接続されている。
次に、図4(A)、(B)に示すように、マスクを用いたスパッタ法により、第1の絶縁膜3の開口部4bを介して露出されたグラウンド用の接続パッド2bの上面を含む第1の絶縁膜3の上面に銅等からなる下層グラウンド層5および第1の配線6を形成する。なお、下層グラウンド層5および第1の配線6は、スパッタ法により成膜された銅等からなる金属膜をフォトリソグラフィ法によりパターニングして形成するようにしてもよい。
次に、図5(A)、(B)に示すように、第1の絶縁膜3の開口部4a、4cを介して露出された接続パッド2a、2cの上面、下層グラウンド層5および第1の配線6を含む第1の絶縁膜3の上面全体に、スクリーン印刷法やスピンコート法等により、ポリイミド系樹脂等からなる第2の絶縁膜7を形成する。
次に、レーザビームを照射するレーザ加工あるいはフォトリソグラフィ法により、第1の絶縁膜3の開口部4a、4cに対応する部分における第2の絶縁膜7に開口部8a、8cを形成し、第1の配線6の接続パッド部に対応する部分における第2の絶縁膜7に開口部8bを形成し、下層グラウンド層5の所定の3箇所に対応する部分における第2の絶縁膜7に開口部8dを形成する。
次に、図6(A)、(B)に示すように、第1、第2の絶縁膜3、7の開口部4a、8a、4c、8cを介して露出された接続パッド2a、2cの上面、第2の絶縁膜7の開口部8bを介して露出された第1の配線6の上面および第2の絶縁膜7の開口部8dを介して露出された下層グラウンド層5の上面を含む第2の絶縁膜7の上面全体に下地金属層41を形成する。
この場合、下地金属層41は、無電解メッキにより形成された銅層のみであってもよく、またスパッタ法により形成された銅層のみであってもよく、さらにスパッタ法により形成されたチタン等の薄膜層上にスパッタ法により銅層を形成したものであってもよい。
次に、下地金属層41の上面にメッキレジスト膜42をパターン形成する。この場合、上層金属層11B、12B、13B、14B形成領域に対応する部分におけるメッキレジスト膜42には開口部43、44、45、46が形成されている。次に、下地金属層41をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜42の開口部43、44、45、46内の下地金属層41の上面に上層金属層11B、12B、13B、14Bを形成する。
次に、メッキレジスト膜42を剥離し、次いで、上層金属層11B、12B、13B、14Bをマスクとして下地金属層41の不要な部分をエッチングして除去すると、図7(A)、(B)に示すように、上層金属層11B、12B、13B、14B下に下地金属層11A、12A、13A、14Aが残存され、第2の配線11、12、13、14が形成される。
次に、図8(A)、(B)に示すように、第2の配線11、12、13、14を含む第2の絶縁膜7の上面全体に、スクリーン印刷法やスピンコート法等により、ポリイミド系樹脂等からなる第3の絶縁膜15を形成する。次に、レーザビームを照射するレーザ加工あるいはフォトリソグラフィ法により、第2の配線12に対応する部分における第3の絶縁膜15に開口部16bを形成する。
次に、図9(A)、(B)に示すように、マスクを用いたスパッタ法により、第3の絶縁膜15の開口部16bを介して露出された第2の配線12の上面を含む第3の絶縁膜15の上面に銅等からなる上層グラウンド層17および第3の配線18を形成する。なお、この場合も、上層グラウンド層17および第3の配線18は、スパッタ法により成膜された銅等からなる金属膜をフォトリソグラフィ法によりパターニングして形成するようにしてもよい。
次に、図10(A)、(B)に示すように、上層グラウンド層17および第3の配線18を含む第3の絶縁膜15の上面全体に、スクリーン印刷法やスピンコート法等により、ポリイミド系樹脂等からなる第4の絶縁膜19を形成する。
次に、レーザビームを照射するレーザ加工あるいはフォトリソグラフィ法により、第2の配線11の接続パッド部に対応する部分における第3、第4の絶縁膜15、19に開口部16a、20aを形成し、上層グラウンド層17の所定の箇所に対応する部分における第4の絶縁膜19に開口部20bを形成し、第2の配線13、14に対応する部分における第3、第4の絶縁膜15、19に開口部16c、20c、16d、20dを形成する。
次に、図11(A)、(B)に示すように、第3、第4の絶縁膜15、19の開口部16a、20aを介して露出された第2の配線11の接続パッド部上面、第4の絶縁膜19の開口部20bを介して露出された上層グラウンド層17の上面および第3、第4の絶縁膜15、19の開口部16c、20c、16d、20dを介して露出された第2の配線13、14の上面を含む第4の絶縁膜19の上面全体に、スパッタ法等により銅等からなる下地金属層51を形成する。
次に、下地金属層51の上面にメッキレジスト膜52をパターン形成する。この場合、上層金属層21B、22B、23B、24B形成領域に対応する部分におけるメッキレジスト膜52には開口部53、54、55、56が形成されている。次に、下地金属層51をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜52の開口部53、54、55、56内の下地金属層51の上面に上層金属層21B、22B、23B、24Bを形成する。次に、メッキレジスト膜52を剥離する。
次に、図12(A)、(B)に示すように、上層金属層21B、22B、23B、24Bを含む下地金属層51の上面にメッキレジスト膜57をパターン形成する。この場合、柱状電極25、24、25、26形成領域に対応する部分におけるメッキレジスト膜57には開口部58、59、60、61が形成されている。次に、下地金属層51をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜57の開口部58、59、60、61内の上層金属層21B、22B、23B、24Bの上面に柱状電極25、24、25、26を形成する。
次に、メッキレジスト膜57を剥離し、次いで、上層金属層21B、22B、23B、24Bをマスクとして下地金属層51の不要な部分をエッチングして除去すると、図13(A)、(B)に示すように、上層金属層21B、22B、23B、24B下に下地金属層21A、22A、23A、24Aが残存され、第4の配線21、22、23、24が形成される。
次に、図14(A)、(B)に示すように、柱状電極25、24、25、26および第4の配線21、22、23、24を含む第4の絶縁膜19の上面全体に、スクリーン印刷法やスピンコート法等により、エポキシ系樹脂等からなる封止膜29をその厚さが柱状電極25、24、25、26の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極25、24、25、26の上面は封止膜29によって覆われている。
次に、封止膜29および柱状電極25、24、25、26の上面側を適宜に研磨し、図15(A)、(B)に示すように、柱状電極25、24、25、26の上面を露出させ、且つ、この露出された柱状電極25、24、25、26の上面を含む封止膜29の上面を平坦化する。次に、図16(A)、(B)に示すように、柱状電極25、24、25、26の上面に半田ボール30、31、32、33を形成する。次に、ダイシング工程を経ると、図2に示す半導体装置が複数個得られる。
以上のように、上記製造方法では、ウエハ状態のシリコン基板1上に第1の配線6を含む下層グラウンド層5、第2の配線11、12、13、14、第3の配線18を含む上層グラウンド層17、第4の配線21、22、23、24、柱状電極25、24、25、26および半田ボール30、31、32、33の形成を一括して行ない、その後に分断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。
なお、例えば、図2(B)において、第2の配線14を設けずに、上層グラウンド層17の一部を第4の配線24の下側まで延出させ、この延出部に、第4の配線24を第4の絶縁膜19の開口部20dを介して接続するようにしてもよい。このようにした場合、図1において、下側の柱状電極28は第4の配線24を介して上層グラウンド層17に接続されるが、これと同様に、上側の柱状電極28も第4の配線24を介して上層グラウンド層17に接続されるようにしてもよい。
また、図1において、高周波信号用の柱状電極25の右下に配置される符号27で示す柱状電極を、高周波信号以外の信号用とはせずに、グラウンド用とし、その下の下層グラウンド層7に接続するようにしてもよい。また、図1において、高周波信号用の柱状電極25の右上に配置される柱状電極を、グラウンド用とし、その下の下層グラウンド層7に接続するようにしてもよく、また、高周波信号用の柱状電極25の左上および左下に配置される柱状電極を、グラウンド用とし、その下の上層グラウンド層17に接続するようにしてもよい。
さらに、上記実施形態では、第1の絶縁膜3を酸化シリコン等によって形成した場合について説明したが、これに限らず、第1の絶縁膜を、酸化シリコン等からなる下層絶縁膜とその上に形成されたポリイミド系樹脂等からなる上層絶縁膜(保護膜)との2層構造としてもよい。
この発明の一実施形態としての半導体装置の一部を省略した透過平面図。 (A)は図1のIIA−IIA線に沿う断面図、(B)は図1のIIB−IIB線に沿う断面図。 図2に示す半導体装置の製造に際し、当初用意したものの断面図。 図3に続く工程の断面図。 図4に続く工程の断面図。 図5に続く工程の断面図。 図6に続く工程の断面図。 図7に続く工程の断面図。 図8に続く工程の断面図。 図9に続く工程の断面図。 図10に続く工程の断面図。 図11に続く工程の断面図。 図12に続く工程の断面図。 図13に続く工程の断面図。 図14に続く工程の断面図。 図15に続く工程の断面図。
符号の説明
1 シリコン基板
2a、2b、2c 接続パッド
3 第1の絶縁膜
5 下層グラウンド層
6 第1の配線
7 第2の絶縁膜
11、12、13、14 第2の配線
15 第3の絶縁膜
17 上層グラウンド層
18 第3の配線
19 第4の絶縁膜
21、22、23、24 第4の配線
25、26、27、28 柱状電極
29 封止膜
30、31、32、33 半田ボール

Claims (10)

  1. 上面に高周波信号用及び接地電位用の複数の接続パッドを有する半導体基板と、
    前記半導体基板上に設けられた第1の絶縁膜と、
    前記第1の絶縁膜上に前記接地電位用の接続パッドに接続されて設けられた下層グラウンド層と、
    前記第1の絶縁膜および前記下層グラウンド層上に設けられた第2の絶縁膜と、
    前記第2の絶縁膜上に前記高周波信号用の接続パッドに接続されて設けられた高周波信号用配線と、
    前記第2の絶縁膜および前記高周波信号用配線上に設けられた第3の絶縁膜と、
    前記第3の絶縁膜上に前記接地電位用の接続パッドに接続されて設けられた上層グラウンド層と、
    を具備することを特徴とする半導体装置。
  2. 請求項1に記載の発明において、前記第3の絶縁膜および前記上層グラウンド層上に設けられた第4の絶縁膜と、前記第4の絶縁膜上に前記下層グラウンド層、前記高周波信号用配線および前記上層グラウンド層の何れかに接続して設けられた複数の接続パッド部と、前記接続パッド部上に設けられた柱状電極と、前記柱状電極の周囲を覆う封止膜と、を有することを特徴とする半導体装置。
  3. 請求項2に記載の発明において、前記柱状電極は、1つの高周波信号用柱状電極と、該高周波信号用柱状電極の周囲に設けられた複数の接地電位用柱状電極とを含むことを特徴とする半導体装置。
  4. 請求項3に記載の発明において、前記複数の接地電位用柱状電極は、前記高周波信号用柱状電極の周囲の同一円周上において、等間隔に離間して設けられていることを特徴とする半導体装置。
  5. 請求項4に記載の発明において、前記複数の接地電位用柱状電極は4つであり、前記高周波信号用柱状電極の周囲の同一円周上に、90°ずつ離間して設けられていることを特徴とする半導体装置。
  6. 請求項3に記載の発明において、前記複数の接地電位用柱状電極の少なくとも1つは前記上層グラウンド層に接続され、他は前記下層グラウンド層に接続されていることを特徴とする半導体装置。
  7. 請求項2〜6のいずれかに記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とする半導体装置。
  8. 上面に高周波信号用及び接地電位用の複数の接続パッドを有するウエハ状態の半導体基板上に第1の絶縁膜を形成する工程と、
    前記第1の絶縁膜上に下層グラウンド層を前記接地電位用の接続パッドに接続させて形成する工程と、
    前記第1の絶縁膜および前記下層グラウンド層上に第2の絶縁膜を形成する工程と、
    前記第2の絶縁膜上に高周波信号用配線を前記高周波信号用の接続パッドに接続させて形成する工程と、
    前記第2の絶縁膜および前記高周波信号用配線上に第3の絶縁膜を形成する工程と、
    前記第3の絶縁膜上に上層グラウンド層を前記接続パッドのうちの前記接地電位用の接続パッドに接続させて形成する工程と、
    ウエハ状態の前記半導体基板を切断して複数個の半導体装置を得る工程と、
    を有することを特徴とする半導体装置の製造方法。
  9. 請求項7に記載の発明において、前記第3の絶縁膜および前記上層グラウンド層上に第4の絶縁膜を形成する工程と、前記第4の絶縁膜上に複数の接続パッド部を前記下層グラウンド層、前記高周波信号用配線および前記上層グラウンド層の何れかに接続して形成する工程と、前記接続パッド部上に柱状電極を形成し、前記柱状電極の周囲を覆う封止膜を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
  10. 請求項8に記載の発明において、前記柱状電極上に半田ボールを形成する工程を含むことを特徴とする半導体装置の製造方法。
JP2005323029A 2005-11-08 2005-11-08 半導体装置およびその製造方法 Pending JP2007134359A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005323029A JP2007134359A (ja) 2005-11-08 2005-11-08 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005323029A JP2007134359A (ja) 2005-11-08 2005-11-08 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2007134359A true JP2007134359A (ja) 2007-05-31

Family

ID=38155803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005323029A Pending JP2007134359A (ja) 2005-11-08 2005-11-08 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2007134359A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009032465A3 (en) * 2007-08-28 2009-05-07 Micron Technology Inc Redistribution structures for microfeature workpieces
JP2011181860A (ja) * 2010-03-04 2011-09-15 Casio Computer Co Ltd 半導体装置及び半導体装置の製造方法
CN103972212A (zh) * 2013-01-25 2014-08-06 台湾积体电路制造股份有限公司 用于封装件中的传输线的方法和装置
JP2015046622A (ja) * 2009-10-09 2015-03-12 ルネサスエレクトロニクス株式会社 半導体装置
JP2016028409A (ja) * 2014-07-09 2016-02-25 住友電気工業株式会社 電子装置
JP2018074034A (ja) * 2016-10-31 2018-05-10 住友電気工業株式会社 高周波装置
JP2019021663A (ja) * 2017-07-11 2019-02-07 富士通株式会社 電子デバイス、及び、電子デバイスの製造方法
JP2023079175A (ja) * 2021-11-26 2023-06-07 ▲き▼邦科技股▲分▼有限公司 半導体構造及びその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345905A (ja) * 1998-06-02 1999-12-14 Mitsubishi Electric Corp 半導体装置
JP2000235979A (ja) * 1999-02-15 2000-08-29 Casio Comput Co Ltd 半導体装置
JP2001203470A (ja) * 2000-01-21 2001-07-27 Toshiba Corp 配線基板、半導体パッケージ、および半導体装置
JP2001267350A (ja) * 2000-03-21 2001-09-28 Fujitsu Ltd 半導体装置及びその製造方法
JP2002252310A (ja) * 2001-01-30 2002-09-06 Samsung Electronics Co Ltd 半導体チップパッケージ
JP2004266117A (ja) * 2003-03-03 2004-09-24 Fujikura Ltd 半導体パッケージ及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345905A (ja) * 1998-06-02 1999-12-14 Mitsubishi Electric Corp 半導体装置
JP2000235979A (ja) * 1999-02-15 2000-08-29 Casio Comput Co Ltd 半導体装置
JP2001203470A (ja) * 2000-01-21 2001-07-27 Toshiba Corp 配線基板、半導体パッケージ、および半導体装置
JP2001267350A (ja) * 2000-03-21 2001-09-28 Fujitsu Ltd 半導体装置及びその製造方法
JP2002252310A (ja) * 2001-01-30 2002-09-06 Samsung Electronics Co Ltd 半導体チップパッケージ
JP2004266117A (ja) * 2003-03-03 2004-09-24 Fujikura Ltd 半導体パッケージ及びその製造方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9490220B2 (en) 2007-08-28 2016-11-08 Micron Technology, Inc. Redistribution structures for microfeature workpieces
JP2010538467A (ja) * 2007-08-28 2010-12-09 マイクロン テクノロジー, インク. マイクロフィーチャ加工対象物のための再分配構造
EP3544054A1 (en) * 2007-08-28 2019-09-25 Micron Technology, Inc. Redistribution structures for microfeature workpieces
WO2009032465A3 (en) * 2007-08-28 2009-05-07 Micron Technology Inc Redistribution structures for microfeature workpieces
US8946873B2 (en) 2007-08-28 2015-02-03 Micron Technology, Inc. Redistribution structures for microfeature workpieces
TWI458060B (zh) * 2007-08-28 2014-10-21 Micron Technology Inc 用於微特徵工件的重新分布結構
JP2015046622A (ja) * 2009-10-09 2015-03-12 ルネサスエレクトロニクス株式会社 半導体装置
JP2011181860A (ja) * 2010-03-04 2011-09-15 Casio Computer Co Ltd 半導体装置及び半導体装置の製造方法
JP2014146787A (ja) * 2013-01-25 2014-08-14 Taiwan Semiconductor Manufactuaring Co Ltd パッケージ構造、および、その伝送線の形成方法
CN103972212A (zh) * 2013-01-25 2014-08-06 台湾积体电路制造股份有限公司 用于封装件中的传输线的方法和装置
US11978712B2 (en) 2013-01-25 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor package transmission lines with micro-bump lines
US9171798B2 (en) 2013-01-25 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for transmission lines in packages
JP2017092479A (ja) * 2013-01-25 2017-05-25 台湾積體電路製造股▲ふん▼有限公司Taiwan Semiconductor Manufacturing Company,Ltd. パッケージ、および、その伝送線の形成方法
US10269746B2 (en) 2013-01-25 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for transmission lines in packages
US10840201B2 (en) 2013-01-25 2020-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for transmission lines in packages
JP2016028409A (ja) * 2014-07-09 2016-02-25 住友電気工業株式会社 電子装置
JP2018074034A (ja) * 2016-10-31 2018-05-10 住友電気工業株式会社 高周波装置
JP2019021663A (ja) * 2017-07-11 2019-02-07 富士通株式会社 電子デバイス、及び、電子デバイスの製造方法
JP7416891B2 (ja) 2021-11-26 2024-01-17 ▲き▼邦科技股▲分▼有限公司 半導体構造及びその製造方法
JP2023079175A (ja) * 2021-11-26 2023-06-07 ▲き▼邦科技股▲分▼有限公司 半導体構造及びその製造方法

Similar Documents

Publication Publication Date Title
US10813214B2 (en) Cavities containing multi-wiring structures and devices
TWI483375B (zh) 半導體裝置
US8261436B2 (en) Fabricating process of circuit substrate
JP2007134359A (ja) 半導体装置およびその製造方法
US10276515B2 (en) Mounting component, wiring substrate, electronic device and manufacturing method thereof
US20060017161A1 (en) Semiconductor package having protective layer for re-routing lines and method of manufacturing the same
WO2010050091A1 (ja) 半導体装置
JP2002373957A (ja) 半導体装置及びその製造方法
KR20040061257A (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
US11329007B2 (en) Wiring structure and method for manufacturing the same
US8940631B1 (en) Methods of forming coaxial feedthroughs for 3D integrated circuits
US8736079B2 (en) Pad structure, circuit carrier and integrated circuit chip
JP2006049557A (ja) 半導体装置
JP2012204557A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
JP2007288038A (ja) 半導体装置
JP4735614B2 (ja) 回路基板
JP2007081267A (ja) 半導体装置およびその製造方法
JP6120964B2 (ja) 半導体装置およびその製造方法
JP2008210828A (ja) 半導体装置およびその製造方法
JP4010298B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3915670B2 (ja) 半導体装置およびその製造方法
TW201740777A (zh) 線路基板及其製作方法
JP2007115853A (ja) 半導体装置及びその製造方法
TWI237379B (en) Chip package structure and circuit substrate thereof
WO2023163102A1 (ja) 半導体装置及び半導体モジュール

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080515

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111024

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111024

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120529