JP2007134359A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2007134359A JP2007134359A JP2005323029A JP2005323029A JP2007134359A JP 2007134359 A JP2007134359 A JP 2007134359A JP 2005323029 A JP2005323029 A JP 2005323029A JP 2005323029 A JP2005323029 A JP 2005323029A JP 2007134359 A JP2007134359 A JP 2007134359A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- frequency signal
- connection pad
- ground layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】 高周波信号用の配線11の下側には第2の絶縁膜7を介して下層グラウンド層5が設けられ、上側には第3の絶縁膜15を介して上層グラウンド層17が設けられ、これによりストリップ線路が構成されている。そして、このストリップ線路により、高周波信号に対して特性インピーダンスの不整合による信号の反射やクロストークノイズ等の発生を抑制し、高周波信号に対する伝送特性を向上させることができる。
【選択図】 図2
Description
2a、2b、2c 接続パッド
3 第1の絶縁膜
5 下層グラウンド層
6 第1の配線
7 第2の絶縁膜
11、12、13、14 第2の配線
15 第3の絶縁膜
17 上層グラウンド層
18 第3の配線
19 第4の絶縁膜
21、22、23、24 第4の配線
25、26、27、28 柱状電極
29 封止膜
30、31、32、33 半田ボール
Claims (10)
- 上面に高周波信号用及び接地電位用の複数の接続パッドを有する半導体基板と、
前記半導体基板上に設けられた第1の絶縁膜と、
前記第1の絶縁膜上に前記接地電位用の接続パッドに接続されて設けられた下層グラウンド層と、
前記第1の絶縁膜および前記下層グラウンド層上に設けられた第2の絶縁膜と、
前記第2の絶縁膜上に前記高周波信号用の接続パッドに接続されて設けられた高周波信号用配線と、
前記第2の絶縁膜および前記高周波信号用配線上に設けられた第3の絶縁膜と、
前記第3の絶縁膜上に前記接地電位用の接続パッドに接続されて設けられた上層グラウンド層と、
を具備することを特徴とする半導体装置。 - 請求項1に記載の発明において、前記第3の絶縁膜および前記上層グラウンド層上に設けられた第4の絶縁膜と、前記第4の絶縁膜上に前記下層グラウンド層、前記高周波信号用配線および前記上層グラウンド層の何れかに接続して設けられた複数の接続パッド部と、前記接続パッド部上に設けられた柱状電極と、前記柱状電極の周囲を覆う封止膜と、を有することを特徴とする半導体装置。
- 請求項2に記載の発明において、前記柱状電極は、1つの高周波信号用柱状電極と、該高周波信号用柱状電極の周囲に設けられた複数の接地電位用柱状電極とを含むことを特徴とする半導体装置。
- 請求項3に記載の発明において、前記複数の接地電位用柱状電極は、前記高周波信号用柱状電極の周囲の同一円周上において、等間隔に離間して設けられていることを特徴とする半導体装置。
- 請求項4に記載の発明において、前記複数の接地電位用柱状電極は4つであり、前記高周波信号用柱状電極の周囲の同一円周上に、90°ずつ離間して設けられていることを特徴とする半導体装置。
- 請求項3に記載の発明において、前記複数の接地電位用柱状電極の少なくとも1つは前記上層グラウンド層に接続され、他は前記下層グラウンド層に接続されていることを特徴とする半導体装置。
- 請求項2〜6のいずれかに記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とする半導体装置。
- 上面に高周波信号用及び接地電位用の複数の接続パッドを有するウエハ状態の半導体基板上に第1の絶縁膜を形成する工程と、
前記第1の絶縁膜上に下層グラウンド層を前記接地電位用の接続パッドに接続させて形成する工程と、
前記第1の絶縁膜および前記下層グラウンド層上に第2の絶縁膜を形成する工程と、
前記第2の絶縁膜上に高周波信号用配線を前記高周波信号用の接続パッドに接続させて形成する工程と、
前記第2の絶縁膜および前記高周波信号用配線上に第3の絶縁膜を形成する工程と、
前記第3の絶縁膜上に上層グラウンド層を前記接続パッドのうちの前記接地電位用の接続パッドに接続させて形成する工程と、
ウエハ状態の前記半導体基板を切断して複数個の半導体装置を得る工程と、
を有することを特徴とする半導体装置の製造方法。 - 請求項7に記載の発明において、前記第3の絶縁膜および前記上層グラウンド層上に第4の絶縁膜を形成する工程と、前記第4の絶縁膜上に複数の接続パッド部を前記下層グラウンド層、前記高周波信号用配線および前記上層グラウンド層の何れかに接続して形成する工程と、前記接続パッド部上に柱状電極を形成し、前記柱状電極の周囲を覆う封止膜を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
- 請求項8に記載の発明において、前記柱状電極上に半田ボールを形成する工程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005323029A JP2007134359A (ja) | 2005-11-08 | 2005-11-08 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005323029A JP2007134359A (ja) | 2005-11-08 | 2005-11-08 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007134359A true JP2007134359A (ja) | 2007-05-31 |
Family
ID=38155803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005323029A Pending JP2007134359A (ja) | 2005-11-08 | 2005-11-08 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007134359A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009032465A3 (en) * | 2007-08-28 | 2009-05-07 | Micron Technology Inc | Redistribution structures for microfeature workpieces |
JP2011181860A (ja) * | 2010-03-04 | 2011-09-15 | Casio Computer Co Ltd | 半導体装置及び半導体装置の製造方法 |
CN103972212A (zh) * | 2013-01-25 | 2014-08-06 | 台湾积体电路制造股份有限公司 | 用于封装件中的传输线的方法和装置 |
JP2015046622A (ja) * | 2009-10-09 | 2015-03-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2016028409A (ja) * | 2014-07-09 | 2016-02-25 | 住友電気工業株式会社 | 電子装置 |
JP2018074034A (ja) * | 2016-10-31 | 2018-05-10 | 住友電気工業株式会社 | 高周波装置 |
JP2019021663A (ja) * | 2017-07-11 | 2019-02-07 | 富士通株式会社 | 電子デバイス、及び、電子デバイスの製造方法 |
JP2023079175A (ja) * | 2021-11-26 | 2023-06-07 | ▲き▼邦科技股▲分▼有限公司 | 半導体構造及びその製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11345905A (ja) * | 1998-06-02 | 1999-12-14 | Mitsubishi Electric Corp | 半導体装置 |
JP2000235979A (ja) * | 1999-02-15 | 2000-08-29 | Casio Comput Co Ltd | 半導体装置 |
JP2001203470A (ja) * | 2000-01-21 | 2001-07-27 | Toshiba Corp | 配線基板、半導体パッケージ、および半導体装置 |
JP2001267350A (ja) * | 2000-03-21 | 2001-09-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2002252310A (ja) * | 2001-01-30 | 2002-09-06 | Samsung Electronics Co Ltd | 半導体チップパッケージ |
JP2004266117A (ja) * | 2003-03-03 | 2004-09-24 | Fujikura Ltd | 半導体パッケージ及びその製造方法 |
-
2005
- 2005-11-08 JP JP2005323029A patent/JP2007134359A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11345905A (ja) * | 1998-06-02 | 1999-12-14 | Mitsubishi Electric Corp | 半導体装置 |
JP2000235979A (ja) * | 1999-02-15 | 2000-08-29 | Casio Comput Co Ltd | 半導体装置 |
JP2001203470A (ja) * | 2000-01-21 | 2001-07-27 | Toshiba Corp | 配線基板、半導体パッケージ、および半導体装置 |
JP2001267350A (ja) * | 2000-03-21 | 2001-09-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2002252310A (ja) * | 2001-01-30 | 2002-09-06 | Samsung Electronics Co Ltd | 半導体チップパッケージ |
JP2004266117A (ja) * | 2003-03-03 | 2004-09-24 | Fujikura Ltd | 半導体パッケージ及びその製造方法 |
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9490220B2 (en) | 2007-08-28 | 2016-11-08 | Micron Technology, Inc. | Redistribution structures for microfeature workpieces |
JP2010538467A (ja) * | 2007-08-28 | 2010-12-09 | マイクロン テクノロジー, インク. | マイクロフィーチャ加工対象物のための再分配構造 |
EP3544054A1 (en) * | 2007-08-28 | 2019-09-25 | Micron Technology, Inc. | Redistribution structures for microfeature workpieces |
WO2009032465A3 (en) * | 2007-08-28 | 2009-05-07 | Micron Technology Inc | Redistribution structures for microfeature workpieces |
US8946873B2 (en) | 2007-08-28 | 2015-02-03 | Micron Technology, Inc. | Redistribution structures for microfeature workpieces |
TWI458060B (zh) * | 2007-08-28 | 2014-10-21 | Micron Technology Inc | 用於微特徵工件的重新分布結構 |
JP2015046622A (ja) * | 2009-10-09 | 2015-03-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2011181860A (ja) * | 2010-03-04 | 2011-09-15 | Casio Computer Co Ltd | 半導体装置及び半導体装置の製造方法 |
JP2014146787A (ja) * | 2013-01-25 | 2014-08-14 | Taiwan Semiconductor Manufactuaring Co Ltd | パッケージ構造、および、その伝送線の形成方法 |
CN103972212A (zh) * | 2013-01-25 | 2014-08-06 | 台湾积体电路制造股份有限公司 | 用于封装件中的传输线的方法和装置 |
US11978712B2 (en) | 2013-01-25 | 2024-05-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming semiconductor package transmission lines with micro-bump lines |
US9171798B2 (en) | 2013-01-25 | 2015-10-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for transmission lines in packages |
JP2017092479A (ja) * | 2013-01-25 | 2017-05-25 | 台湾積體電路製造股▲ふん▼有限公司Taiwan Semiconductor Manufacturing Company,Ltd. | パッケージ、および、その伝送線の形成方法 |
US10269746B2 (en) | 2013-01-25 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for transmission lines in packages |
US10840201B2 (en) | 2013-01-25 | 2020-11-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for transmission lines in packages |
JP2016028409A (ja) * | 2014-07-09 | 2016-02-25 | 住友電気工業株式会社 | 電子装置 |
JP2018074034A (ja) * | 2016-10-31 | 2018-05-10 | 住友電気工業株式会社 | 高周波装置 |
JP2019021663A (ja) * | 2017-07-11 | 2019-02-07 | 富士通株式会社 | 電子デバイス、及び、電子デバイスの製造方法 |
JP7416891B2 (ja) | 2021-11-26 | 2024-01-17 | ▲き▼邦科技股▲分▼有限公司 | 半導体構造及びその製造方法 |
JP2023079175A (ja) * | 2021-11-26 | 2023-06-07 | ▲き▼邦科技股▲分▼有限公司 | 半導体構造及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10813214B2 (en) | Cavities containing multi-wiring structures and devices | |
TWI483375B (zh) | 半導體裝置 | |
US8261436B2 (en) | Fabricating process of circuit substrate | |
JP2007134359A (ja) | 半導体装置およびその製造方法 | |
US10276515B2 (en) | Mounting component, wiring substrate, electronic device and manufacturing method thereof | |
US20060017161A1 (en) | Semiconductor package having protective layer for re-routing lines and method of manufacturing the same | |
WO2010050091A1 (ja) | 半導体装置 | |
JP2002373957A (ja) | 半導体装置及びその製造方法 | |
KR20040061257A (ko) | 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법 | |
US11329007B2 (en) | Wiring structure and method for manufacturing the same | |
US8940631B1 (en) | Methods of forming coaxial feedthroughs for 3D integrated circuits | |
US8736079B2 (en) | Pad structure, circuit carrier and integrated circuit chip | |
JP2006049557A (ja) | 半導体装置 | |
JP2012204557A (ja) | 半導体装置及びその製造方法並びに半導体装置の実装構造 | |
JP2007288038A (ja) | 半導体装置 | |
JP4735614B2 (ja) | 回路基板 | |
JP2007081267A (ja) | 半導体装置およびその製造方法 | |
JP6120964B2 (ja) | 半導体装置およびその製造方法 | |
JP2008210828A (ja) | 半導体装置およびその製造方法 | |
JP4010298B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3915670B2 (ja) | 半導体装置およびその製造方法 | |
TW201740777A (zh) | 線路基板及其製作方法 | |
JP2007115853A (ja) | 半導体装置及びその製造方法 | |
TWI237379B (en) | Chip package structure and circuit substrate thereof | |
WO2023163102A1 (ja) | 半導体装置及び半導体モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080515 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081010 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111024 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111024 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111115 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120529 |