JP2001267350A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001267350A
JP2001267350A JP2000078935A JP2000078935A JP2001267350A JP 2001267350 A JP2001267350 A JP 2001267350A JP 2000078935 A JP2000078935 A JP 2000078935A JP 2000078935 A JP2000078935 A JP 2000078935A JP 2001267350 A JP2001267350 A JP 2001267350A
Authority
JP
Japan
Prior art keywords
metal film
wiring
semiconductor device
insulating film
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000078935A
Other languages
English (en)
Other versions
JP3578964B2 (ja
Inventor
Masamitsu Ikumo
雅光 生雲
Toshisane Kawahara
登志実 川原
Norio Fukazawa
則雄 深澤
Kenichi Nagae
健一 永重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000078935A priority Critical patent/JP3578964B2/ja
Priority to US09/745,742 priority patent/US6437432B2/en
Priority to TW090100287A priority patent/TW484204B/zh
Priority to KR1020010003171A priority patent/KR100656229B1/ko
Publication of JP2001267350A publication Critical patent/JP2001267350A/ja
Application granted granted Critical
Publication of JP3578964B2 publication Critical patent/JP3578964B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H01L2224/14515—Bump connectors having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 本発明はチップサイズパッケージ構造を有し
た半導体装置及びその製造方法に関し、電気特性の向上
を図ることを課題とする。 【解決手段】少なくとも信号用及びグランド用パッド２
５，２６が設けられた半導体基板２１と、この半導体基
板２１に立設された信号用及びグランド用突起電極２
２，２３と、突起電極２２と信号用パッド２５とを電気
的に接続する配線２８Ａと、半導体基板２１及び突起電
極２２，２３の側面を封止する封止樹脂２４とを具備す
る半導体装置において、半導体基板２１上の配線２８Ａ
をまたがる領域に、配線２８Ａと電気的に絶縁され、か
つグランド用パッド２６と電気的に接続された構成で金
属膜２９Ａを形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に係り、特にチップサイズパッケージ構造を有
した半導体装置及びその製造方法に関する。
【０００２】近年、電子機器及び装置の小型化の要求に
伴い、半導体装置の小型化，高密度化が図られている。
このため、半導体装置の形状を半導体素子（チップ）に
極力近づけることにより小型化を図った、いわゆるＣＳ
Ｐ(Chip Size Package)構造の半導体装置が提案されて
いる。
【０００３】また、高密度化により多ピン化し、かつ半
導体装置が小型化すると、外部接続端子のピッチが狭く
なる。このため、省スペースに比較的多数の外部接続端
子を形成しうる構造として、外部接続端子として突起電
極（バンプ）を用いることが行われている。
【０００４】
【従来の技術】図１及び図２は、従来の一例である半導
体装置２０Ａを示している。図１は半導体装置２０Ａの
断面図であり、図２は半導体装置２０Ａの封止樹脂１４
を取り除いた状態の平面図である。
【０００５】各図に示す半導体装置２０Ａは、ＣＳＰ構
造の半導体装置であり、小型化が図られている。この半
導体装置２０Ａは、チップ状の半導体基板１１、配線１
８、突起電極１２，１３、及び封止樹脂１４等により構
成されている。
【０００６】半導体基板１１は図中上面が回路形成面と
なっており、この回路形成面には信号用パッド１５及び
グランド用パッド１６が形成されている。また、半導体
基板１１の回路形成面上には、上記各パッド１５，１６
の形成位置を除き絶縁膜１７が形成されている。この絶
縁膜１７は、回路形成面を保護する機能を奏する。
【０００７】また、この絶縁膜１７の上面には、所定の
パターンで配線１８が直接形成されている。この配線１
８の一端部は前記した信号用或いはグランド用パッド１
５，１６と接続され、他端部には信号用或いはグランド
用突起電極１２，１３が設けられている。各突起電極１
２，１３は半導体装置２０Ａの外部接続端子として機能
するものであり、半導体基板１１に立設されている。
【０００８】更に、封止樹脂１４は、絶縁膜１７、配線
１８、及び各突起電極１２，１３を保護するため半導体
基板１１の回路形成面を覆うよう形成されている。この
際、外部接続端子となる突起電極１２，１３の上端面
は、封止樹脂１４から露出するよう構成されている。
【０００９】上記のように、従来のＣＳＰ構造の半導体
装置２０Ａは、絶縁膜１７上に各パッド１５，１６と各
突起電極１２，１３を電気的に接続する配線１８が形成
されている。この配線１８はインターポーザとして機能
するため、各パッド１５，１６の形成位置と各突起電極
１２，１３の配設位置とを離間させることが可能とな
る。これにより、突起電極１２，１３の配設位置を設定
する際の自由度は向上し、また多ピン化に対応すること
ができる。
【００１０】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置２０Ａでは、インターポーザとして機能する
配線１８が単層構造であったため、配線１８のレイアウ
トに制限が生じ電気特性を考慮した配線レイアウトを形
成できないという問題点があった。即ち、ＣＳＰ構造の
半導体装置２０Ａは小型化された半導体装置であり、そ
もそも配線１８を形成できる領域は狭い。この領域に多
数の配線１８を形成するには、必然的に配線幅が狭くな
り、配線１８のインピーダンスが高くなってしまう。
【００１１】一方において、半導体基板１１は処理速度
の向上の要求から高い周波数のクロックを用いるように
なってきている。よって、配線１８を介して信号パッド
１５に入出力する信号も高周波信号となり、隣接する配
線１８間で干渉が発生するおそれがある。 このため、
従来構成の半導体装置２０Ａは、配線１８のレイアウト
制限に起因して、高速化に対応することができないとい
う問題点があった。
【００１２】本発明は上記の点に鑑みてなされたもので
あり、電気特性の向上を図り得る半導体装置及びその製
造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】上記した課題を解決する
ために本発明では、次に述べる各種手段を講じたことを
特徴とするものである。
【００１４】請求項１記載の発明は、少なくとも信号用
及びグランド用パッドが設けられた半導体基板と、該半
導体基板に立設された突起電極と、該突起電極と前記信
号用パッドとを電気的に接続する複数の配線と、前記半
導体基板及び前記突起電極の側面を封止する封止樹脂と
を具備する半導体装置において、前記半導体基板上の複
数の配線をまたがる領域に、前記複数の配線と電気的に
絶縁され、かつ前記グランド用パッドと電気的に接続さ
れた構成で、一層以上の導電金属膜を形成したことを特
徴とするものである。
【００１５】上記発明では、グランド用パッドと電気的
に接続された構成で一層以上の導電金属膜を形成してい
るため、この導電金属膜を等電位のグランド層として用
いることができる。また、導電金属膜は、半導体基板上
の複数の配線をまたがる領域に形成されるため、配線の
配設位置に拘束されることなく形成することができ、そ
の面積を広くとることができる。
【００１６】周知のように、電気的抵抗は導体の断面積
に反比例するため、導電金属膜の形成面積（換言すれば
グランドの断面積）が広くなることによりグランドイン
ピーダンスを低減することができる。この結果、半導体
装置の電気特性は向上し、よって高周波を用いた高速の
半導体装置を実現することが可能となる。尚、導電金属
膜は配線と電気的に絶縁された構成とされているため、
導電金属膜を設けることにより配線とグランドが短絡す
るようなことはない。
【００１７】また、請求項２記載の発明は、請求項１記
載の半導体装置において、前記突起電極の内、グランド
用突起電極を前記導電金属膜上に直接形成したことを特
徴とするものである。
【００１８】本発明のように、グランド用突起電極を導
電金属膜上に直接形成したことにより、グランド用パッ
ドとグランド用突起電極とを電気的に接続するためにグ
ランド用配線を引き回す必要がなくなり、配線設計上の
引き回しの自由度を向上させることができる。
【００１９】また、請求項３記載の発明は、請求項１ま
たは２記載の半導体装置において、前記突起電極の内、
前記グランド用パッドを前記導電金属膜に直接接続した
ことを特徴とするものである。
【００２０】本発明のように、グランド用パッドを前記
導電金属膜とを直接接続することにより、グランド用パ
ッドを前記導電金属膜とを電気的に接続するためにグラ
ンド用配線を引き回す必要がなくなり、配線設計上の引
き回しの自由度を向上させることができる。
【００２１】また、請求項４記載の発明は、請求項１乃
至３のいずれかに記載の半導体装置において、前記パッ
ド上に、該パッドを保護する保護金属膜を設けたことを
特徴とするものである。
【００２２】本発明のように、パッド上にパッドを保護
する保護金属膜を設けることにより、半導体装置の製造
過程においてパッドが損傷することを防止することがで
きる。即ち、パッドはアルミニウムで形成されているこ
とが多く、エッチング処理を含む配線形成工程等におい
てダメージを受け易い。そこで、例えば耐エッチング性
を有する保護金属膜によりパッドを保護することによ
り、パッドが損傷することを防止でき、半導体装置の信
頼性を向上させることができる。
【００２３】また、請求項５記載の発明に係る半導体装
置の製造方法は、少なくとも信号用及びグランド用のパ
ッドが設けられた半導体基板上に、該パッド形成位置を
除き第１の絶縁膜を形成する第１の絶縁膜形成工程と、
少なくとも前記信号用パッドの形成位置を除き、前記第
１の絶縁膜の上に導電性金属膜を形成する導電性金属膜
形成工程と、該導電性金属膜上に第２の絶縁膜を形成す
る第２の絶縁膜形成工程と、前記導電性金属膜上に前記
第２の絶縁膜を介して配線を形成する配線形成工程と、
少なくとも前記配線の上に所定の高さを有する突起電極
を形成する突起電極形成工程と、前記半導体基板の表面
と前記突起電極の側面を樹脂封止する樹脂封止工程とを
含むことを特徴とするものである。
【００２４】上記発明によれば、半導体基板上に第１の
絶縁膜を形成し、その上に導電性金属膜を形成し、この
導電性金属膜上に第２の絶縁膜を形成した上で配線を形
成することにより、複数の配線をまたがる領域に導電金
属膜を容易に形成することができる。
【００２５】また、請求項６記載の発明は、請求項５記
載の半導体装置の製造方法において、前記突起電極形成
工程を実施する前に、前記第１の絶縁膜形成工程、前記
導電性金属膜形成工程、前記第２の絶縁膜形成工程、及
び配線形成工程を複数回実施し、前記導電性金属膜を多
層構造とすることを特徴とするものである。
【００２６】本発明によれば、第１の絶縁膜形成工程、
導電性金属膜形成工程、第２の絶縁膜形成工程、及び配
線形成工程を複数回繰り返し実施することにより、多層
構造を有した導電性金属膜を容易に形成することができ
る。
【００２７】
【発明の実施の形態】次に本発明の実施の形態について
図面と共に説明する。
【００２８】図３は、本発明の第１実施例である半導体
装置２０Ａを示す断面図である。半導体装置２０Ａは、
大略すると半導体基板２１（半導体チップ）、突起電極
２２，２３、封止樹脂２４、配線２８Ａ、金属膜２９Ａ
（導電性金属膜）、及び絶縁膜３０，３１等により構成
されている。この半導体装置２０Ａは、平面視した状態
において半導体基板２１と封止樹脂２４の大きさが略等
しいＣＳＰ構造の半導体装置であり、小型化が図られて
いる。
【００２９】半導体基板２１は、半導体基板（例えばシ
リコン基板）上に電子回路が形成された構成とされてお
り、図中上面が回路形成面となっている。また、半導体
基板２１の回路形成面には、信号用パッド２５及びグラ
ンド用パッド２６が形成されている。この信号用パッド
２５及びグランド用パッド２６は、例えばアルミニウム
により形成されている。
【００３０】尚、半導体基板２１には、上記した信号用
及びグランド用パッド２５，２６の他にも、電源用パッ
ド等の他のバッドも形成されている。しかしながら、本
実施例では上記した各バッド２５，２６のみ示し、他の
パッドの図示は省略するものとする。
【００３１】上記構成とされた半導体基板１１の回路形
成面上には、第１の絶縁膜３０が形成されている。この
第１の絶縁膜３０は、例えばポリイミド系の電気的絶縁
性の高い樹脂が用いられている。また、第１の絶縁膜３
０は、上記各パッド２５，２６の形成位置を除き形成さ
れている。即ち、第１の絶縁膜３０のパッド２５，２６
が形成される位置には、開口部３７Ａ，３７Ｂが形成さ
れている。上記構成とされた第１の絶縁膜３０は、主に
半導体基板２１上に形成された電子回路と後述する金属
膜２９Ａとが短絡することを防止する機能を奏する。
尚、第１の絶縁膜３０の厚さは、約１０μmである。
【００３２】金属膜２９Ａは、上記構成とされた第１の
絶縁膜３０の上面に形成されている。この金属膜２９Ａ
は、例えば銅（Ｃｕ），アルミニウム（Ａｌ）等の電気
抵抗の小さい金属材料により形成されている。また、金
属膜２９Ａの厚さは、例えば２０〜３０μmであり、前
記した第１の絶縁膜３０、後述する配線２８Ａ及び第２
の絶縁膜３１の厚さ（いずれの厚さも約１０μm）に比
べて厚くなっている。
【００３３】ここで、金属膜２９Ａの形成位置に注目す
ると、金属膜２９Ａは信号用パッドの形成位置を除き、
半導体基板２１の略全面に形成されている。更に、金属
膜２９Ａは、第１の絶縁膜３０に形成された開口部３７
Ａを介してグランド用パッド２６に電気的に直接接続さ
れている。このように、グランド用パッド２６と金属膜
２９Ａとを直接接続することにより、配線等を用いて接
続する構成に比べて接続インピーダンスを小さくするこ
とができる。
【００３４】第２の絶縁膜３１は、上記構成とされた金
属膜２９Ａの上部に形成されている。この第２の絶縁膜
３１は、例えばポリイミド系の電気的絶縁性の高い樹脂
が用いられている。また、第２の絶縁膜３１は、信号用
パッド２５の形成位置、及びグランド用突起電極２３の
形成位置を除き形成されている。
【００３５】即ち、第２の絶縁膜３１の信号用パッド２
５が形成される位置には開口部３７Ｂが形成され、また
第２の絶縁膜３１のグランド用突起電極２３が形成され
る位置には開口３２が形成されている。上記構成とされ
た第２の絶縁膜３１は、主に金属膜２９Ａと後述する配
線２８Ａとが短絡することを防止する機能を奏する。
尚、前記のように第２の絶縁膜３１の厚さも、約１０μ
mである。
【００３６】配線２８Ａは、上記構成とされた第２の絶
縁膜３１の上部に形成されている。この配線２８Ａの一
端部は、前記した信号用パッド２５と接続され、他端部
には信号用突起電極２２が設けられている。本実施例で
は、配線２８Ａは信号用パッド２５と信号用突起電極２
２との間にのみ配設された構成とされている。尚、この
配線２８Ａは電気的抵抗の小さい銅（Ｃｕ）或いはアル
ミニウム（Ａｌ）により形成されており、その厚さは約
１０μmである。
【００３７】突起電極２２，２３は半導体装置２０Ａの
外部接続端子として機能するものであり、半導体基板２
１に立設されている。信号用突起電極２２は、前記のよ
うに配線２８Ａにより半導体基板２１の信号用パッド２
５に接続されている。また、グランド用突起電極２３
は、第２の絶縁膜３１に形成されている開口３２を介し
て直接金属膜２９Ａに電気的に接続している。
【００３８】これにより、グランド用突起電極２３は、
金属膜２９Ａを介してグランド用パッド２６と電気的に
接続した構造となる。この際、グランド用突起電極２３
と金属膜２９Ａは、電気的に直接接続されているため接
続インピーダンスは小さい。また、前記したように金属
膜２９Ａは厚く形成されているため、金属膜２９Ａ自体
のインピーダンスも小さい。従って、本実施例の構成で
は、グランド用突起電極２３からグランド用パッド２６
に到る電気回路全体としてのインピーダンスも小さくな
っている。
【００３９】一方、封止樹脂２４は、絶縁膜１７、配線
１８、及び各突起電極１２，１３を保護するため半導体
基板２１の回路形成面を覆うよう形成されている。この
際、外部接続端子となる突起電極１２，１３の上端面
は、封止樹脂１４から露出するよう構成されている。
【００４０】また、封止樹脂２４（梨地で示す）は、例
えばポリイミド，エポキシ（ＰＰＳ，ＰＥＫ，ＰＥＳ，
及び耐熱性液晶樹脂等の熱可塑性樹脂）等の熱硬化性樹
脂よりなり、半導体基板２１の回路形成面の全面にわた
り形成されている。従って、半導体基板２１に形成され
た配線２８Ａ、金属膜２９Ａ、第１及び第２の絶縁膜３
０，３１、及び各突起電極２２，２３は、この封止樹脂
２４により封止された状態となる。
【００４１】しかしながら、封止樹脂２４は各突起電極
２２，２３の側面のみを封止し、各突起電極２２，２３
の先端部は封止樹脂２４から露出するよう構成されてい
る。即ち、封止樹脂２４は、先端部を残して各突起電極
２２，２３を封止した構成とされている。このため、各
突起電極２２，２３を用いて、半導体装置２０Ａを外部
装置（例えば、実装基板等）に実装することが可能とな
る。
【００４２】上記のように本実施例の半導体装置２０Ａ
では、グランド用パッド２６と電気的に接続された金属
膜２９Ａが形成されているため、この金属膜２９Ａを等
電位のグランド層として用いることができる。また、配
線２８Ａは金属膜２９Ａの上部に第２の絶縁膜３１を介
して形成されているため、半導体装置２０Ａを平面視し
た状態において、金属膜２９Ａは複数の配線２８Ａをま
たがる領域に形成された構成となる。即ち、金属膜２９
Ａと配線２８Ａとは積層された構成となっている。この
ため、金属膜２９Ａ及び配線２８Ａは、それぞれの配設
位置に拘束されることなく形成することができ、よって
その形成面積を広くとることができる。
【００４３】周知のように、電気的抵抗は導体の断面積
に反比例するため、金属膜２９Ａ及び配線２８Ａの形成
面積が広くなることにより金属膜２９Ａではグランドイ
ンピーダンスを低減することができ、また配線２８Ａで
は信号インピーダンスを低減することができる。この結
果、半導体装置２０Ａの電気特性は向上し、よって高周
波を用いた高速の半導体装置２０Ａを実現することが可
能となる。
【００４４】また、本実施例の半導体装置２０Ａは、上
記したようにグランド用突起電極２３を金属膜２９Ａ上
に直接形成し、かつグランド用パッド２６に金属膜２９
Ａを直接接続した構成としている。このため、グランド
用パッド２６とグランド用突起電極２３とを電気的に接
続するためにグランド用の配線を引き回す必要がなくな
り、配線設計上の引き回しの自由度を向上させることが
できる。
【００４５】続いて、本発明の一実施例である半導体装
置の製造方法について、図４乃至図１０を用いて説明す
る。尚、以下の説明では図３に示した半導体装置２０Ａ
の製造方法を例に挙げて説明するものとする。
【００４６】本実施例に係る半導体装置２０Ａの製造方
法は、第１の絶縁膜形成工程、導電性金属膜形成工程、
第２の絶縁膜形成工程、配線形成工程、突起電極形成工
程、及び樹脂封止工程を有している。尚、図４乃至図９
では、図示の便宜上１個の導体装置に対応する部分のみ
しか図示しないが、実際の上記各工程はウェーハ状態の
半導体基板２１に対して実施され、上記各工程が終了し
た後にダイシングによりウェーハを個片化することによ
り半導体装置２０Ａを製造する。以下、上記の各工程の
詳細について説明する。
【００４７】図４及び図５は、第１の絶縁膜形成工程及
び導電性金属膜形成工程を説明するための図である。図
５は第１の絶縁膜形成工程及び導電性金属膜形成工程が
終了した状態の半導体基板２１の平面図であり、図4は
図５におけるＡ−Ａ線に沿う断面図である。
【００４８】半導体装置２０Ａを製造するには、先ず半
導体基板２１上に第１の絶縁膜３０を形成する第１の絶
縁膜形成工程を実施する。半導体基板２１は、前記した
ように半導体ウェーハであり、予め別工程においてその
上面には電子回路が形成されている。
【００４９】また、電子回路形成領域の外周位置には信
号用パッド２５，グランド用パッド２６，及び電源用パ
ッド（図示せず）が形成されている。この各パッド２
５，２６は電気特性の良好なアルミニウム（Ａｌ）によ
り形成されている。
【００５０】また、信号用パッド２５の表面には図１０
に示すように保護用金属膜３３が形成されている。この
保護用金属膜３３は、本実施例では０．５μｍの厚さを
有するクロム（Ｃｒ）層３３Ａと、同じく０．５μｍの
厚さを有する銅（Ｃｕ）層３３Ｂとを積層した構造とさ
れている。上記構成とされた保護用金属膜区３３は、後
述する配線形成工程において信号用パッド２５を保護す
る機能を奏するものである。
【００５１】この保護用金属膜３３は、例えば電解メッ
キ法、無電解メッキ法、或いはスパッタリング法を用い
て形成することができる。尚、本実施例では保護用金属
膜３３を信号用パッド２５のみに設けた構成としている
が、保護用金属膜３３をグランド用パッド２６上にも形
成する構成としてもよい。
【００５２】第１の絶縁膜３０は、例えばポリイミド等
の絶縁性樹脂であり、スピンコート等により約１０μｍ
の厚さで形成される。この第１の絶縁膜３０を形成する
際、各パッド２５，２６の形成位置にマスクを設けた上
でスピンコートすることにより、グランド用パッド２６
の形成位置には開口部３７Ａが、また信号用パッド２５
の形成位置には開口部３７Ｂが形成される。即ち、第１
の絶縁膜３０は、各パッド２５，２６の形成位置を除き
形成される。この第１の絶縁膜３０は、主に半導体基板
２１に形成されている電子回路を保護する機能を奏す
る。また、信号用パッド２５と対向する開口部３７Ｂの
上部にはレジスト３５が所定の高さ（後に形成される金
属膜２９Ａの高さと等しい高さ）で形成される。
【００５３】第１の絶縁膜形成工程が終了すると、続い
て金属膜２９Ａを形成する導電性金属膜形成工程が実施
される。金属膜２９Ａは銅（Ｃｕ），はアルミニウム
（Ａｌ），或いはクロム（Ｃｒ）等の電気抵抗の小さい
金属により形成されており、例えば電解メッキ法により
約３０μｍの厚さで形成されている。
【００５４】前記したように、第１の絶縁膜３０の信号
用パッド２５と対向する位置にはレジスト３５が形成さ
れている。よって、金属膜２９Ａは信号用パッド２５の
配設位置を除いて半導体基板２１の略全面にわたり形成
される。一方、第１の絶縁膜３０のグランド用パッド２
６と対向する位置には、開口部３７Ａが形成されてい
る。このため、金属膜２９Ａを形成することにより、金
属膜２９Ａは開口３７Ａを介してグランド用パッド２６
に直接電気的に接続する。
【００５５】尚、金属膜２９Ａの形成方法は上記した電
解メッキ法に限定されるものではなく、例えば上記した
所定膜厚を有した銅薄膜或いははアルミニウム薄膜を第
１の絶縁膜３０上に貼着する方法を用いることも可能で
ある。
【００５６】上記した第１の絶縁膜形成工程及び導電性
金属膜形成工程が終了すると、続いて第２の絶縁膜形成
工程が実施される。図６及び図７は、第２の絶縁膜形成
工程を説明するための図である。尚、図7は第２の絶縁
膜形成工程が終了した状態の半導体基板２１の平面図で
あり、図6は図7におけるＡ−Ａ線に沿う断面図である。
【００５７】第2の絶縁膜３1は、前記した第１の絶縁膜
３０と同様にポリイミド等の絶縁性樹脂であり、金属膜
２９Ａを覆うようスピンコート等により約１０μｍの厚
さで形成される。この第2の絶縁膜３1を形成する際、予
めグランド用突起電極２３の形成位置にレジスト３６Ａ
を配設すると共に、信号用パッド２５上にレジスト３６
Ｂを配設しておく。
【００５８】即ち、第２の絶縁膜３１は、のグランド用
突起電極２３の形成位置、及び信号用パット２５の配設
位置を除き形成される。この第2の絶縁膜３1は、主に配
線２８Ａと金属膜２９Ａが短絡するのを防止する機能を
奏する。
【００５９】上記した第2の絶縁膜形成工程が終了する
と、続いて配線形成工程及び突起電極形成工程が順次実
施される。図8及び図9は、第２の配線形成工程及び突起
電極形成工程を説明するための図である。尚、図9は配
線形成工程及び突起電極形成工程が終了した状態の半導
体基板２１の平面図であり、図8は図9におけるＡ−Ａ線
に沿う断面図である。
【００６０】配線形成工程では、信号用パッド２５上に
形成されていたレジスト３６Ｂを取り除くと共に、半導
体基板２１（第２の絶縁膜３１）の上面全面に配線２８
Ａとなる金属膜を形成する。この金属膜の材料として
は、例えば銅（Ｃｕ）を用いることができ、また形成方
法としては電解メッキ法を用いることができる。
【００６１】金属膜が形成されると、この金属膜の上面
に感光性レジストを塗布すると共に、マスクを用いて配
線２８Ａの形成位置にのみ露光処理を行なう。続いて、
レジスト除去処理を行なうことにより、配線２８Ａの形
成位置以外のレジストを除去する。これにより、金属膜
の配線２８Ａの形成位置にのみレジストが存在する構成
となる。
【００６２】次に、エッチング処理を行なうことによ
り、配線２８Ａの形成位置以外の金属膜を除去し、続い
てレジストを除去することにより所定パターンを有した
配線２８Ａが形成される。この際、配線２８Ａの一端部
は信号用パッド２５に電気的に接続された状態となる。
【００６３】上記のように、配線形成工程では、金属膜
２９Ａの上部に第２の絶縁膜３１を介して配線２８Ａが
形成される。これにより、半導体基板２１を平面視した
状態において、金属膜２９Ａは複数の配線２８Ａをまた
がる領域に形成された構成となる。即ち、金属膜２９Ａ
と配線２８Ａとは積層された構成となる。このため前記
したように、金属膜２９Ａ及び配線２８Ａは、それぞれ
の配設位置に拘束されることなく形成することができ、
よってその形成面積を広くとることができる。
【００６４】また、配線工程では、配線２８Ａを形成す
るために複数の化学的な処理（レジストの塗布及び除去
処理、金属膜のエッチング処理等）が行なわれる。これ
に対し、信号用パッド２５はアルミニウム等の化学的処
理に弱い材質で形成されていることが多く、配線形成工
程等においてダメージを受け易い。
【００６５】しかしながら、本実施例では信号用パッド
２５の表面には化学的処理に強い保護用金属膜３３が形
成されている（図１０参照）。このように、信号用パッ
ド２５に保護用金属膜３３を設けることにより、配線形
成工程において信号用パッド２５が損傷することを防止
でき、製造される半導体装置２０Ａの信頼性を向上させ
ることができる。
【００６６】上記のように配線２８Ａが形成されると、
続いて各突起電極２２，２３を形成する突起電極形成工
程が実施される。信号突起電極２２は配線形成工程で形
成された配線２８Ａ上に形成され、またグランド用突起
電極２３は第２の絶縁膜３１に形成されている開口３２
に形成される。この各突起電極２２，２３の形成方法と
しては、例えば電解メッキ法を用いることができる。
【００６７】また、各突起電極２２，２３の高さは、半
導体基板２１の表面（回路形成面）から各突起電極２
２，２３の先端部までの高さが例えば１００μｍとなる
よう形成されている。更に、グランド用突起電極２３は
第２の絶縁膜３１に形成された開口３２を介して金属膜
２９Ａ上に直接形成されるため、グランド用突起電極２
３と金属膜２９Ａとの接続インピーダンスを小さくする
ことができる。
【００６８】上記した配線形成工程及び突起電極形成工
程が終了すると、続いて樹脂封止工程が実施される。樹
脂封止工程では、半導体基板２１を樹脂封止用の金型装
着し、圧縮成形法を用いて封止樹脂２４を形成する。こ
の封止樹脂２４は、半導体基板２１の回路形成面の全面
にわたり形成され、よって半導体基板２１に形成された
配線２８Ａ、金属膜２９Ａ、第１及び第２の絶縁膜３
０，３１、及び各突起電極２２，２３は、この封止樹脂
２４により封止された状態となる。
【００６９】この際、封止樹脂２４は各突起電極２２，
２３の側面のみを封止し、各突起電極２２，２３の先端
部は封止樹脂２４から露出するよう構成されている。ま
た、封止樹脂２４の厚さは１０〜１００μｍと薄い樹脂
膜であるが、圧縮形成法を用いることにより確実に封止
樹脂２４を形成することができる。
【００７０】上記した樹脂封止工程が終了すると、続い
てウェーハ状態の半導体基板２１をダイシング処理し、
個々の半導体装置２０Ａに個片化する。これにより、図
３に示す半導体装置２０Ａが形成される。上記した半導
体装置２０Ａの製造方法によれば、半導体基板２１上に
第１の絶縁膜３０を形成し、その上に金属膜２９Ａを形
成し、この性金属膜２９Ａ上に第２の絶縁膜３１を形成
した上で配線２８Ａを形成するため、複数の配線２８Ａ
をまたがる領域に金属膜２９Ａを有した半導体装置２０
Ａを容易に形成することができる。
【００７１】次に、図１１乃至図１４を用いて本発明の
第２乃至第５実施例である半導体装置について説明す
る。尚、図１１乃至図１４において、図３に示した第１
実施例に係る半導体装置２０Ａと同一構成については同
一符号を付して、その説明を省略するものとする。
【００７２】図１１は、本発明の第２実施例である半導
体装置２０Ｂを示す断面図である。
【００７３】前記した第１実施例に係る半導体装置２０
Ａは、グランド用突起電極２３とグランド用パッド２６
とを接続するのに、グランド用突起電極２３を直接金属
膜２９Ａに接続すると共に、グランド用パッド２６も直
接金属膜２９Ａに直接接続した構成とした。
【００７４】しかしながら、例えばパッド数の多い半導
体装置２１では、パッドレイアウトが密となりグランド
用パッド２６と直接金属膜２９Ａとを直接接続すること
が困難な場合が生じる。これに対応するため、本実施例
に係る半導体装置２０Ｂでは、金属膜２９Ａ上に形成さ
れたグランド用突起電極２３と、グランド用突起電極２
３をグランド用配線２８Ｂにより接続した構成としたこ
とを特徴とするものである。
【００７５】このように、グランド用突起電極２３とグ
ランド用突起電極２３とをグランド用配線２８Ｂで接続
することにより、パッドレイアウトが複雑な場合であっ
ても、複数の配線２８Ａ，２８Ｂをまたがる領域に金属
膜２９Ａを有した半導体装置２０Ｂを容易に実現するこ
とができる。また、このグランド用配線２８Ｂは、前記
した配線工程において、信号用パッド２５と信号用突起
電極２２を接続する配線２８Ａの形成と同時に形成する
ことが可能である。よって、グランド用配線２８Ｂを設
けても、半導体装置２０Ｂの製造工程が複雑になるよう
なむことはない。
【００７６】図１2は、本発明の第3実施例である半導体
装置２０Ｃを示す断面図である。
【００７７】前記した第１実施例に係る半導体装置２０
Ａは、信号用突起電極２２と信号用パッド２５とを接続
するのに、金属膜２９Ａの上部に形成された配線２８Ａ
を用いていた。しかしながら、配線２８Ａの形成位置は
必ずしも金属膜２９Ａの上面に限定されるものではな
い。本実施例では、配線２８Ａ及びグランド接続用のグ
ランド用配線２８Ｂを金属膜２９Ａの下部に配設したこ
とを特徴とするものである。
【００７８】この構成とするため、導電性金属膜形成工
程において金属膜２９Ａを形成する際、信号用突起電極
２２の形成位置に信号接続用金属膜４０を形成する。こ
の信号接続用金属膜４０は、第２及び第３の絶縁膜３
１，４１により金属膜２９Ａと電気的に絶縁された構成
とされている。また、信号接続用金属膜４０の上端部に
は信号用突起電極２２が形成され、下端部には信号用パ
ッド２５に接続された配線２８Ａに接続されている。こ
れにより、信号用突起電極２２と信号用パッド２５は、
配線２８Ａ及び信号用金属膜４０を介して電気的に接続
される。
【００７９】図１3は、本発明の第4実施例である半導体
装置２０Ｄを示す断面図である。
【００８０】前記した各実施例に係る半導体装置２０Ａ
〜２０Ｃでは、一層の金属膜２９Ａみを設けた構成とさ
れていた。これに対して本実施例に係る半導体装置２０
Ｄは、複数（本実施例では二層）の金属膜２９Ａ，２９
Ｂを設けたことを特徴とするものである。
【００８１】第２の金属膜２９Ｂは、第１の金属膜２９
Ａの上部に第２の絶縁膜３１を介して形成されている。
金属膜２９Ａ，２９Ｂを積層形成するには、突起電極形
成工程を実施する前に、第１の絶縁膜形成工程、導電性
金属膜形成工程、第２の絶縁膜形成工程、及び配線形成
工程を複数回繰り返し実施する。よって、金属膜２９
Ａ，２９Ｂを容易に多層形成することができる。
【００８２】また、本実施例に係る半導体装置２０Ｄで
は、信号用突起電極２２と信号用パッド２５とを接続す
るのに、金属膜２９Ａの上部に形成された配線２８Ａ及
び信号接続用金属膜４０を用いている。この構成とする
ため、第２の金属膜２９Ｂを形成する導電性金属膜形成
工程において、信号用突起電極２２の形成位置に信号接
続用金属膜４０を形成する。この信号接続用金属膜４０
は、第２及び第３の絶縁膜３１，４１により金属膜２９
Ａと電気的に絶縁された構成とされている。また、信号
接続用金属膜４０の上端部には信号用突起電極２２が形
成され、下端部には信号用パッド２５に接続された配線
２８Ａに接続されている。これにより、信号用突起電極
２２と信号用パッド２５は、配線２８Ａ及び信号用金属
膜４０を介して電気的に接続される。
【００８３】図１4は、第5実施例である半導体装置２０
Ｅを示す平面図である。尚、同図では、封止樹脂２４を
取り除いた状態の半導体装置２０Ｅを示している。
【００８４】上記した各実施例では、金属膜２９Ａ，２
９Ｂの上部或いは下部に配線２８Ａ，２８Ｂを形成した
構成としていた。これに対して本実施例に係る半導体装
置２０Ｅは、配線２８Ａと金属膜２９Ｃを同一平面上に
形成したことを特徴とするものである。この際、配線２
８Ａと金属膜２９Ｃとは、電気的に絶縁された構成とな
っている。
【００８５】本実施例によれば、配線２８Ａの形成と金
属膜２９Ｃの形成を同一工程において行なうことがで
き、半導体装置２０Ｅの製造工程の簡略化を図ることが
できる。また、基板２１上における各突起電極２２，２
３、各パッド２５，２６、及び配線２８の形成位置を除
き金属膜２９Ｃが形成されている。このため、金属膜２
９Ｃのインピーダンスを小さくすることができ、半導体
装置２０Ｅの電気的特性を向上させることができる。
【００８６】
【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。
【００８７】請求項１記載の発明によれば、導電金属膜
を等電位のグランド層として用いることができ、また導
電金属膜は半導体基板上の複数の配線をまたがる領域に
形成されるため、配線の配設位置に拘束されることなく
形成することができ、その面積を広くとることができ
る。よって、グランドインピーダンスを低減することが
できるため半導体装置の電気特性は向上し、よって高周
波を用いた高速の半導体装置を実現することが可能とな
る。
【００８８】また、請求項２記載の発明によれば、グラ
ンド用パッドとグランド用突起電極とを電気的に接続す
るためにグランド用配線を引き回す必要がなくなり、配
線設計上の引き回しの自由度を向上させることができ
る。
【００８９】また、請求項３記載の発明によれば、グラ
ンド用パッドを前記導電金属膜とを電気的に接続するた
めにグランド用配線を引き回す必要がなくなり、配線設
計上の引き回しの自由度を向上させることができる。
【００９０】また、請求項４記載の発明によれば、保護
金属膜によりパッドは保護されるため、パッドが損傷す
ることを防止でき、半導体装置の信頼性を向上させるこ
とができる。
【００９１】また、請求項５記載の発明によれば、複数
の配線をまたがる領域に導電金属膜を容易に形成するこ
とができる。
【００９２】また、請求項６記載の発明によれば、多層
構造を有した導電性金属膜を容易に形成することができ
る。
【図面の簡単な説明】
【図１】従来の一例である半導体装置を示す断面図であ
る。
【図２】従来の一例である半導体装置の封止樹脂を取り
除いた状態を示す平面図である。
【図３】本発明の第１実施例である半導体装置の断面図
である。
【図４】本発明の一実施例である半導体装置の製造方法
の内、第１の絶縁膜形成工程及び金属膜形成工程を説明
するための断面図（図５におけるＡ−Ａ線に沿う断面
図）である。
【図５】本発明の一実施例である半導体装置の製造方法
の内、第１の絶縁膜形成工程及び金属膜形成工程を説明
するための平面図である。
【図６】本発明の一実施例である半導体装置の製造方法
の内、第２の絶縁膜形成工程を説明するための断面図
（図７におけるＡ−Ａ線に沿う断面図）である。
【図７】本発明の一実施例である半導体装置の製造方法
の内、第２の絶縁膜形成工程を説明するための平面図で
ある。
【図８】本発明の一実施例である半導体装置の製造方法
の内、配線形成工程及び突起電極形成工程を説明するた
めの断面図（図９におけるＡ−Ａ線に沿う断面図）であ
る。
【図９】本発明の一実施例である半導体装置の製造方法
の内、配線形成工程及び突起電極形成工程を説明するた
めの平面図である。
【図１０】パッドに設けられる保護用金属膜を説明する
ための部分拡大図である。
【図１１】本発明の第２実施例である半導体装置の断面
図である。
【図１２】本発明の第３実施例である半導体装置の断面
図である。
【図１３】本発明の第４実施例である半導体装置の断面
図である。
【図１４】本発明の第５実施例である半導体装置の封止
樹脂を取り除いた状態の平面図である。
【符号の説明】
２０Ａ〜２０Ｂ 半導体装置 ２１ 半導体基板 ２２ 信号用突起 2３ グランド用突起 ２４ 封止樹脂 ２５ 信号用パット ２６ グランド用パッド ２８Ａ 配線 ２８Ｂ グランド用配線 ２９Ａ〜２９Ｃ 金属膜 ３０ 第１の絶縁膜 ３１ 第２の絶縁膜 ３３ 保護用金属膜 ４０ 信号接続用金属膜 ４１ 第３の絶縁膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 深澤 則雄 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 永重 健一 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5F033 HH08 HH11 HH17 MM05 MM15 PP15 PP27 PP28 QQ08 RR22 SS21 VV05 VV07 XX23 5F061 AA01 CA22 FA06

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも信号用及びグランド用パッド
    が設けられた半導体基板と、 該半導体基板に立設された突起電極と、 該突起電極と前記信号用パッドとを電気的に接続する複
    数の配線と、 前記半導体基板及び前記突起電極の側面を封止する封止
    樹脂とを具備する半導体装置において、 前記半導体基板上の複数の配線をまたがる領域に、前記
    複数の配線と電気的に絶縁され、かつ前記グランド用パ
    ッドと電気的に接続された構成で、一層以上の導電金属
    膜を形成したことを特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、 前記突起電極の内、前記グランド用突起電極を前記導電
    金属膜上に直接形成したことを特徴とする半導体装置。
  3. 【請求項３】 請求項１または２記載の半導体装置にお
    いて、 前記突起電極の内、前記グランド用パッドを前記導電金
    属膜に直接接続したことを特徴とする半導体装置。
  4. 【請求項４】 請求項１乃至３のいずれかに記載の半導
    体装置において、 前記パッド上に、該パッドを保護する保護金属膜を設け
    たことを特徴とする半導体装置。
  5. 【請求項５】 少なくとも信号用及びグランド用のパッ
    ドが設けられた半導体基板上に、該パッド形成位置を除
    き第１の絶縁膜を形成する第１の絶縁膜形成工程と、 少なくとも前記信号用パッドの形成位置を除き、前記第
    １の絶縁膜の上に導電性金属膜を形成する導電性金属膜
    形成工程と、 該導電性金属膜上に第２の絶縁膜を形成する第２の絶縁
    膜形成工程と、 前記導電性金属膜上に前記第２の絶縁膜を介して配線を
    形成する配線形成工程と、 少なくとも前記配線の上に、所定の高さを有する突起電
    極を形成する突起電極形成工程と、 前記半導体基板の表面と前記突起電極の側面を樹脂封止
    する樹脂封止工程と、を含むことを特徴とする半導体装
    置の製造方法。
  6. 【請求項６】 請求項５記載の半導体装置の製造方法に
    おいて、 前記突起電極形成工程を実施する前に、 前記第１の絶縁膜形成工程、前記導電性金属膜形成工
    程、前記第２の絶縁膜形成工程、及び配線形成工程を複
    数回実施し、前記導電性金属膜を多層構造とすることを
    特徴とする半導体装置の製造方法。
JP2000078935A 2000-03-21 2000-03-21 半導体装置及びその製造方法 Expired - Fee Related JP3578964B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000078935A JP3578964B2 (ja) 2000-03-21 2000-03-21 半導体装置及びその製造方法
US09/745,742 US6437432B2 (en) 2000-03-21 2000-12-26 Semiconductor device having improved electrical characteristics and method of producing the same
TW090100287A TW484204B (en) 2000-03-21 2001-01-05 Semiconductor device having improved electrical characteristic and method of producing the same
KR1020010003171A KR100656229B1 (ko) 2000-03-21 2001-01-19 반도체 장치 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000078935A JP3578964B2 (ja) 2000-03-21 2000-03-21 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001267350A true JP2001267350A (ja) 2001-09-28
JP3578964B2 JP3578964B2 (ja) 2004-10-20

Family

ID=18596270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000078935A Expired - Fee Related JP3578964B2 (ja) 2000-03-21 2000-03-21 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US6437432B2 (ja)
JP (1) JP3578964B2 (ja)
KR (1) KR100656229B1 (ja)
TW (1) TW484204B (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289633A (ja) * 2001-01-18 2002-10-04 Ibiden Co Ltd 半導体チップおよびその製造方法
JP2003124394A (ja) * 2001-10-18 2003-04-25 Matsushita Electric Ind Co Ltd 半導体装置
JP2005354071A (ja) * 2004-06-08 2005-12-22 Samsung Electronics Co Ltd 再配置されたパターンを有する半導体パッケージ及びその製造方法
US6982494B2 (en) 2002-08-09 2006-01-03 Oki Electric Industry Co., Ltd. Semiconductor device with signal line having decreased characteristic impedance
JP2006344946A (ja) * 2005-05-25 2006-12-21 Toshiba Corp 接続バンプによって引き起こされるインピーダンスばらつきを減ずるために集積回路内で導電体を構成するためのシステムおよび方法
JP2007134359A (ja) * 2005-11-08 2007-05-31 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2008147213A (ja) * 2006-12-06 2008-06-26 Oki Electric Ind Co Ltd 半導体装置
JP2011014765A (ja) * 2009-07-03 2011-01-20 Casio Computer Co Ltd 半導体構成体およびその製造方法並びに半導体装置およびその製造方法
US8525335B2 (en) 2009-07-03 2013-09-03 Teramikros, Inc. Semiconductor construct and manufacturing method thereof as well as semiconductor device and manufacturing method thereof
CN114649286A (zh) * 2022-05-19 2022-06-21 甬矽电子(宁波)股份有限公司 扇出型封装结构和扇出型封装方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617680B2 (en) * 2001-08-22 2003-09-09 Siliconware Precision Industries Co., Ltd. Chip carrier, semiconductor package and fabricating method thereof
US6674174B2 (en) 2001-11-13 2004-01-06 Skyworks Solutions, Inc. Controlled impedance transmission lines in a redistribution layer
US6809384B1 (en) 2002-08-09 2004-10-26 Pts Corporation Method and apparatus for protecting wiring and integrated circuit device
US7002215B1 (en) * 2002-09-30 2006-02-21 Pts Corporation Floating entrance guard for preventing electrical short circuits
JP3693056B2 (ja) * 2003-04-21 2005-09-07 セイコーエプソン株式会社 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器
WO2005024912A2 (en) * 2003-09-09 2005-03-17 Intel Corporation Methods of processing thick ild layers using spray coating or lamination for c4 wafer level thick metal integrated flow
US6977435B2 (en) * 2003-09-09 2005-12-20 Intel Corporation Thick metal layer integrated process flow to improve power delivery and mechanical buffering
KR100664310B1 (ko) * 2005-07-13 2007-01-04 삼성전자주식회사 웨이퍼 레벨 인캡슐레이션 칩 및 인캡슐레이션 칩 제조방법
KR100663372B1 (ko) * 2005-09-15 2007-01-02 삼성전자주식회사 반도체 메모리 장치 및 이의 유사 접지 패드 생성 방법
KR101517598B1 (ko) * 2008-07-21 2015-05-06 삼성전자주식회사 반도체 장치 및 그 제조 방법
GB2464549B (en) 2008-10-22 2013-03-27 Cambridge Silicon Radio Ltd Improved wafer level chip scale packaging
GB0914313D0 (en) * 2009-08-14 2009-09-30 Trans Ocean Distrib Ltd Shipping of liquids
JP6329059B2 (ja) * 2014-11-07 2018-05-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2016103434A1 (ja) * 2014-12-26 2016-06-30 株式会社日立製作所 半導体装置およびその製造方法、並びに半導体モジュール

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01214141A (ja) * 1988-02-23 1989-08-28 Nec Corp フリップチップ型半導体装置
US5117276A (en) * 1989-08-14 1992-05-26 Fairchild Camera And Instrument Corp. High performance interconnect system for an integrated circuit
JP3142723B2 (ja) * 1994-09-21 2001-03-07 シャープ株式会社 半導体装置及びその製造方法
KR100218996B1 (ko) * 1995-03-24 1999-09-01 모기 쥰이찌 반도체장치
EP0734059B1 (en) * 1995-03-24 2005-11-09 Shinko Electric Industries Co., Ltd. Chip sized semiconductor device and a process for making it
JP3907845B2 (ja) * 1998-08-18 2007-04-18 沖電気工業株式会社 半導体装置
JP2000068271A (ja) * 1998-08-20 2000-03-03 Matsushita Electric Ind Co Ltd ウエハ装置およびチップ装置並びにチップ装置の製造方法
JP2000100814A (ja) * 1998-09-18 2000-04-07 Hitachi Ltd 半導体装置

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289633A (ja) * 2001-01-18 2002-10-04 Ibiden Co Ltd 半導体チップおよびその製造方法
JP2003124394A (ja) * 2001-10-18 2003-04-25 Matsushita Electric Ind Co Ltd 半導体装置
US7239028B2 (en) 2002-08-09 2007-07-03 Oki Electric Industry Co., Ltd. Semiconductor device with signal line having decreased characteristic impedance
US6982494B2 (en) 2002-08-09 2006-01-03 Oki Electric Industry Co., Ltd. Semiconductor device with signal line having decreased characteristic impedance
US7538417B2 (en) 2002-08-09 2009-05-26 Oki Semiconductor Co., Ltd. Semiconductor device with signal line having decreased characteristic impedance
JP2005354071A (ja) * 2004-06-08 2005-12-22 Samsung Electronics Co Ltd 再配置されたパターンを有する半導体パッケージ及びその製造方法
JP2006344946A (ja) * 2005-05-25 2006-12-21 Toshiba Corp 接続バンプによって引き起こされるインピーダンスばらつきを減ずるために集積回路内で導電体を構成するためのシステムおよび方法
JP2007134359A (ja) * 2005-11-08 2007-05-31 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2008147213A (ja) * 2006-12-06 2008-06-26 Oki Electric Ind Co Ltd 半導体装置
JP4658914B2 (ja) * 2006-12-06 2011-03-23 Ｏｋｉセミコンダクタ株式会社 半導体装置およびその製造方法
JP2011014765A (ja) * 2009-07-03 2011-01-20 Casio Computer Co Ltd 半導体構成体およびその製造方法並びに半導体装置およびその製造方法
US8525335B2 (en) 2009-07-03 2013-09-03 Teramikros, Inc. Semiconductor construct and manufacturing method thereof as well as semiconductor device and manufacturing method thereof
US8754525B2 (en) 2009-07-03 2014-06-17 Tera Probe, Inc. Semiconductor construct and manufacturing method thereof as well as semiconductor device and manufacturing method thereof
US8946079B2 (en) 2009-07-03 2015-02-03 Tera Probe, Inc. Semiconductor construct and manufacturing method thereof as well as semiconductor device and manufacturing method thereof
US9406637B2 (en) 2009-07-03 2016-08-02 Aoi Electronics Co., Ltd. Semiconductor construct and manufacturing method thereof as well as semiconductor device and manufacturing method thereof
CN114649286A (zh) * 2022-05-19 2022-06-21 甬矽电子(宁波)股份有限公司 扇出型封装结构和扇出型封装方法

Also Published As

Publication number Publication date
JP3578964B2 (ja) 2004-10-20
KR100656229B1 (ko) 2006-12-12
US20010023981A1 (en) 2001-09-27
KR20010089139A (ko) 2001-09-29
US6437432B2 (en) 2002-08-20
TW484204B (en) 2002-04-21

Similar Documents

Publication Publication Date Title
JP3578964B2 (ja) 半導体装置及びその製造方法
US6852616B2 (en) Semiconductor device and method for producing the same
US7479690B2 (en) Semiconductor device
US20060215377A1 (en) Flexible circuit substrate and method of manufacturing the same
US6958527B2 (en) Wiring board having interconnect pattern with land, and semiconductor device, circuit board, and electronic equipment incorporating the same
JP3356921B2 (ja) 半導体装置およびその製造方法
JP2005150748A (ja) デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法
US7183660B2 (en) Tape circuit substrate and semicondutor chip package using the same
US10658304B2 (en) Semiconductor device and method for manufacturing the same
JP2018137474A (ja) 電子装置
JPH11204678A (ja) 半導体装置及びその製造方法
US11335614B2 (en) Electric component embedded structure
JP3281591B2 (ja) 半導体装置およびその製造方法
JPH11204560A (ja) 半導体装置及びその製造方法
JP4084737B2 (ja) 半導体装置
JP2001077237A (ja) 半導体装置およびその製造方法
JPH11274155A (ja) 半導体装置
JP2004172163A (ja) 半導体装置及びその製造方法
JP2630294B2 (ja) 混成集積回路装置およびその製造方法
US7009306B2 (en) Semiconductor device and method of manufacturing the same, circuit board, together with electronic instrument
JP3526529B2 (ja) 半導体装置の製造方法
JP2000058695A (ja) 半導体装置及びその製造方法
JP4794507B2 (ja) 半導体装置
JP4016276B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH1065045A (ja) 半導体パッケージ、及びリードフレームの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040713

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040714

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080723

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090723

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100723

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100723

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110723

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110723

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110723

Year of fee payment: 7

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110723

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120723

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120723

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees