JP2018137474A - 電子装置 - Google Patents
電子装置 Download PDFInfo
- Publication number
- JP2018137474A JP2018137474A JP2018078351A JP2018078351A JP2018137474A JP 2018137474 A JP2018137474 A JP 2018137474A JP 2018078351 A JP2018078351 A JP 2018078351A JP 2018078351 A JP2018078351 A JP 2018078351A JP 2018137474 A JP2018137474 A JP 2018137474A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- electronic device
- wiring
- resin
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Abstract
Description
(第1実施形態)
(第2実施形態)
(第3実施形態)
2 電子装置
10 配線層
12 ビアプラグ
14 絶縁樹脂
16 導体配線
20 配線層
22 ビアプラグ
24 絶縁樹脂
26 導体配線
28 ビアプラグ
32 ICチップ
33 バンプ
34 アンダーフィル樹脂
36 ICチップ
37 バンプ
38 アンダーフィル樹脂
42 ICチップ
44 受動部品
52 封止樹脂
54 封止樹脂
56 樹脂
60 半田ボール
62 ソルダーレジスト
72 密着金属膜
80 配線層
82 ビアプラグ
84 ソルダーレジスト
84a 絶縁樹脂
84b ソルダーレジスト
86 導体配線
90 支持基板
91 支持シート
92 ICチップ
93 バンプ
94 アンダーフィル樹脂
Claims (12)
- 表面、前記表面とは反対側であって、かつ複数の半田ボールが配置された裏面、および複数の配線を有する配線体と、
複数の第1バンプ電極が配置された第1主面を有し、前記表面と前記第1主面が対向するように前記表面に搭載された第1半導体チップと、
複数の第2バンプ電極が配置された第2主面を有し、前記裏面と前記第2主面が対向するように前記裏面に搭載された第2半導体チップと、
を備え、
前記配線体の前記複数の配線は、複数の第1ビア配線を含み、
前記第1半導体チップの前記複数の第1バンプ電極は、複数の第1バンプを含み、
前記第2半導体チップの前記複数の第2バンプ電極は、複数の第2バンプを含み、
前記複数の第1バンプは、前記複数の第1ビア配線を介して前記複数の第2バンプと電気的に接続されており、
前記第2半導体チップは、前記裏面の第1領域に搭載されており、
前記複数の半田ボールは、前記第1領域を除く前記裏面の第2領域に設置されている、電子装置。 - 請求項1に記載の電子装置において、
前記配線体の前記複数の配線は、第1配線を含み、
前記第1半導体チップの前記複数の第1バンプ電極は、第1バンプを含み、
前記第2半導体チップの前記複数の第2バンプ電極は、第2バンプを含み、
前記第1バンプは、前記第1配線を介して前記第2バンプと電気的に接続されている、電子装置。 - 請求項2に記載の電子装置において、
前記配線体の前記複数の配線は、複数の第2ビア配線を含み、
前記第1半導体チップの前記複数の第1バンプ電極は、複数の第3バンプを含み、
前記配線体の前記複数の半田ボールは、複数の第1半田ボールを含み、
前記複数の第3バンプは、前記複数の第2ビア配線を介して前記複数の第1半田ボールと電気的に接続されている、電子装置。 - 請求項1乃至請求項3の何れか記載の電子装置において、
前記第2半導体チップは、前記第1主面側にCPU回路を有する電子装置。 - 請求項4に記載の電子装置において、
前記第1半導体チップは、メモリーチップである電子装置。 - 請求項4に記載の電子装置において、
前記第1半導体チップは、複数のメモリーチップが積層され、かつ複数の貫通する電極を介して互いに接続されている、電子装置。 - 請求項1に記載の電子装置において、
複数の第3バンプ電極が配置された第3主面を有し、前記表面と前記第3主面が対向するように前記表面に搭載された第3半導体チップを更に含み、
前記配線体の前記複数の配線は、第1配線を含み、
前記第1半導体チップと前記第3半導体チップは、前記第1配線を介して電気的に接続されている、電子装置。 - 請求項7に記載の電子装置において、
前記第1配線は、前記配線体の前記裏面より、前記表面に近くに配置されている、電子装置。 - 請求項8に記載の電子装置において、
前記配線体の前記複数の配線は、第2配線を含み、
前記第2配線は、前記配線体の前記表面より、前記裏面に近くに配置されており、
前記第1配線は、前記第2配線より微細な配線である、電子装置。 - 請求項1乃至3の何れかに記載の電子装置において、
第1半導体チップおよび前記配線体の前記表面を樹脂で封止する、電子装置。 - 請求項7乃至9の何れかに記載の電子装置において、
第1半導体チップ、第3半導体チップおよび前記配線体の前記表面を樹脂で封止する、電子装置。 - 表面、前記表面とは反対側であって、かつ複数の外部電極端子が配置された裏面、および複数の配線を有する配線体と、
複数の第1バンプ電極が配置された第1主面を有し、前記表面と前記第1主面が対向するように前記表面に搭載された第1半導体チップと、
を備えた電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018078351A JP2018137474A (ja) | 2018-04-16 | 2018-04-16 | 電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018078351A JP2018137474A (ja) | 2018-04-16 | 2018-04-16 | 電子装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017239172A Division JP2018050077A (ja) | 2017-12-14 | 2017-12-14 | 電子装置 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018191030A Division JP2019036742A (ja) | 2018-10-09 | 2018-10-09 | 電子装置 |
JP2019162554A Division JP7197448B2 (ja) | 2019-09-06 | 2019-09-06 | 電子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018137474A true JP2018137474A (ja) | 2018-08-30 |
Family
ID=63367061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018078351A Pending JP2018137474A (ja) | 2018-04-16 | 2018-04-16 | 電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018137474A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020053484A (ja) * | 2018-09-25 | 2020-04-02 | 株式会社東芝 | 半導体装置及びその製造方法 |
WO2020100849A1 (ja) * | 2018-11-12 | 2020-05-22 | 株式会社村田製作所 | 実装型電子部品、および、電子回路モジュール |
JP2020096049A (ja) * | 2018-12-11 | 2020-06-18 | 株式会社Ssテクノ | 半導体パッケージの製造方法および半導体パッケージ |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001024150A (ja) * | 1999-07-06 | 2001-01-26 | Sony Corp | 半導体装置 |
JP2003309215A (ja) * | 2002-02-15 | 2003-10-31 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JP2005072328A (ja) * | 2003-08-26 | 2005-03-17 | Kyocera Corp | 多層配線基板 |
JP2006019433A (ja) * | 2004-06-30 | 2006-01-19 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2006179562A (ja) * | 2004-12-21 | 2006-07-06 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、回路基板、及び電子機器 |
-
2018
- 2018-04-16 JP JP2018078351A patent/JP2018137474A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001024150A (ja) * | 1999-07-06 | 2001-01-26 | Sony Corp | 半導体装置 |
JP2003309215A (ja) * | 2002-02-15 | 2003-10-31 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JP2005072328A (ja) * | 2003-08-26 | 2005-03-17 | Kyocera Corp | 多層配線基板 |
JP2006019433A (ja) * | 2004-06-30 | 2006-01-19 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2006179562A (ja) * | 2004-12-21 | 2006-07-06 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、回路基板、及び電子機器 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020053484A (ja) * | 2018-09-25 | 2020-04-02 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP7154913B2 (ja) | 2018-09-25 | 2022-10-18 | 株式会社東芝 | 半導体装置及びその製造方法 |
US11923287B2 (en) | 2018-09-25 | 2024-03-05 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device having chip stacked and molded |
WO2020100849A1 (ja) * | 2018-11-12 | 2020-05-22 | 株式会社村田製作所 | 実装型電子部品、および、電子回路モジュール |
JPWO2020100849A1 (ja) * | 2018-11-12 | 2021-09-02 | 株式会社村田製作所 | 実装型電子部品、および、電子回路モジュール |
JP7156391B2 (ja) | 2018-11-12 | 2022-10-19 | 株式会社村田製作所 | 電子回路モジュール |
JP2020096049A (ja) * | 2018-12-11 | 2020-06-18 | 株式会社Ssテクノ | 半導体パッケージの製造方法および半導体パッケージ |
JP7323116B2 (ja) | 2018-12-11 | 2023-08-08 | 株式会社Ssテクノ | 半導体パッケージの製造方法および半導体パッケージ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10879227B2 (en) | Electronic device | |
JP4956128B2 (ja) | 電子装置の製造方法 | |
JP4790297B2 (ja) | 半導体装置およびその製造方法 | |
JP2008091639A (ja) | 電子装置およびその製造方法 | |
US8294253B2 (en) | Semiconductor device, electronic device and method of manufacturing semiconductor device, having electronic component, sealing resin and multilayer wiring structure | |
KR100818088B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
JP6314070B2 (ja) | 指紋認識用半導体装置、指紋認識用半導体装置の製造方法及び半導体装置 | |
JP2005327984A (ja) | 電子部品及び電子部品実装構造の製造方法 | |
JP2005294451A (ja) | 半導体集積回路の製造方法および半導体集積回路ならびに半導体集積回路装置 | |
JP2018137474A (ja) | 電子装置 | |
JP2003243605A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP5607692B2 (ja) | 電子装置 | |
JP7197448B2 (ja) | 電子装置 | |
JP6335265B2 (ja) | 電子装置 | |
TWI605556B (zh) | 封裝中的表面安裝裝置、整合式被動裝置及/或打線安裝 | |
JP2014096609A (ja) | 電子装置 | |
JP2018050077A (ja) | 電子装置 | |
JP2019036742A (ja) | 電子装置 | |
JP2015146467A (ja) | 電子装置 | |
JP2010157777A (ja) | 回路装置およびその製造方法 | |
JP2008135628A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180807 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181009 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181211 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190618 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190906 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20190906 |
|
C11 | Written invitation by the commissioner to file amendments |
Free format text: JAPANESE INTERMEDIATE CODE: C11 Effective date: 20190924 |
|
C27A | Decision to dismiss |
Free format text: JAPANESE INTERMEDIATE CODE: C2711 Effective date: 20191112 |
|
C30A | Notification sent |
Free format text: JAPANESE INTERMEDIATE CODE: C3012 Effective date: 20191224 |