JP2010157777A - 回路装置およびその製造方法 - Google Patents

回路装置およびその製造方法 Download PDF

Info

Publication number
JP2010157777A
JP2010157777A JP2010095098A JP2010095098A JP2010157777A JP 2010157777 A JP2010157777 A JP 2010157777A JP 2010095098 A JP2010095098 A JP 2010095098A JP 2010095098 A JP2010095098 A JP 2010095098A JP 2010157777 A JP2010157777 A JP 2010157777A
Authority
JP
Japan
Prior art keywords
wiring
circuit device
connection
circuit element
connection portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010095098A
Other languages
English (en)
Other versions
JP5121875B2 (ja
Inventor
Ryosuke Usui
良輔 臼井
Takeshi Nakamura
岳史 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2010095098A priority Critical patent/JP5121875B2/ja
Publication of JP2010157777A publication Critical patent/JP2010157777A/ja
Application granted granted Critical
Publication of JP5121875B2 publication Critical patent/JP5121875B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】回路装置のさらなる低背化を実現する。
【解決手段】回路装置１０は、配線基板２０、第１の回路素子３０および第２の回路素子４０を備える。配線基板２０は、絶縁樹脂層２２、絶縁樹脂層２２のＬ１面に設けられた配線層５０、絶縁樹脂層２２のＬ１面に設けられた配線層５０を有する。配線層５０は、第１の回路素子３０が接続される第１の接続部５２および配線部５４を含む。第１の接続部５２の膜厚は、配線部５４の膜厚に比べて薄膜化されている。また、配線部５４は、第１の接続部５２を構成する金属よりイオン化傾向が小さい金属５６で被覆されている。
【選択図】図１

Description

本発明は、回路装置およびその製造方法に関する。
携帯電話、ＰＤＡ、ＤＶＣ、ＤＳＣといったポータブルエレクトロニクス機器の高機能化が加速するなか、こうした製品が市場で受け入れられるためには小型・軽量化が必須となっており、その実現のために高集積のシステムＬＳＩが求められている。一方、これらのエレクトロニクス機器に対しては、より使い易く便利なものが求められており、機器に使用されるＬＳＩに対し、高機能化、高性能化が要求されている。このため、ＬＳＩチップの高集積化にともないそのＩ／Ｏ数が増大する一方でパッケージ自体の小型化要求も強く、これらを両立させるために、半導体部品の高密度な基板実装に適合した半導体パッケージの開発が強く求められている。こうした要求に対応するため、ＣＳＰ（Chip Size Package ）と呼ばれるパッケージ技術が種々開発されている（たとえば、特許文献１参照）。
特開平１１−２０４７２０号公報
ポータブルエレクトロニクス機器の小型化に伴い、回路装置のさらなる低背化が求められている。たとえば、携帯電話に用いられる回路装置においては、数μｍ程度の低背化でさえ、携帯電話の小型化に十分に寄与する。
本発明はこうした課題に鑑みてなされたものであり、その目的は、回路装置を低背化する技術の提供にある。
本発明のある態様は、回路装置である。当該回路装置は、基板と、前記基板の一方の面に設けられた接続部及び配線部と、前記接続部に搭載された回路素子と、を備え、前記接続部の膜厚が前記配線部の膜厚より薄いことを特徴とする。
上記態様の回路装置において、前記配線部が、前記接続部を構成する金属よりイオン化傾向が小さい金属で被覆されていてもよい。
上記態様の回路装置において、前記接続部を構成する金属が銅であり、前記配線部に被覆される金属が金であってもよい。
また、上記態様の回路装置において、回路素子が第１の接続部にフリップチップ接続されていてもよい。
本発明の他の態様は、回路装置の製造法である。当該回路装置の製造方法は、基板の一方の面に接続部及び配線部を形成する工程と、前記接続部を構成する金属に比べてイオン化傾向が小さい金属で前記配線部を被覆する工程と、前記接続部にＯＳＰ処理を施すことにより、前記接続部の表面にプレフラックス膜を形成する工程と、前記接続部に回路素子を実装する工程と、を備えることを特徴とする。
上記態様の回路装置の製造方法において、第１の接続部を構成する金属が銅であり、第２の接続部に被覆される金属が金であってもよい。
本発明によれば、回路装置を低背化することができる。
実施の形態に係る回路装置の断面図である。 実施の形態に係る回路装置の製造方法を示す工程断面図である。 実施の形態に係る回路装置の製造方法を示す工程断面図である。 実施の形態に係る回路装置の製造方法を示す工程断面図である。
以下、本発明を具現化した実施形態について図面に基づいて説明する。
図１は、実施の形態に係る回路装置の断面図である。回路装置１０は、配線基板２０、第１の回路素子３０および第２の回路素子４０を備える。
配線基板２０は、コア（芯）となる絶縁樹脂層２２、絶縁樹脂層２２の一方の面（以下、Ｌ１面とよぶ）に設けられた配線層５０、絶縁樹脂層２２の他方の面（以下、Ｌ２面とよぶ）に設けられた配線層６０を有する、二層構造の基板である。
絶縁樹脂層２２を構成する材料としては、たとえば、ＢＴレジン等のメラミン誘導体、液晶ポリマー、エポキシ樹脂、ＰＰＥ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等の熱硬化性樹脂が例示される。回路装置１０の放熱性向上の観点から、絶縁樹脂層２２は高熱伝導性を有することが望ましい。このため、絶縁樹脂層２２は、銀、ビスマス、銅、アルミニウム、マグネシウム、錫、亜鉛およびこれらの合金などを高熱伝導性フィラーとして含有することが好ましい。
配線層５０は、第１の接続部５２および配線部５４を含む。配線層５０を構成する材料としては、銅などの金属が例示される。より好ましくは、配線層５０を構成する材料は圧延銅である。
第１の接続部５２は、第１の回路素子３０が搭載される端子である。第１の接続部５２の膜厚は、配線部５４の膜厚より薄い。すなわち、第１の接続部５２は、配線部５４に比べて薄膜化されている。
配線部５４は、回路素子が搭載されない領域に設けられている。配線部５４のうち、ワイヤボンディング接続に供される接続端子部分５５は、金メッキ層５６により被覆されている。金メッキ層５６により、接続端子部分５５の配線部５４の劣化を抑制することができる。
絶縁樹脂層２２のＬ１面には、第１の接続部５２および配線部５４の接続端子部分５５の領域を開口とする保護膜（ソルダーレジスト）５８が形成されている。
配線層６０は、第２の接続部６２および配線部６４を含む。配線層６０を構成する材料としては、銅などの金属が例示される。より好ましくは、配線層６０を構成する材料は圧延銅である。
第２の接続部６２は、回路装置１０をマザーボードに実装するための端子として用いられる。第２の接続部６２は、金メッキ層６６によって被覆されている。絶縁樹脂層２２のＬ２面には、第２の接続部６２の領域を開口とする保護膜（ソルダーレジスト）６８が形成されている。
配線部６４は、たとえば、第２の接続部６２の再配置に必要な再配線である。本実施の形態では、第２の接続部６２の厚さと配線部６４の厚さとは同等である。
導通部７０は絶縁樹脂層２２を貫通し、第１の接続部５２と第２の接続部６２とを電気的に接続する。導通部７０を構成する材料は、たとえば銅、銀ペースト、銅ペーストなどである。
絶縁樹脂層２２のＬ１面には、第１の回路素子３０が搭載されている。第１の回路素子３０は、たとえば、ＩＣ、ＬＳＩなどである。本実施の形態では、第１の回路素子３０は、電極形成面を下に向けてフリップチップ接続されている。具体的には、第１の回路素子３０に形成された外部電極３２と、配線基板２０に設けられた第１の接続部５２とがはんだバンプ３４によって電気的に接続されている。
第２の回路素子４０は、ダイアタッチフィルムなどの接着部材を介して、第１の回路素子３０の上に搭載されている。第２の回路素子４０は、たとえば、ＩＣ、ＬＳＩなどである。第２の回路素子４０の外部電極４２と配線部５４の接続端子部分５５とは、金線４４によりワイヤボンディング接続されている。
以上説明した回路装置１０によれば、第１の接続部５２が配線部５４に比べて薄くなっているため、第１の接続部５２に搭載される第１の回路素子３０および第２の回路素子４０を含めた回路装置１０の高さを低くすること、すなわち回路装置１０の低背化を実現することができる。
また、第１の接続部５２が配線部５４に比べて薄くなっている分だけ、絶縁樹脂層２２のＬ１面に設けられた金属（実施の形態では銅）の量が低減する。これにより、回路装置１０の反りが低減し、回路装置１０をマザーボードに実装したときの接続信頼性が向上する。
また、回路装置１０をマザーボードに実装した場合に、第１の回路素子３０とマザーボードとの距離が短くなるため、回路装置１０の放熱性が向上する。
（製造方法）
図２〜図４は、実施の形態に係る回路装置の製造方法を示す工程断面図である。
まず、図２（Ａ）に示すように、絶縁樹脂層２２の一方の面、および他方の面にそれぞれ銅箔１００、１１０を圧着する。銅箔１００、１１０として、圧延銅を用いることができる。
次に、図２（Ｂ）に示すように、導通部の位置に合わせて銅箔１００にエッチングなどにより開口１０２を形成したのち、レーザにより絶縁樹脂層２２に貫通穴１０４を形成する。
次に、図２（Ｃ）に示すように、無電解めっき、および電解めっきにより貫通穴１０４に銅からなる導通部７０を形成したのち、フォトリソグラフィ法およびエッチング法により銅箔１００、１１０をパターニングする。なお、この段階では、銅箔１００の膜厚は一定である。パターニングされた銅箔１００は、第１の接続部５２および配線部５４となる。また、パターニングされた銅箔１１０は、第２の接続部６２および配線部６４となる。
次に、図３（Ａ）に示すように、絶縁樹脂層２２のＬ１面に、所定の位置に開口が設けられた保護膜（ソルダーレジスト膜）５８を形成した後、ニッケル金メッキにより、配線部５４の接続端子部分５５および第２の接続部６２に金メッキ層５６、６６をそれぞれ被覆する。なお、ニッケル金メッキを行う際には、金メッキ層を施す必要がある部分以外の銅に耐金レジストを形成しておくことが好適である。つづいて、絶縁樹脂層２２のＬ２面に、第２の接続部６２を開口とする保護膜６８を形成する。ここで、保護膜６８により配線部６４が被覆される。
次に、図３（Ｂ）に示すように、第１の接続部５２にＯＳＰ（Organic Solderability Preservative）処理を施す。ＯＳＰ処理では、たとえば、イミダゾール化合物を溶媒に溶解させたプレフラックス液を用いる。ＯＳＰ処理により、第１の接続部５２の表面に、たとえば０．５〜２μｍの厚さのプレフラックス膜５９が形成される。なお、プレフラックス膜５９は、第１の接続部５２から溶出した銅とイミダゾール化合物が反応して銅−イミダゾール錯体となることにより形成される。このため、第１の接続部５２は、プレフラックス膜５９の膜厚だけ薄膜化している。一方、第２の接続部６２は、プレフラックス液と接触する部分に銅よりもイオン化傾向が小さい金メッキ層６６に被覆されているため、ＯＳＰ処理の影響を受けず、第１の接続部５２にのみプレフラックス膜５９が形成される。
次に、図４に示すように、はんだバンプ３４を用いて第１の接続部５２と第１の回路素子３０の外部電極３２とを接続することにより、第１の回路素子３０を配線基板２０にフリップチップ接続する。さらに、第１の回路素子３０の上に、ダイアタッチフィルムなどの接着部材（図示せず）を介して、第２の回路素子４０を搭載する。続いて、第２の回路素子４０の外部電極４２と、配線部５４の接続端子部分５５とを金線４４を用いて接続する。以上の工程により、図１に示した回路装置を製造することができる。なお、図４に示すように、必要に応じて、第２の接続部６２にはんだバンプ２００を形成してもよく、トランスファーモールド法などにより封止樹脂２１０により回路装置１０をパッケージ化してもよい。
本発明は、上述の各実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。
たとえば、上述の実施の形態では、配線層を２層有する配線基板が例示されているが、配線基板は、３層以上の多層配線を備えてもよい。
また、第２に接続部６２を被覆する金属は、第１の接続部５２を構成する金属に比べてイオン化傾向が小さければよく、金に限定されない。たとえば、第２に接続部６２を被覆する金属は、白金、銀、鉛、はんだなどでもよい。
１０ 回路装置、２０ 配線基板、３０ 第１の回路素子、４０ 第２の回路素子、５０ 配線層、５２ 第１の接続部、５４ 配線部、５６ 金メッキ層、６０ 配線層、６２ 第２の接続部、６４ 配線部、６６ 金メッキ層

Claims (6)

  1. 基板と、
    前記基板の一方の面に設けられた接続部及び配線部と、
    前記接続部に搭載された回路素子と、
    を備え、
    前記接続部の膜厚が前記配線部の膜厚より薄いことを特徴とする回路装置。
  2. 前記配線部が、前記接続部を構成する金属よりイオン化傾向が小さい金属で被覆されていることを特徴とする請求項１に記載の回路装置。
  3. 前記接続部を構成する金属が銅であり、前記配線部に被覆される金属が金であることを特徴とする請求項１または２に記載の回路装置。
  4. 前記回路素子が前記接続部にフリップチップ接続されていることを特徴とする請求項１〜３のうちいずれか１項に記載の回路装置。
  5. 基板の一方の面に接続部及び配線部を形成する工程と、
    前記接続部を構成する金属に比べてイオン化傾向が小さい金属で前記配線部を被覆する工程と、
    前記接続部にＯＳＰ処理を施すことにより、前記接続部の表面にプレフラックス膜を形成する工程と、
    前記接続部に回路素子を実装する工程と、
    を備えることを特徴とする回路装置の製造方法。
  6. 前記接続部を構成する金属が銅であり、前記配線部に被覆される金属が金であることを特徴とする請求項５に記載の回路装置の製造方法。
JP2010095098A 2010-04-16 2010-04-16 回路装置 Expired - Fee Related JP5121875B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010095098A JP5121875B2 (ja) 2010-04-16 2010-04-16 回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010095098A JP5121875B2 (ja) 2010-04-16 2010-04-16 回路装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007146244A Division JP4588046B2 (ja) 2007-05-31 2007-05-31 回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2010157777A true JP2010157777A (ja) 2010-07-15
JP5121875B2 JP5121875B2 (ja) 2013-01-16

Family

ID=42575378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010095098A Expired - Fee Related JP5121875B2 (ja) 2010-04-16 2010-04-16 回路装置

Country Status (1)

Country Link
JP (1) JP5121875B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237338A (ja) * 2000-02-21 2001-08-31 Nippon Circuit Kogyo Kk フリップチップボールグリッドアレイ基板及びその製造法
JP2003197856A (ja) * 2001-12-28 2003-07-11 Oki Electric Ind Co Ltd 半導体装置
JP2005123223A (ja) * 2003-10-14 2005-05-12 Hitachi Cable Ltd 配線板及び半導体装置、ならびに配線板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237338A (ja) * 2000-02-21 2001-08-31 Nippon Circuit Kogyo Kk フリップチップボールグリッドアレイ基板及びその製造法
JP2003197856A (ja) * 2001-12-28 2003-07-11 Oki Electric Ind Co Ltd 半導体装置
JP2005123223A (ja) * 2003-10-14 2005-05-12 Hitachi Cable Ltd 配線板及び半導体装置、ならびに配線板の製造方法

Also Published As

Publication number Publication date
JP5121875B2 (ja) 2013-01-16

Similar Documents

Publication Publication Date Title
US9165878B2 (en) Semiconductor packages and methods of packaging semiconductor devices
US9627308B2 (en) Wiring substrate
US9129870B2 (en) Package structure having embedded electronic component
KR101985020B1 (ko) 배선기판의 제조방법
JP2019080030A (ja) ファン−アウト半導体パッケージ
US20100193937A1 (en) Semiconductor module
US9635763B2 (en) Component built-in board mounting body and method of manufacturing the same, and component built-in board
US20120049366A1 (en) Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof
KR20100130555A (ko) 배선기판 및 그 제조방법
US8373281B2 (en) Semiconductor module and portable apparatus provided with semiconductor module
JP4588046B2 (ja) 回路装置およびその製造方法
JP2010262992A (ja) 半導体モジュールおよび携帯機器
US9966331B2 (en) Wiring substrate and semiconductor device
TW201603665A (zh) 印刷電路板、用以製造其之方法及具有其之層疊封裝
US8129846B2 (en) Board adapted to mount an electronic device, semiconductor module and manufacturing method therefor, and portable device
KR102041666B1 (ko) 반도체 패키지 및 이의 제조방법, 전자소자 모듈
US9112063B2 (en) Fabrication method of semiconductor package
US20230262891A1 (en) Connection structure embedded substrate and substrate structure including the same
JP5295211B2 (ja) 半導体モジュールの製造方法
US11923282B2 (en) Wiring substrate
JP2010040721A (ja) 半導体モジュール、半導体装置、携帯機器、半導体モジュールの製造方法および半導体装置の製造方法
WO2021143242A1 (zh) 封装结构及其制备方法
JP5121875B2 (ja) 回路装置
JP2010092974A (ja) 半導体装置及びその製造方法、並びに電子装置
JP2011054670A (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111107

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111117

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121023

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees