JP5295211B2 - 半導体モジュールの製造方法 - Google Patents
半導体モジュールの製造方法 Download PDFInfo
- Publication number
- JP5295211B2 JP5295211B2 JP2010271794A JP2010271794A JP5295211B2 JP 5295211 B2 JP5295211 B2 JP 5295211B2 JP 2010271794 A JP2010271794 A JP 2010271794A JP 2010271794 A JP2010271794 A JP 2010271794A JP 5295211 B2 JP5295211 B2 JP 5295211B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- wiring layer
- protruding electrode
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Wire Bonding (AREA)
Description
上記態様の被覆工程において、金属は、突起電極の降伏応力の40%より大きく100%以下の降伏応力を有するものであってもよい。
(実施形態1)
図1は、実施形態1に係る素子搭載用基板10およびこれを用いた半導体モジュール30の構成を示す概略断面図である。半導体モジュール30は、素子搭載用基板10およびこれに搭載された半導体素子50を備える。
層14の絶縁樹脂層70と反対側の表面には、配線保護層24が設けられ、配線保護層24によって、配線層14の酸化などが防止される。配線保護層24は、たとえばフォトソルダーレジストからなる。配線保護層24の所定の位置には、配線層14が露出するように開口24aが形成されており、開口24aにおいて露出した配線層14上にはんだバンプ21が形成されている。開口24aの位置、すなわち、はんだバンプ21を形成する位置は、たとえば再配線で引き回した先の位置である。
(半導体モジュールの製造方法)
図2(A)〜(E)は、突起電極16および被覆部18の形成方法を示す工程断面図である。
極16と素子電極52とが電気的に接続される。突起電極16および被覆部18は、その全体的な形状が先端に近づくにつれて細くなるような形状であるため、突起電極16および被覆部18が絶縁樹脂層70をスムースに貫通する。
(実施形態2)
上述した実施形態1では、銅板13と半導体素子50との間に絶縁樹脂層70を挟持し、加圧成形することで半導体素子50、絶縁樹脂層70および銅板13を一体化して半導体モジュール30を形成したが、本実施形態に示すように、以下のように半導体モジュール30を形成してもよい。なお、半導体モジュール30のその他の構成、および、突起電極16および被覆部18の製造方法などについては、実施形態1と基本的には同様であるため、その説明は適宜省略する。
(実施形態3)
上述した実施形態1では、いわゆる貼り合わせプロセスにより半導体モジュール30を形成したが、本実施形態に示すように、いわゆるビルドアッププロセスにより半導体モジュール30を形成してもよい。その他の実施形態1と同様の構成については、その説明を適宜省略する。
24aを有する配線保護層24を積層する。
(実施形態4)
本実施形態においては、貼り合わせプロセスとビルドアッププロセスとを組み合わせて半導体モジュール30を形成する。なお、半導体モジュール30のその他の構成、および突起電極16の形成方法などについては、実施形態1と基本的には同様であるため、その説明は適宜省略する。
(実施形態5)
本実施形態においては、貼り合わせプロセスとビルドアッププロセスとを組み合わせて半導体モジュール30を形成する。被覆部18の形成方法が上述の実施形態4と異なる。なお、半導体モジュール30のその他の構成、および、突起電極16の形成方法などについては、実施形態1と基本的には同様であるため、その説明は適宜省略する。
(実施形態6)
本実施形態に係る半導体モジュール30は、絶縁樹脂層12と、配線層14を第1配線層とした場合に第2配線層としての配線層15と、配線層15の絶縁樹脂層12側の表面に設けられた突起電極20と、を備えている点が実施形態1または2と異なる。半導体モジュール30のその他の構成、および突起電極16および被覆部18の製造方法などについては、実施形態1または2と基本的には同様であるため、その説明は適宜省略する。
(半導体モジュールの製造方法)
図15(A)、(B)は、半導体モジュール30の形成方法を示す工程断面図である。
(実施形態7)
本実施形態に係る半導体モジュール30は、絶縁樹脂層12と、配線層14を第1配線層とした場合に第2配線層としての配線層15と、配線層15の絶縁樹脂層12側の表面に設けられた突起電極20と、を備えている点が実施形態3と異なる。半導体モジュール30のその他の構成、および突起電極16および被覆部18の製造方法などについては、実施形態1または3と基本的には同様であり、また絶縁樹脂層12や配線層15、突起電極20の構成および形成方法は実施形態6と同様であるため、その説明は適宜省略する。
(実施形態8)
本実施形態に係る半導体モジュール30は、絶縁樹脂層12と、配線層14を第1配線層とした場合に第2配線層としての配線層15と、配線層15の絶縁樹脂層12側の表面に設けられた突起電極20と、を備えている点が実施形態4と異なる。半導体モジュール30のその他の構成、および突起電極16および被覆部18の製造方法などについては、実施形態1または4と基本的には同様であり、また絶縁樹脂層12や配線層15、突起電極20の構成および形成方法は実施形態6と同様であるため、その説明は適宜省略する。
(実施形態9)
本実施形態に係る半導体モジュール30は、絶縁樹脂層12と、配線層14を第1配線層とした場合に第2配線層としての配線層15と、配線層15の絶縁樹脂層12側の表面に設けられた突起電極20と、を備えている点が実施形態5と異なる。半導体モジュール30のその他の構成、および突起電極16および被覆部18の製造方法などについては、実施形態1または5と基本的には同様であり、また絶縁樹脂層12や配線層15の構成および形成方法は実施形態6と同様であるため、その説明は適宜省略する。
の表面に形成された第2配線層としての配線層15と、配線層15の絶縁樹脂層12側の表面に設けられた突起電極20と、をさらに備える。また、配線層15の表面には開口95aを有する配線保護層95が積層されている。このような多層配線構造とした場合でも、実施形態5と同様の効果を得ることができる。
(実施形態10)
実施形態10は、素子搭載用基板が基端部Aを被覆する他の被覆部を備えた点が実施形態1と異なる。以下、本実施形態について説明する。なお、素子搭載用基板のその他の構成、半導体モジュールの構成、素子搭載用基板の製造工程を除く半導体モジュールの製造工程は実施形態1と基本的に同一である。実施形態1と同一の構成については同一の符号を付し、その説明は適宜省略する。
(半導体モジュールの製造方法)
図20(A)〜(F)は、突起電極16と、被覆部18および他の被覆部90の形成方法を示す工程断面図である。
和より大きい厚さを有する銅板13を用意する。
した後、レジスト82を除去する。
極との界面から突起電極側に移動させて、界面における最大応力を小さくすることができるとともに、基端部への応力の集中を緩和することができる。これにより、素子搭載用基板に半導体素子が搭載された状態において、素子電極にダメージを与えるおそれが低減するとともに、突起電極にクラックなどが発生するおそれが低減し、突起電極と素子電極との接続信頼性がさらに向上し、ひいては素子搭載用基板と半導体素子との接続信頼性がさらに向上する。
(実施形態11)
次に、本発明の半導体モジュールを備えた携帯機器について説明する。なお、携帯機器として携帯電話に搭載する例を示すが、たとえば、個人用携帯情報端末(PDA)、デジタルビデオカメラ(DVC)、及びデジタルスチルカメラ(DSC)といった電子機器であってもよい。
16 突起電極、 18 被覆部、 20 突起電極、 21 はんだバンプ、 24
配線保護層、 24a 開口、 30 半導体モジュール、 50 半導体素子、 52 素子電極、 54 保護層、 70 絶縁樹脂層、 72,73 樹脂層、 90 他の被覆部、 93 金属層、95 配線保護層、95a 開口。
Claims (5)
- 突起電極が設けられた金属板を準備する工程と、
前記突起電極の頂部面と、側面のうち前記金属板と接する領域を除いた前記頂部面と連続する領域とを金属を用いて被覆する被覆工程と、
前記突起電極が形成された前記金属板に、前記突起電極を被覆する前記金属が露出するように絶縁樹脂層を積層する工程と、
この積層工程の後、前記突起電極に対応する素子電極が設けられた半導体素子を前記絶縁樹脂層が積層された金属板に圧着して、前記突起電極と前記素子電極とを電気的に接続する圧着工程と、
前記金属板を選択的に除去して配線層を形成する工程と、
を含むことを特徴とする半導体モジュールの製造方法。 - 突起電極が設けられた金属板を準備する工程と、
前記突起電極の頂部面と、側面のうち前記金属板と接する領域を除いた前記頂部面と連続する領域とを金属を用いて被覆する被覆工程と、
前記突起電極が形成された前記金属板に、前記突起電極を被覆する前記金属を覆うように絶縁樹脂層を積層する工程と、
前記突起電極を被覆する前記金属が露出するように前記絶縁樹脂層をエッチングする工程と、
前記突起電極に対応する素子電極が設けられた半導体素子を前記絶縁樹脂層が形成された金属板に圧着して、前記突起電極と前記素子電極とを電気的に接続する圧着工程と、
前記金属板を選択的に除去して配線層を形成する工程と、
を含むことを特徴とする半導体モジュールの製造方法。 - 前記被覆工程において、前記金属は、前記突起電極の降伏応力の40%より大きく100%以下の降伏応力を有することを特徴とする請求項1または2に記載の半導体モジュールの製造方法。
- 前記被覆工程において、前記金属は、前記突起電極の降伏応力の50%以上75%以下
の降伏応力を有し、且つ前記突起電極の前記頂部面から前記配線層の前記突起電極が設けられた側の表面までの高さの1/2以下の領域を被覆することを特徴とする請求項1または2に記載の半導体モジュールの製造方法。 - 前記絶縁樹脂層は、
加圧によって塑性流動を起こすことを特徴とする請求項1ないし4のいずれか1項に記載の半導体モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010271794A JP5295211B2 (ja) | 2007-11-08 | 2010-12-06 | 半導体モジュールの製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007291342 | 2007-11-08 | ||
JP2007291342 | 2007-11-08 | ||
JP2010271794A JP5295211B2 (ja) | 2007-11-08 | 2010-12-06 | 半導体モジュールの製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008273591A Division JP4698722B2 (ja) | 2007-11-08 | 2008-10-23 | 素子搭載用基板、半導体モジュールおよびその製造方法、ならびに携帯機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011049606A JP2011049606A (ja) | 2011-03-10 |
JP5295211B2 true JP5295211B2 (ja) | 2013-09-18 |
Family
ID=40867002
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008273591A Expired - Fee Related JP4698722B2 (ja) | 2007-11-08 | 2008-10-23 | 素子搭載用基板、半導体モジュールおよびその製造方法、ならびに携帯機器 |
JP2010271794A Active JP5295211B2 (ja) | 2007-11-08 | 2010-12-06 | 半導体モジュールの製造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008273591A Expired - Fee Related JP4698722B2 (ja) | 2007-11-08 | 2008-10-23 | 素子搭載用基板、半導体モジュールおよびその製造方法、ならびに携帯機器 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP4698722B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5002633B2 (ja) * | 2009-09-30 | 2012-08-15 | 三洋電機株式会社 | 半導体モジュールおよび携帯機器 |
US9455162B2 (en) * | 2013-03-14 | 2016-09-27 | Invensas Corporation | Low cost interposer and method of fabrication |
JP6102398B2 (ja) * | 2013-03-26 | 2017-03-29 | セイコーエプソン株式会社 | 半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5823943B2 (ja) * | 1975-07-16 | 1983-05-18 | 松下電器産業株式会社 | 絶縁体の貫通電極形成方法 |
JP3474936B2 (ja) * | 1994-10-07 | 2003-12-08 | 株式会社東芝 | 実装用印刷配線板およびその製造方法 |
JP2001326459A (ja) * | 2000-05-16 | 2001-11-22 | North:Kk | 配線回路基板とその製造方法 |
JP4568215B2 (ja) * | 2005-11-30 | 2010-10-27 | 三洋電機株式会社 | 回路装置および回路装置の製造方法 |
-
2008
- 2008-10-23 JP JP2008273591A patent/JP4698722B2/ja not_active Expired - Fee Related
-
2010
- 2010-12-06 JP JP2010271794A patent/JP5295211B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011049606A (ja) | 2011-03-10 |
JP4698722B2 (ja) | 2011-06-08 |
JP2009135458A (ja) | 2009-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8309864B2 (en) | Device mounting board and manufacturing method therefor, and semiconductor module | |
JP5091600B2 (ja) | 半導体モジュール、半導体モジュールの製造方法および携帯機器 | |
JP5135246B2 (ja) | 半導体モジュールおよびその製造方法、ならびに携帯機器 | |
US7492045B2 (en) | Semiconductor module, method for manufacturing semiconductor modules and mobile device | |
JP2010262992A (ja) | 半導体モジュールおよび携帯機器 | |
US20100078813A1 (en) | Semiconductor module and method for manufacturing the semiconductor module | |
JP4588046B2 (ja) | 回路装置およびその製造方法 | |
JP2009182272A (ja) | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器 | |
JP2009224581A (ja) | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、電極構造、携帯機器 | |
US8129846B2 (en) | Board adapted to mount an electronic device, semiconductor module and manufacturing method therefor, and portable device | |
JP2013165087A (ja) | 半導体モジュールおよび半導体モジュールの製造方法 | |
JP2009158830A (ja) | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器 | |
JP5134899B2 (ja) | 半導体モジュール、半導体モジュールの製造方法および携帯機器 | |
JP5295211B2 (ja) | 半導体モジュールの製造方法 | |
US8237258B2 (en) | Semiconductor module including a semiconductor device, a device mounting board, and a protecting layer therebetween | |
JP5028291B2 (ja) | 素子搭載用基板、素子搭載用基板の製造方法、半導体モジュールおよび半導体モジュールの製造方法 | |
US20100140797A1 (en) | Device mounting board and method of manufacturing the board, semiconductor module and method of manufacturing the module | |
JP2010040721A (ja) | 半導体モジュール、半導体装置、携帯機器、半導体モジュールの製造方法および半導体装置の製造方法 | |
JP5061010B2 (ja) | 半導体モジュール | |
JP2011054670A (ja) | 半導体モジュールおよびその製造方法、ならびに携帯機器 | |
JP5022963B2 (ja) | 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器 | |
JP5306443B2 (ja) | 素子搭載用基板、素子搭載用基板の製造方法、半導体モジュールおよび半導体モジュールの製造方法 | |
JP5121875B2 (ja) | 回路装置 | |
JP2009027042A (ja) | 回路モジュール、回路モジュールの製造方法および携帯機器 | |
JP2009212114A (ja) | 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110106 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111118 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130611 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5295211 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |