JP5002633B2 - 半導体モジュールおよび携帯機器 - Google Patents

半導体モジュールおよび携帯機器 Download PDF

Info

Publication number
JP5002633B2
JP5002633B2 JP2009228104A JP2009228104A JP5002633B2 JP 5002633 B2 JP5002633 B2 JP 5002633B2 JP 2009228104 A JP2009228104 A JP 2009228104A JP 2009228104 A JP2009228104 A JP 2009228104A JP 5002633 B2 JP5002633 B2 JP 5002633B2
Authority
JP
Japan
Prior art keywords
protruding electrode
electrode
protruding
semiconductor module
top surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009228104A
Other languages
English (en)
Other versions
JP2011077345A (ja
Inventor
真弓 中里
浩一 齋藤
哲也 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2009228104A priority Critical patent/JP5002633B2/ja
Priority to US12/895,417 priority patent/US20110074021A1/en
Priority to CN201010577667XA priority patent/CN102142414A/zh
Publication of JP2011077345A publication Critical patent/JP2011077345A/ja
Application granted granted Critical
Publication of JP5002633B2 publication Critical patent/JP5002633B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02319—Manufacturing methods of the redistribution layers by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H01L2224/02351—Shape of the redistribution layers comprising interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、素子搭載用基板、半導体モジュールおよび携帯機器に関する。
半導体素子の表面実装方法として、半導体素子の電極にはんだバンプを形成し、はんだバンプとプリント配線基板の電極パッドとを接続するフリップチップ実装方法が知られている。また、フリップチップ実装方法を採用した構造としては、たとえばＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）構造が知られている。
一方、近年の電子機器の小型化、高機能化に伴い、半導体素子のさらなる小型化が求められている。半導体素子の小型化に伴い、プリント配線基板に実装するための電極間の狭ピッチ化が不可欠となっている。ところがフリップチップ実装方法では、はんだバンプ自体の大きさや、はんだ付け時のブリッジ発生などが制約となり、電極の狭ピッチ化に限界があった。このような限界を克服するための構造として、銅などの金属からなる配線層に形成した突起構造を電極またはビアとし（以下、突起電極とよぶ）、基材にエポキシ樹脂などの絶縁樹脂層を介して半導体素子を実装し、突起電極に半導体素子の電極を接続する構造が知られている（特許文献１参照）。
特開２００４−３４９３６１号公報
従来の突起電極を用いて半導体素子の電極との接続を行うと、突起電極の頂部面と半導体素子の電極との間に絶縁樹脂が残渣として介在することにより、接続不良が生じるおそれがあった。
本発明はこうした課題に鑑みてなされたものであり、その目的は、半導体素子との接続信頼性の向上が可能な突起電極を有する素子搭載用基板の提供にある。また、本発明の他の目的は、突起電極と半導体素子の電極との間の接続信頼性が向上した半導体モジュールおよび携帯機器の提供にある。
本発明のある態様は、素子搭載用基板である。当該素子搭載用基板は、基材と、基材に設けられた配線層と、配線層に設けられた突起電極と、を備え、突起電極の頂部面に凹部が設けられていることを特徴とする。
この態様の素子搭載用基板によれば、素子搭載用基板に搭載される半導体素子の素子電極と突起電極とが接合した状態のとき、凹部が絶縁樹脂層で充填され、突起電極と素子電極の接合面には絶縁樹脂層が残渣として生じにくくなることにより、突起電極と素子電極との接続信頼性の向上が図られる。
上記態様の素子搭載用基板において、凹部が突起電極の側面に設けられた開口と連通していてもよい。また、開口は、突起電極が接続された配線層が延在する方向と反対側の突起電極の側面に設けられていてもよく、凹部が突起電極の頂部面の中央部分に設けられていてもよい。
本発明の他の態様は半導体モジュールである。当該半導体モジュールは、上述した態様の素子搭載用基板と突起電極に対向する素子電極が設けられた半導体素子と、を備え、突起電極と素子電極とが電気的に接続されていることを特徴とする。
この態様によれば、半導体モジュールにおいて、突起電極と素子電極との接続信頼性の向上が図られる。
本発明のさらに他の態様は携帯機器である。当該携帯機器は、上述した態様の半導体モジュールを搭載したことを特徴とする。
この態様によれば、携帯機器において、突起電極と素子電極との接続信頼性の向上が図られ、ひいては携帯機器の動作信頼性の向上が図られる。
本発明によれば、半導体素子との接続信頼性の向上が可能な突起電極を有する素子搭載用基板が提供される。また、突起電極と半導体素子の電極との間の接続信頼性が向上した半導体モジュールおよび携帯機器が提供される。
実施の形態に係る半導体モジュールの構造を示す断面図である。 突起電極の頂部面側の平面図である。 突起電極の側面図である。 図４（Ａ）〜（Ｅ）は、実施の形態に係る素子搭載用基板および半導体モジュールの製造方法を示す工程断面図である。 図５（Ａ）〜（Ｆ）は、実施の形態に係る素子搭載用基板および半導体モジュールの製造方法を示す工程断面図である。 突起電極形成用のレジストの概略平面図である。 図７（Ａ）〜（Ｄ）は、それぞれ、頂部面に凹部が設けられた突起電極の変形例１〜４を示す図である。 図８（Ａ）は、シミュレーションモデルに用いた、半導体モジュールのモデル構造を示す断面図である。図８（Ｂ）は、半導体モジュールのモデル構造における配線層、突起電極および半導体素子の配置を示す平面図である。 図９（Ａ）は、比較例で用いた突起電極の形状および寸法を示す図である。図９（Ｂ）は、実施例１および実施例２で用いた突起電極の形状および寸法を示す図である。 図１０（Ａ）、（Ｂ）は、それぞれ、比較例の突起電極における相当応力分布を示す図、比較例の突起電極におけるＺ方向応力分布を示す図である。 図１１（Ａ）、（Ｂ）は、それぞれ、実施例１の突起電極における相当応力分布を示す図、実施例１の突起電極におけるＺ方向応力分布を示す図である。 図１２（Ａ）、（Ｂ）は、それぞれ、実施例２の突起電極における相当応力分布を示す図、実施例２の突起電極におけるＺ方向応力分布を示す図である。 実施の形態に係る半導体モジュールを備えた携帯電話の構成を示す図である。 図１３に示した携帯電話の部分断面図である。
以下、本発明の実施の形態を図面を参照して説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図１は、実施の形態に係る半導体モジュールの構造を示す断面図である。素子搭載用基板２０は、絶縁樹脂層３２と、絶縁樹脂層３２の一方の主表面Ｓ１に設けられた配線層３４、その配線層３４と電気的に接続され、配線層３４から絶縁樹脂層３２側に突出している突起電極３６とを備える。この突起電極３６に半導体素子５０が電気的に接続されて半導体モジュール１０が形成されている。
絶縁樹脂層３２は、絶縁性の樹脂からなり、たとえばエポキシ系熱硬化型樹脂が挙げられる。
配線層３４は、絶縁樹脂層３２の一方の主表面Ｓ１に設けられており、導電材料、好ましくは圧延金属、さらには圧延銅により形成される。あるいは電解銅などで形成してもよい。配線層３４には、絶縁樹脂層３２側に突起電極３６が突設されている。本実施の形態においては、配線層３４と突起電極３６とは一体的に形成されているが、特にこれに限定されない。配線層３４の絶縁樹脂層３２と反対側の主表面には、配線層３４の酸化などを防ぐための保護層３８が設けられている。保護層３８としては、ソルダーレジスト層などが挙げられる。保護層３８の所定の領域には開口部３８ａが形成されており、開口部３８ａによって配線層３４の一部が露出している。開口部３８ａ内には外部接続電極としてのはんだ部４０が形成され、はんだ部４０と配線層３４とが電気的に接続されている。はんだ部４０を形成する位置、すなわち開口部３８ａの形成領域は、たとえば再配線で引き回した領域の端部である。
突起電極３６はその全体的な形状が、先端に近づくにつれて径が細くなっていてもよい。言い換えると、突起電極３６の側面はテーパ状となっていてもよい。また、突起電極３６の頂部面にＮｉ／Ａｕめっき層などの金属層が設けられていてもよい。突起電極３６の頂部面の形状については後述する。
半導体素子５０は、Ｓｉ基板などの半導体基板に形成された集積回路（ＩＣ）、大規模集積回路（ＬＳＩ）などの能動素子である。
絶縁樹脂層３２の側の半導体素子５０の主表面に、突起電極３６のそれぞれに対向する位置に素子電極５２が設けられている。また、絶縁樹脂層３２の側の半導体素子５０の主表面には、素子電極５２が露出するように開口が設けられた保護層５４が設けられている。保護層５４としては、たとえばポリイミドを用いることができる。
以上の構成の半導体モジュール１０は、はんだボールなどのはんだ部４０がプリント基板などの実装基板に設けられた電極パッドに接合されることにより、実装基板に実装可能である。
ここで、突起電極３６の頂部面の形状について説明する。図２は、突起電極３６の頂部面側の平面図である。図３は、突起電極３６の側面図である。本実施の形態では、上述した素子電極５２と接する面となる突起電極３６の頂部面は角が丸みを帯びた矩形状である。突起電極３６の頂部面には凹部６０が設けられている。本実施の形態では、凹部６０は十字状に形成された溝であり、頂部面の各辺に接続する側面に設けられた開口に十字状に伸びた溝がそれぞれ連通している。言い換えると、凹部６０は突起電極３６の側面に設けられた開放口と連通している。
突起電極３６と素子電極５２とが接合した状態のとき、凹部６０は上述した絶縁樹脂層３２で充填され、突起電極３６と素子電極５２との接合面には絶縁樹脂層３２が残渣として生じにくくなることにより、突起電極３６と素子電極５２との接続信頼性の向上が図られている。言い換えると、突起電極３６と素子電極５２とを接合させる際に、突起電極３６と素子電極５２との間に介在する絶縁樹脂層３２が凹部６０に入り込むことができるため、突起電極３６と素子電極５２との接合面に絶縁樹脂層３２が残りにくくなる。
さらに、凹部６０が突起電極３６の側面に設けられた開口と連通しているため、突起電極３６と素子電極５２とを接合させる際に絶縁樹脂層３２が凹部６０に入りきらない場合には、突起電極３６の側面に設けられた開口から絶縁樹脂層３２が押し出されることにより、突起電極３６と素子電極５２との接合面に絶縁樹脂層３２がより一層残りにくくなる。
凹部６０が設けられる領域は特に限定されないが、突起電極３６の頂部面の中央部分を含むことが望ましい。凹部６０が設けられていない場合に残渣が発生しやすい場所は突起電極３６の頂部面の中央部分であるため、突起電極３６の頂部面の中央部分に凹部６０を設けることより、残渣の発生をより効果的に抑制することができる。
また、突起電極３６の側面に設けられる開口は最低でも１カ所あればよいが、突起電極３６の頂部面を平面視したときに、開口を等角度（本実施の形態では９０度）で設置することにより、突起電極３６と素子電極５２とを接合させる際に余分な絶縁樹脂層３２を各開口に均等に押し出すことができ、ひいては残渣の発生をより効果的に抑制することができる。この結果、突起電極３６と素子電極５２との接着性が向上するため、突起電極３６と素子電極５２との間の接続信頼性を向上させることができる。
また、突起電極３６は、半導体モジュール１０の外周辺に沿って列をなしていてもよい。この場合、一つの外周辺に沿って列をなす突起電極３６において、突起電極３６の頂部面に設けられた凹部６０が当該外周辺に対して一定方向を向いていてもよい。さらに、突起電極３６の頂部面に設けられた凹部６０の開放口となる開口の少なくとも一方が半導体モジュール１０の外周辺側に向いていることが好ましい。
（素子搭載用基板および半導体モジュールの製造方法）
図４（Ａ）〜（Ｅ）、図５（Ａ）〜（Ｆ）は、素子搭載用基板および半導体モジュールの製造方法を示す工程断面図である。
まず、図４（Ａ）に示すように、少なくとも、突起電極３６の高さと配線層３４の厚さとの和より大きい厚さを有する金属板としての銅板１００を用意する。
次に、図４（Ｂ）に示すように、リソグラフィ法により、突起電極３６のパターンに合わせてレジスト１１０を選択的に形成する。具体的には、ラミネーター装置を用いて銅板１００に所定膜厚のレジスト膜を貼り付け、突起電極３６のパターンを有するフォトマスクを用いて露光した後、現像することによって、銅板１００の上にレジスト１１０が選択的に形成される。なお、レジストとの密着性向上のために、レジスト膜のラミネート前に、銅板１００の表面に研磨、洗浄等の前処理を必要に応じて施すことが望ましい。
図６は、突起電極３６形成用のレジスト１１０の概略平面図である。図６に示すように、レジスト１１０には、突起電極３６の頂部面に形成される凹部６０に合わせてスリット１１２が設けられている。このスリット１１２は、エッチングによりレジスト１１０の下部が削られることを見越して、凹部６０より狭くなるように設計されている。
次に、図４の説明に戻り、図４（Ｃ）に示すように、レジスト１１０をマスクとして、銅板１００に所定のパターンの突起電極３６を形成する。具体的には、レジスト１１０をマスクとして銅板１００をエッチングすることにより、所定のパターンを有する突起電極３６を形成する。このとき、レジスト１１０のパターンに応じて突起電極３６の頂部面に凹部（図示せず）が形成される。突起電極３６を形成した後、レジスト１１０を剥離剤を用いて剥離する。この工程により、銅板１００に突起電極３６が形成される。突起電極３６の基底部の一辺の長さ、頂部面の一辺の長さ、高さは、たとえばそれぞれ、７５μｍ、６０μｍ、３０μｍである。
なお、本実施の形態では、銅で形成された突起電極３６の頂部面に凹部を形成しているが、突起電極３６の頂部面にＮｉ／Ａｕめっき層などの金属層を設けた後、この金属層を選択的に除去することにより凹部を形成してもよい。この場合には、金属層の露出面が突起電極３６の頂部面となる。
次に、図４（Ｄ）に示すように、ラミネート装置を用いて、突起電極３６が設けられた側の銅板１００の表面に絶縁樹脂層３２を積層する。
次に、図４（Ｅ）に示すように、Ｏ２プラズマエッチングを用いて、突起電極３６の頂部面が露出するように絶縁樹脂層３２を薄膜化する。
続いて、図５（Ａ）に示すように、突起電極３６の頂部面が半導体素子５０側に向くようにして、銅板１００を配置する。一方、突起電極３６に対向する素子電極５２が設けられた半導体素子５０を配置する。そして、プレス装置を用いて、銅板１００と半導体素子５０とを圧着する。プレス加工時の圧力および温度は、それぞれ約５Ｍｐａおよび２００℃である。
プレス加工の際、加熱および加圧によって絶縁樹脂層３２が塑性流動し、素子電極５２が露出するように開口が設けられた保護層５４の形状に合わせて、半導体素子５０と銅板１００との間の隙間に絶縁樹脂層３２が流れ込む。そして、図５（Ｂ）に示すように、銅板１００、絶縁樹脂層３２および半導体素子５０が一体化され、突起電極３６と素子電極５２とが圧着して、突起電極３６と素子電極５２とが電気的に接続される。この際、突起電極３６と素子電極５２との間にも絶縁樹脂層３２の一部が流れ込むが、本実施の形態では、突起電極３６の側面に設けられた開口と連通する凹部が突起電極３６の頂部面に設けられているため、突起電極３６と素子電極５２との間に介在する絶縁樹脂層３２が凹部に入り込むことにより、突起電極３６と素子電極５２との接合面に絶縁樹脂層３２が残りにくくなる。さらに、絶縁樹脂層３２が凹部に入りきらない場合には、突起電極３６の側面に設けられた開口から絶縁樹脂層３２が押し出されることにより、突起電極３６と素子電極５２との接合面に絶縁樹脂層３２がより一層残りにくくなる。
次に、図５（Ｃ）に示すように、リソグラフィ法により、絶縁樹脂層３２と反対側の銅板１００の主表面に、配線層３４のパターンに合わせてレジスト１２０を選択的に形成する。
次に、図５（Ｄ）に示すように、レジスト１２０をマスクとして銅板１００の主表面をエッチングして、銅板１００に所定のパターンの配線層３４を形成する。その後レジストを剥離する。本実施の形態における配線層３４の厚さは約３０μｍである。
次に、図５（Ｅ）に示すように、リソグラフィー法により、はんだ部４０の形成位置に対応する領域に開口部３８ａを有する保護層３８を、絶縁樹脂層３２と反対側の配線層３４の主表面に形成する。
次に、図５（Ｆ）に示すように、配線層３４の一部であるランド領域の開口部３８ａ内にはんだ部４０を形成する。
以上説明した製造工程により、半導体モジュール１０が形成される。また、半導体素子５０を搭載しなかった場合には、素子搭載用基板２０が得られる。
（変形例）
図７（Ａ）〜（Ｄ）は、それぞれ、頂部面に凹部が設けられた突起電極３６の変形例１〜４を示す図である。変形例１、２では、直線状の凹部６０の両端がそれぞれ、突起電極３６の側面に設けられた開口に連通している。変形例１では、突起電極３６の頂部面は角が丸みを帯びた矩形状であり、一対の開口は対向する突起電極３６の側面に設けられている。変形例２では、突起電極３６の頂部面は円形状である。変形例３では、突起電極３６の頂部面に設けられた凹部６０の一端が突起電極３６の側面に設けられた開口に連通しており、突起電極３６の頂部面に設けられた凹部６０の他端は突起電極３６の側面に達することなく、突起電極３６の頂部面内で終端している。変形例４では、突起電極３６の頂部面の中央部分に円形状の凹部６０ａと円形状の凹部６０ａに連通する直線状の凹部６０ｂが設けられており、円形状の溝と反対側の直線状の溝の一端が突起電極の側面に設けられた開口に連通している。
以上の各変形例では、突起電極の側面に設けられた開口に連通する溝が突起電極の頂部面に設けられている構成については、実施の形態と共通しており、実施の形態と同様な効果を得ることができる。
（突起電極の熱応力評価）
突起電極の側面に設けられた開口に連通する溝が突起電極の頂部面に設けられた構成における熱応力を有限要素法解析ソフトANSYSを用いたシミュレーションにより評価した。図８（Ａ）は、シミュレーションモデルに用いた、半導体モジュールのモデル構造を示す断面図である。図８（Ｂ）は、半導体モジュールのモデル構造における再配線、突起電極およびＳｉ基板の配置を示す平面図である。
図８（Ａ）に示すように、半導体モジュールのモデル構造では、Ｃｕで形成された配線層（再配線）３４の両端近傍にそれぞれ突起電極３６ａ、３６ｂが配線層３４と一体的に設けられており、突起電極３６ａ、３６ｂの頂部面がそれぞれ半導体素子（Ｓｉ基板）５０に接している。配線層３４と半導体素子５０との間は絶縁樹脂層３２で充填されている。また、半導体素子５０の他方の面は絶縁樹脂層３３で被覆されている。半導体素子５０、配線層３４、絶縁樹脂層３２、絶縁樹脂層３３の厚さは、それぞれ、３００μｍ、１０μｍ、３０μｍ、３０μｍとした。また、図８（Ｂ）に示すように、半導体素子５０の寸法を４００μｍ×６５０μｍとし、配線層３４の寸法を２００μｍ×４５０μｍとした。また、突起電極３６ａと突起電極３６ｂとの間隔を２００μｍとした。
以上説明したモデル構造を基本とし、比較例の半導体モジュールでは、一組の突起電極３６ａ、３６ｂをそれぞれ図９（Ａ）に示す形状とした。図９（Ａ）に示すように、比較例の突起電極３６ａ、３６ｂの頂部面には凹部が設けられていない。
一方、実施例１の半導体モジュールでは、一組の突起電極３６ａ、３６ｂをそれぞれ図９（Ｂ）に示す形状とした。図９（Ｂ）に示すように、実施例１の突起電極３６ａ、３６ｂの頂部面には突起電極の側面が開放口となる凹部６０が設けられている。凹部６０の深さ、幅をそれぞれ５μｍ、２０μｍとした。実施例１では、凹部６０の開放口となる開口は、向かい合わせとなる突起電極３６ａ、３６ｂの側面にそれぞれ設けられている。言い換えると、突起電極３６ａが接続された配線層３４が延在する側の突起電極３６ａの側面に凹部６０の開放口となる開口が形成されている。また、突起電極３６ｂが接続された配線層３４が延在する側の突起電極３６ｂの側面に凹部６０の開放口となる開口が形成されている。なお、半導体素子５０との接触面積を合わせるため、実施例１の突起電極３６の頂部面の寸法は、６０μｍ×６０μｍとし、比較例の突起電極３６の頂部面の寸法は、５３μｍ×５３μｍとした。
実施例２の半導体モジュールでは、一組の突起電極３６ａ、３６ｂの形状自体は実施例１と同様に頂部面に凹部６０が設けられた構造とし、凹部６０の開放口となる開口は、向かい合わせとなる突起電極３６ａ、３６ｂの側面とは反対側の側面にそれぞれ設けられている。言い換えると、突起電極３６ａが接続された配線層３４が延在する側の突起電極３６ａの側面とは反対側（配線層３４の端部側）の側面に凹部６０の開放口となる開口が形成されている。また、突起電極３６ｂが接続された配線層３４が延在する側の突起電極３６ｂの側面とは反対側（配線層３４の端部側）の側面に凹部６０の開放口となる開口が形成されている。
表１は、シミュレーションで用いた材料の物性を示す。
比較例、実施例１、２の半導体モジュールのモデル構造について、２５℃における応力＝０と仮定し、２５℃から１２５℃への昇温過程での応力解析を実施した。なお、モデル構造の突起電極３６ａ、３６ｂは配線層３４に対称に設けられているため、得られる応力分布も対称的となる。以下、突起電極３６ａ、３６ｂを総称して突起電極３６として記載する。図１０（Ａ）、（Ｂ）は、それぞれ、比較例の突起電極３６における相当応力分布を示す図、比較例の突起電極３６におけるＺ方向応力分布を示す図である。図１１（Ａ）、（Ｂ）は、それぞれ、実施例１の突起電極３６における相当応力分布を示す図、実施例１の突起電極３６におけるＺ方向応力分布を示す図である。図１２（Ａ）、（Ｂ）は、それぞれ、実施例２の突起電極３６における相当応力分布を示す図、実施例２の突起電極３６におけるＺ方向応力分布を示す図である。図１０乃至図１２の各図において、半導体素子５０側をＺ軸のマイナス方向に向け、配線層３４側をＺ軸のプラス方向に向けて突起電極が描かれている。また、図１０（Ｂ）、図１１（Ｂ）および図１２（Ｂ）において、Ｚ方向の応力がプラスの領域は突起電極３６を半導体素子５０から引き離す方向の力を示し、Ｚ方向の応力がマイナスの領域は突起電極３６を半導体素子５０に押しつける方向の力を示している。比較例、実施例１、２の突起電極３６について得られた解析結果を表２に示す。
図１０（Ａ）、図１１（Ａ）、図１２（Ａ）に示されるとおり、最大相当応力は突起電極の付け根（突起電極が再配線に接続している箇所）に付加される。また図１０（Ｂ）、図１１（Ｂ）、図１２（Ｂ）に示されるとおり、Ｚ方向応力のうち最大応力はマイナス（突起電極をＳｉ基板に押し付ける方向の力）で突起電極とＳｉ基板の接触面のうち配線から遠い側に、最小応力はプラス（突起電極をＳｉ基板から引き離す方向の力）で突起電極の付け根に付加される。比較例の突起電極３６の最大相応応力に対する実施例１の突起電極３６の最大相応応力の比（最大相応応力）は９４．４３％であり、実施例１の突起電極３６の方が比較例の突起電極３６に比べて最大相応応力が小さいことが確認された。また、比較例の突起電極３６の最大Ｚ方向応力に対する実施例１の突起電極３６の最大Ｚ方向応力の比（最大Ｚ方向応力比）は９４．１０％となった。また、比較例の突起電極３６の最小Ｚ方向応力に対する実施例１の突起電極３６の最小Ｚ方向応力の比（最小Ｚ方向応力比）は１０４．４０％となった。
このように、実施例１の突起電極３６では、突起電極３６の付け根部分に加わる応力、すなわち最大相応応力が減少する傾向にあることが確認された。また、突起電極３６を半導体素子５０から引き離す方向の応力は減少し、半導体素子５０に押しつける方向の応力が増加することが確認された。この結果より、実施例１の突起電極３６と半導体素子５０との接着性が向上することがわかる。
実施例２の突起電極３６では、実施例１の突起電極３６で確認された傾向がさらに強まることがわかる。よって、実施例２の突起電極３６と半導体素子５０との接着性がさらに向上することが確認された。すなわち、開口端は突起電極３６が接続する配線が延在する方向と反対側の突起電極３６の側面に存在することが望ましいことが確認された。
次に、本発明の半導体モジュールを備えた携帯機器について説明する。なお、携帯機器として携帯電話に搭載する例を示すが、たとえば、個人用携帯情報端末（ＰＤＡ）、デジタルビデオカメラ（ＤＶＣ）、音楽プレーヤ、及びデジタルスチルカメラ（ＤＳＣ）といった電子機器であってもよい。
図１３は実施の形態に係る半導体モジュール１０を備えた携帯電話の構成を示す図である。携帯電話１１１１は、第１の筐体１１１２と第２の筐体１１１４が可動部１１２０によって連結される構造になっている。第１の筐体１１１２と第２の筐体１１１４は可動部１１２０を軸として回動可能である。第１の筐体１１１２には文字や画像等の情報を表示する表示部１１１８やスピーカ部１１２４が設けられている。第２の筐体１１１４には操作用ボタンなどの操作部１１２２やマイク部１１２６が設けられている。なお、本発明の各実施形態に係る半導体モジュールはこうした携帯電話１１１１の内部に搭載されている。なお、このように、携帯電話に搭載した本発明の半導体モジュールとしては、各回路を駆動するための電源回路、ＲＦ発生するＲＦ発生回路、ＤＡＣ、エンコーダ回路、携帯電話の表示部に採用される液晶パネルの光源としてのバックライトの駆動回路などとして採用することが可能である。
図１４は図１３に示した携帯電話の部分断面図（第１の筐体１１１２の断面図）である。本発明の実施形態に係る半導体モジュール１０は、はんだ部４０を介してプリント基板１１２８に搭載され、こうしたプリント基板１１２８を介して表示部１１１８などと電気的に接続されている。
本発明の実施形態に係る半導体モジュールを備えた携帯機器によれば、以下の効果を得ることができる。
半導体モジュール１０において、半導体素子と突起電極との接続信頼性が向上するので、こうした半導体モジュール１０を搭載した携帯機器の動作信頼性が向上する。
１０ 半導体モジュール、２０ 素子搭載用基板、３２ 絶縁樹脂層、３４ 配線層、３６ 突起電極、３８ 保護層、４０ はんだ部、５０ 半導体素子、５２ 素子電極、５４ 保護層、６０ 凹部

Claims (5)

  1. 基材と、
    前記基材に設けられた配線層と、
    前記配線層に設けられた突起電極と、
    を備えた素子搭載用基板と、
    前記突起電極に対向する素子電極が設けられた半導体素子と、
    が電気的に接続され、
    前記突起電極の頂部面に前記突起電極の高さ未満の深さを持つ凹部が設けられ、前記凹部に前記配線層の突起電極側に設けられた絶縁樹脂の一部が充填されていることを
    特徴とする半導体モジュール。
  2. 前記凹部が前記突起電極の側面に設けられた開口と連通している請求項１に記載の半導
    体モジュール。
  3. 前記開口は、前記突起電極が接続された前記配線層が延在する方向と反対側の前記突起
    電極の側面に設けられている請求項２に記載の半導体モジュール。
  4. 前記凹部が前記突起電極の頂部面の中央部分に設けられている請求項１乃至３のいずれ
    か１項に記載の半導体モジュール。
  5. 請求項１〜４のいずれか１項に記載の半導体モジュールを搭載したことを特徴とする携
    帯機器。
JP2009228104A 2009-09-30 2009-09-30 半導体モジュールおよび携帯機器 Expired - Fee Related JP5002633B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009228104A JP5002633B2 (ja) 2009-09-30 2009-09-30 半導体モジュールおよび携帯機器
US12/895,417 US20110074021A1 (en) 2009-09-30 2010-09-30 Device mounting board, and semiconductor module
CN201010577667XA CN102142414A (zh) 2009-09-30 2010-09-30 元件搭载用基板、半导体模块及便携式设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009228104A JP5002633B2 (ja) 2009-09-30 2009-09-30 半導体モジュールおよび携帯機器

Publications (2)

Publication Number Publication Date
JP2011077345A JP2011077345A (ja) 2011-04-14
JP5002633B2 true JP5002633B2 (ja) 2012-08-15

Family

ID=43779386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009228104A Expired - Fee Related JP5002633B2 (ja) 2009-09-30 2009-09-30 半導体モジュールおよび携帯機器

Country Status (3)

Country Link
US (1) US20110074021A1 (ja)
JP (1) JP5002633B2 (ja)
CN (1) CN102142414A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101698351B1 (ko) 2015-06-03 2017-01-23 한국항공우주산업 주식회사 항공기 날개 부품 결합을 위한 자동화 장비

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2928822B2 (ja) * 1990-02-02 1999-08-03 カシオ計算機株式会社 半導体装置およびその接続方法
JP3944801B2 (ja) * 1998-02-26 2007-07-18 日立化成工業株式会社 半導体搭載用基板の製造法
JP3502776B2 (ja) * 1998-11-26 2004-03-02 新光電気工業株式会社 バンプ付き金属箔及び回路基板及びこれを用いた半導体装置
JP3549017B2 (ja) * 2000-07-21 2004-08-04 松下電器産業株式会社 フリップチップ実装方法
JP2002164386A (ja) * 2000-11-27 2002-06-07 Matsushita Electric Works Ltd Ｉｃ実装用基板とその製造方法及びｉｃ実装用基板へのｉｃ実装方法
JP3832334B2 (ja) * 2000-12-28 2006-10-11 松下電工株式会社 半導体チップ実装基板およびその製造方法
JP4313520B2 (ja) * 2001-03-19 2009-08-12 株式会社フジクラ 半導体パッケージ
JP2004349361A (ja) * 2003-05-21 2004-12-09 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2005353854A (ja) * 2004-06-11 2005-12-22 Matsushita Electric Ind Co Ltd 配線基板およびそれを用いた半導体装置
JP2006310530A (ja) * 2005-04-28 2006-11-09 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP4568215B2 (ja) * 2005-11-30 2010-10-27 三洋電機株式会社 回路装置および回路装置の製造方法
JP4920330B2 (ja) * 2006-07-18 2012-04-18 ソニー株式会社 実装構造体の実装方法、発光ダイオードディスプレイの実装方法、発光ダイオードバックライトの実装方法および電子機器の実装方法
JP5091600B2 (ja) * 2006-09-29 2012-12-05 三洋電機株式会社 半導体モジュール、半導体モジュールの製造方法および携帯機器
CN101231963A (zh) * 2006-09-29 2008-07-30 三洋电机株式会社 半导体模块、半导体模块的制造方法和便携设备
JP5134899B2 (ja) * 2007-09-26 2013-01-30 三洋電機株式会社 半導体モジュール、半導体モジュールの製造方法および携帯機器
US8129846B2 (en) * 2007-11-08 2012-03-06 Sanyo Electric Co., Ltd. Board adapted to mount an electronic device, semiconductor module and manufacturing method therefor, and portable device
JP4698722B2 (ja) * 2007-11-08 2011-06-08 三洋電機株式会社 素子搭載用基板、半導体モジュールおよびその製造方法、ならびに携帯機器

Also Published As

Publication number Publication date
CN102142414A (zh) 2011-08-03
US20110074021A1 (en) 2011-03-31
JP2011077345A (ja) 2011-04-14

Similar Documents

Publication Publication Date Title
US8309864B2 (en) Device mounting board and manufacturing method therefor, and semiconductor module
US20110241203A1 (en) Semiconductor module, method for manufacturing semiconductor module, and portable apparatus
JP5091600B2 (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
JP5135246B2 (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器
JP2010153822A (ja) 電子装置、電子装置の製造方法、電子機器
JP2010087229A (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP2009182272A (ja) 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
JP2009224581A (ja) 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、電極構造、携帯機器
JP2008053693A (ja) 半導体モジュール、携帯機器、および半導体モジュールの製造方法
JP5134899B2 (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP2009158830A (ja) 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
TW201316464A (zh) 電路板及其製作方法與封裝結構
JP5028291B2 (ja) 素子搭載用基板、素子搭載用基板の製造方法、半導体モジュールおよび半導体モジュールの製造方法
US20100140797A1 (en) Device mounting board and method of manufacturing the board, semiconductor module and method of manufacturing the module
JP5002633B2 (ja) 半導体モジュールおよび携帯機器
JP5295211B2 (ja) 半導体モジュールの製造方法
JP5061010B2 (ja) 半導体モジュール
JPWO2011043102A1 (ja) 回路基板
JP2011054670A (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器
JP5022963B2 (ja) 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器
JP5306443B2 (ja) 素子搭載用基板、素子搭載用基板の製造方法、半導体モジュールおよび半導体モジュールの製造方法
JP5140565B2 (ja) 素子搭載用基板、半導体モジュール、および携帯機器
JP2018207015A (ja) 電子装置、電子装置の製造方法及び電子機器
TWI420989B (zh) 印刷電路板及其製造方法

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20110322

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110331

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20110415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120521

R151 Written notification of patent or utility model registration

Ref document number: 5002633

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees