JP5022963B2 - 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器 - Google Patents
突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器 Download PDFInfo
- Publication number
- JP5022963B2 JP5022963B2 JP2008080994A JP2008080994A JP5022963B2 JP 5022963 B2 JP5022963 B2 JP 5022963B2 JP 2008080994 A JP2008080994 A JP 2008080994A JP 2008080994 A JP2008080994 A JP 2008080994A JP 5022963 B2 JP5022963 B2 JP 5022963B2
- Authority
- JP
- Japan
- Prior art keywords
- protruding electrode
- electrode
- layer
- protruding
- constricted portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Description
図1は、実施形態1に係る突起電極の構造を備えた素子搭載用基板10および半導体モジュール30の構成を示す概略断面図である。半導体モジュール30は、素子搭載用基板10と、素子搭載用基板10に搭載された半導体素子50とを備える。
素子搭載用基板10は、絶縁樹脂層12と、絶縁樹脂層12の一方の主表面S1に設けられた配線層14と、配線層14と電気的に接続され、配線層14から絶縁樹脂層12側に突出している突起電極16とを備える。
図2に示すように、突起電極16はその側面の所定範囲に括れ部22が設けられている。本実施形態では、括れ部22は、突起電極16の配線層側端部16aから突起電極16の所定突出方向(図中、上方向)高さまでの範囲に設けられている。括れ部22の設けられる突起電極16の所定突出方向高さは、たとえば突起電極16の全高の1/4〜3/4程度である。突起電極16の括れ部22の側面は、括れ部22に隣接する領域の側面よりも突起電極16の中心軸方向に湾曲しており、括れ部22において突起電極16の径が隣接する領域よりも細くなっている。
図3(A)〜(G)は、突起電極16および括れ部22の形成方法を示す工程断面図である。
図3(A)に示すように、少なくとも、突起電極16の高さと配線層14の厚さとの和より大きい厚さを有する金属板としての銅板13を用意する。
図4(A)に示すように、突起電極16が絶縁樹脂層12側を向くようにして、銅板13を絶縁樹脂層12の一方の主表面S1側に配置する。また、突起電極16に対向する素子電極52が設けられた半導体素子50を、絶縁樹脂層12の他方の主表面に配置する。絶縁樹脂層12の厚さは、突起電極16の高さと金属層24の厚さとを合わせた程度であり、約45μmである。そして、プレス装置を用いて、銅板13と半導体素子50とを、絶縁樹脂層12を介して圧着する。プレス加工時の圧力および温度は、それぞれ約5MPaおよび200℃である。
以上説明した製造工程により、半導体モジュール30が形成される。また、半導体素子50を搭載しなかった場合には、素子搭載用基板10が得られる。
上述した実施形態1では、銅板13と半導体素子50との間に絶縁樹脂層12を挟持し、加圧成形することにより半導体モジュール30を形成したが、以下のようにして半導体モジュール30を形成してもよい。以下、本実施形態について説明する。なお、突起電極16および金属層24の製造方法については、実施形態1と基本的には同様であり、実施形態1と同一の構成については同一の符号を付し、その説明は適宜省略する。
図7(A)に示すように、実施形態1と同様の方法で突起電極16および金属層24が形成された銅板13を、突起電極16が絶縁樹脂層12側を向くようにして、絶縁樹脂層12の一方の主表面S1側に配置する。
上述した実施形態1および2は、金属層24をマスクとして銅板13をエッチングすることにより括れ部22を形成したが、以下のようにして括れ部22を形成してもよい。以下、本実施形態について説明する。なお、実施形態1と同一の構成については同一の符号を付し、その説明は適宜省略する。
図8(A)に示すように、実施形態1と同様の方法で突起電極16が形成された銅板13を用意する。
次に、図8(G)に示すように、レジスト75をマスクとして銅板13をエッチングすることにより、突起電極16のレジスト75が被覆されていない領域に括れ部22を形成する。括れ部22は、金属層24をマスクとして使用せず、レジスト75をマスクとしてエッチングを行うことで形成されるため、括れ部22の突起電極先端側の端部22aの位置と金属層24の配線層側の端部24aの位置とが不一致となる。あるいは、実施形態1と同様に金属層24を突起電極16の頂部面と側面の一部とに設けるとともに、金属層24を被覆するようにレジスト75を形成し、レジスト75をマスクとしてエッチングを行うことで、金属層24の配線層側の端部24aの位置と、括れ部22の突起電極先端側の端部22aの位置とを一致させることもできる。金属層24の端部24aと括れ部22の端部22aとの位置を一致させた場合には、括れ部22の端部から金属層24の配線層側の面までが連続するため、突起電極16の括れ量を増大させることができる。
次に、本発明の半導体モジュールを備えた携帯機器について説明する。なお、携帯機器として携帯電話に搭載する例を示すが、たとえば、個人用携帯情報端末(PDA)、デジタルビデオカメラ(DVC)、及びデジタルスチルカメラ(DSC)といった電子機器であってもよい。
Claims (5)
- 素子搭載用基板を構成する配線層と電気的に接続され、前記配線層から突出している突起電極の構造であって、
前記突起電極の側面の所定範囲に、前記側面が前記突起電極の中心軸方向に滑らかに凹状に湾曲してなる括れ部が設けられ、
前記突起電極の頂部面と、前記突起電極の側面における先端側端部から所定高さまでとを被覆する金属層を備え、
前記括れ部の突起電極先端側の端部位置と前記金属層の配線層側の端部位置とが不一致であることを特徴とする突起電極の構造。 - 前記括れ部の表面に微細凹凸が形成され、前記突起電極の頂部面よりも前記括れ部の表面の方が表面粗さが大きいことを特徴とする請求項1に記載の突起電極の構造。
- 絶縁樹脂層と、
前記絶縁樹脂層の一方の主表面に設けられた配線層と、
前記配線層と電気的に接続され、前記配線層から前記絶縁樹脂層側に突出している突起電極と、を備え、
前記突起電極は、請求項1または2に記載の構造を有することを特徴とする素子搭載用基板。 - 請求項3に記載の素子搭載用基板と、
前記突起電極に対向する素子電極が設けられた半導体素子と、
を備え、
前記突起電極が前記絶縁樹脂層を貫通し、前記突起電極と前記素子電極とが電気的に接続されていることを特徴とする半導体モジュール。 - 金属板の一方の主表面に、突起電極を形成する突起電極形成工程と、
前記突起電極の頂部面と、前記突起電極の側面における先端側端部から所定高さまでとに金属層を被覆する金属層被覆工程と、
前記突起電極の側面の所定範囲に、前記側面が前記突起電極の中心軸方向に滑らかに凹状に湾曲してなる括れ部であって、その突起電極先端側の端部位置と前記金属層の配線層側の端部位置とが不一致である括れ部を形成する括れ部形成工程と、
前記突起電極が形成された側の前記金属板の主表面に絶縁樹脂層を積層する樹脂積層工程と、
前記金属板を選択的に除去して配線層を形成する配線層形成工程と、
を含むことを特徴とする素子搭載用基板の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008080994A JP5022963B2 (ja) | 2008-03-26 | 2008-03-26 | 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器 |
CN2009101346932A CN101540299B (zh) | 2008-01-31 | 2009-02-01 | 元件搭载用基板、半导体组件及其制造方法及便携式设备 |
US12/364,084 US8309864B2 (en) | 2008-01-31 | 2009-02-02 | Device mounting board and manufacturing method therefor, and semiconductor module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008080994A JP5022963B2 (ja) | 2008-03-26 | 2008-03-26 | 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009238900A JP2009238900A (ja) | 2009-10-15 |
JP2009238900A5 JP2009238900A5 (ja) | 2011-05-06 |
JP5022963B2 true JP5022963B2 (ja) | 2012-09-12 |
Family
ID=41252522
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008080994A Active JP5022963B2 (ja) | 2008-01-31 | 2008-03-26 | 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5022963B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010087229A (ja) * | 2008-09-30 | 2010-04-15 | Sanyo Electric Co Ltd | 半導体モジュール、半導体モジュールの製造方法および携帯機器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05152381A (ja) * | 1991-05-09 | 1993-06-18 | Hitachi Ltd | 電子部品搭載モジユール |
JP3671999B2 (ja) * | 1998-02-27 | 2005-07-13 | 富士ゼロックス株式会社 | 半導体装置およびその製造方法ならびに半導体実装装置 |
JP2001044319A (ja) * | 1999-07-27 | 2001-02-16 | Kyocera Corp | 配線基板およびその実装構造 |
JP4802491B2 (ja) * | 2004-12-17 | 2011-10-26 | 大日本印刷株式会社 | センサーモジュールおよびこれを用いたカメラモジュール |
JP4568215B2 (ja) * | 2005-11-30 | 2010-10-27 | 三洋電機株式会社 | 回路装置および回路装置の製造方法 |
-
2008
- 2008-03-26 JP JP2008080994A patent/JP5022963B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009238900A (ja) | 2009-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8309864B2 (en) | Device mounting board and manufacturing method therefor, and semiconductor module | |
JP5091600B2 (ja) | 半導体モジュール、半導体モジュールの製造方法および携帯機器 | |
JP5135246B2 (ja) | 半導体モジュールおよびその製造方法、ならびに携帯機器 | |
WO2010067610A1 (ja) | 半導体モジュール、半導体モジュールの製造方法および携帯機器 | |
JP2005175019A (ja) | 半導体装置及び積層型半導体装置 | |
WO2011052744A1 (ja) | 素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器 | |
US7492045B2 (en) | Semiconductor module, method for manufacturing semiconductor modules and mobile device | |
JP2010087229A (ja) | 半導体モジュール、半導体モジュールの製造方法および携帯機器 | |
JP2009224581A (ja) | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、電極構造、携帯機器 | |
JP2009182272A (ja) | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器 | |
JP4753960B2 (ja) | 半導体モジュール、半導体モジュールの製造方法 | |
JP2009158830A (ja) | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器 | |
JP5134899B2 (ja) | 半導体モジュール、半導体モジュールの製造方法および携帯機器 | |
US8237258B2 (en) | Semiconductor module including a semiconductor device, a device mounting board, and a protecting layer therebetween | |
JP5028291B2 (ja) | 素子搭載用基板、素子搭載用基板の製造方法、半導体モジュールおよび半導体モジュールの製造方法 | |
US20100140797A1 (en) | Device mounting board and method of manufacturing the board, semiconductor module and method of manufacturing the module | |
JP5295211B2 (ja) | 半導体モジュールの製造方法 | |
JP5022963B2 (ja) | 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器 | |
JP5061010B2 (ja) | 半導体モジュール | |
JP2011054670A (ja) | 半導体モジュールおよびその製造方法、ならびに携帯機器 | |
JP5306443B2 (ja) | 素子搭載用基板、素子搭載用基板の製造方法、半導体モジュールおよび半導体モジュールの製造方法 | |
JP2009212114A (ja) | 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器 | |
JP5002633B2 (ja) | 半導体モジュールおよび携帯機器 | |
JP2009158751A (ja) | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器 | |
JP5140565B2 (ja) | 素子搭載用基板、半導体モジュール、および携帯機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110317 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120522 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120618 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5022963 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |