JP2009238900A - 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器 - Google Patents

Abstract

【課題】突起構造と半導体素子の電極とを接続する構造において、突起構造と半導体素子の電極との接続信頼性を向上させる。
【解決手段】素子搭載用基板１０を構成する配線層１４と電気的に接続され、配線層１４から突出している突起電極１６の構造である。この突起電極１６の構造は、突起電極１６の側面の所定範囲に括れ部２２が設けられている。
【選択図】図１

Description

本発明は、突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器に関する。

近年、電子機器の小型化、高機能化に伴い、電子機器に使用される半導体素子の、さらなる小型化が求められている。半導体素子の小型化に伴い、プリント配線基板に実装するための電極間の狭ピッチ化が不可欠となっている。半導体素子の表面実装方法として、半導体素子の電極にはんだバンプを形成し、はんだバンプとプリント配線基板の電極パッドとをはんだ付けするフリップチップ実装方法が知られている。フリップチップ実装方法では、はんだバンプ自体の大きさや、はんだ付け時のブリッジ発生などが制約となり、電極の狭ピッチ化に限界があった。このような限界を克服するための構造として、銅などの金属からなる配線層と配線層に形成した突起構造とを備えた素子搭載用基板を用いる方法が提案されている。すなわち、配線層に形成した突起構造を電極またはビアとし、配線層にエポキシ樹脂などの絶縁樹脂を介して半導体素子を実装し、突起構造に半導体素子の電極を接続する方法である。

一方、基材の一方の主表面に設けられた回路端子電極からエポキシ樹脂などの封止部材に向けて金属ペーストバンプが突出した構造において、回路端子電極と金属ペーストバンプとをＮｉめっき層とＡｕめっき層で被覆した構造が知られている（特許文献１参照）。
特開２００６−１７３４６３号公報

素子搭載用基板の配線層に設けられた突起構造と半導体素子の電極とが絶縁樹脂層を介して圧着されて素子搭載用基板と半導体素子とが積層される構造に上述の特許文献の構成を適用した場合には、配線層と突起構造との間の接続信頼性が向上する。しかしながら、素子搭載用基板と半導体素子とが積層される構造では、熱処理や使用環境における温度変化によって生じる熱応力が半導体素子の表面を含む突起構造と半導体素子の電極との接続部近傍に集中してしまうおそれがある。そして、これにより突起構造と半導体素子の電極との接続信頼性が低下してしまうおそれがある。

本発明はこうした状況に鑑みてなされたものであり、その目的は、突起構造と半導体素子の電極とを接続する構造において、突起構造と半導体素子の電極との接続信頼性を向上させる技術の提供にある。

上記課題を解決するために、本発明のある態様は突起電極の構造である。この突起電極の構造は、素子搭載用基板を構成する配線層と電気的に接続され、配線層から突出している突起電極の構造であって、突起電極の側面の所定範囲に括れ部が設けられたことを特徴とする。

この態様によれば、突起構造と半導体素子の電極とを接続する構造において、突起構造と半導体素子の電極との接続信頼性が向上する。

上記態様において、突起電極の頂部面と、突起電極の側面における先端側端部から所定高さまでとを被覆する金属層をさらに備えていてもよい。

また、上記態様において、括れ部の突起電極先端側の端部位置と金属層の配線層側の端部位置とが一致していてもよい。あるいは、括れ部の突起電極先端側の端部位置と金属層の配線層側の端部位置とが不一致であってもよい。

また、上記態様において、括れ部の表面に微細凹凸が形成され、突起電極の頂部面よりも括れ部の表面の方が表面粗さが大きくてもよい。

本発明の他の態様は素子搭載用基板である。この素子搭載用基板は、絶縁樹脂層と、絶縁樹脂層の一方の主表面に設けられた配線層と、配線層と電気的に接続され、配線層から絶縁樹脂層側に突出している突起電極と、を備え、突起電極は、上述のいずれかの態様の構造を有することを特徴とする。

本発明のさらに他の態様は、半導体モジュールである。この半導体モジュールは、上述した態様の素子搭載用基板と、突起電極に対向する素子電極が設けられた半導体素子と、を備え、突起電極が絶縁樹脂層を貫通し、突起電極と素子電極とが電気的に接続されている。

本発明のさらに他の態様は、携帯機器である。この携帯機器は、上述した態様の半導体モジュールを搭載している。

本発明のさらに他の態様は、素子搭載用基板の製造方法である。この素子搭載用基板の製造方法は、金属板の一方の主表面に、突起電極を形成する突起電極形成工程と、突起電極の側面の所定範囲に括れ部を形成する括れ部形成工程と、突起電極が形成された側の金属板の主表面に絶縁樹脂層を積層する樹脂積層工程と、金属板を選択的に除去して配線層を形成する配線層形成工程と、を含むことを特徴とする。

上記態様において、突起電極の頂部面と、突起電極の側面における先端側端部から所定高さまでとに金属層を被覆する金属層被覆工程をさらに含み、括れ部形成工程において、金属層をマスクとして突起電極の側面をエッチングすることにより括れ部を形成するようにしてもよい。

本発明によれば、突起構造と半導体素子の電極とを接続する構造において、突起構造と半導体素子の電極との接続信頼性を向上させることができる。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

（実施形態１）
図１は、実施形態１に係る突起電極の構造を備えた素子搭載用基板１０および半導体モジュール３０の構成を示す概略断面図である。半導体モジュール３０は、素子搭載用基板１０と、素子搭載用基板１０に搭載された半導体素子５０とを備える。
素子搭載用基板１０は、絶縁樹脂層１２と、絶縁樹脂層１２の一方の主表面Ｓ１に設けられた配線層１４と、配線層１４と電気的に接続され、配線層１４から絶縁樹脂層１２側に突出している突起電極１６とを備える。

絶縁樹脂層１２は、絶縁性の樹脂からなり、たとえば加圧したときに塑性流動を引き起こす材料で形成されている。加圧したときに塑性流動を引き起こす材料としては、エポキシ系熱硬化型樹脂が挙げられる。絶縁樹脂層１２に用いられるエポキシ系熱硬化型樹脂は、たとえば、温度１６０℃、圧力８ＭＰａの条件下で、粘度が１ｋＰａ・ｓの特性を有する材料であればよい。また、このエポキシ系熱硬化型樹脂は、たとえば温度１６０℃の条件下で、５〜１５ＭＰａで加圧した場合に、加圧しない場合と比較して、樹脂の粘度が約１／８に低下する。これに対して、熱硬化前のＢステージのエポキシ樹脂は、ガラス転移温度Ｔｇ以下の条件下では、樹脂を加圧しない場合と同程度に、粘性がなく、加圧しても粘性は生じない。

配線層１４は、絶縁樹脂層１２の一方の主表面Ｓ１に設けられており、導電材料、好ましくは圧延金属、さらには圧延銅により形成される。あるいは電解銅などで形成してもよい。配線層１４の絶縁樹脂層１２側には、配線層１４と電気的に接続された状態で、突起電極１６が突設されている。配線層１４と突起電極１６とは一体成型されていることが好ましい。これによれば、熱応力による配線層１４と突起電極１６との界面における亀裂（クラック）の発生などを防止でき、また配線層１４と突起電極１６とが別体であるときに比べて両者の接続が確実である。さらに、後述する素子電極５２と配線層１４との電気的な接続を、突起電極１６と素子電極５２との圧着と同時にできることから、工程数が増大しないという効果を奏する。配線層１４の突起電極１６と反対側の端部領域には、突起電極１６が形成される側と反対側の表面に、後述するはんだバンプ２０が配置される配線を兼ねたランド領域が形成されている。

配線層１４の絶縁樹脂層１２と反対側の主表面には、配線層１４の酸化などを防ぐための保護層１８が設けられている。保護層１８としては、ソルダーレジスト層などが挙げられる。配線層１４のランド領域に対応する保護層１８の所定の領域には開口部１８ａが形成されており、開口部１８ａによって配線層１４のランド領域が露出している。開口部１８ａ内には外部接続電極としてのはんだバンプ２０が形成され、はんだバンプ２０と配線層１４とが電気的に接続されている。はんだバンプ２０を形成する位置、すなわち開口部１８ａの形成領域は、たとえば再配線で引き回した先の端部領域である。

図２は、図１の突起電極１６近傍における部分拡大概略断面図である。
図２に示すように、突起電極１６はその側面の所定範囲に括れ部２２が設けられている。本実施形態では、括れ部２２は、突起電極１６の配線層側端部１６ａから突起電極１６の所定突出方向（図中、上方向）高さまでの範囲に設けられている。括れ部２２の設けられる突起電極１６の所定突出方向高さは、たとえば突起電極１６の全高の１／４〜３／４程度である。突起電極１６の括れ部２２の側面は、括れ部２２に隣接する領域の側面よりも突起電極１６の中心軸方向に湾曲しており、括れ部２２において突起電極１６の径が隣接する領域よりも細くなっている。

言い換えれば、突起電極１６の側面は、括れ部２２の突起電極先端側の端部２２ａを基点として配線層側と先端側とでその曲率が大きく変化しており、たとえば端部２２ａに隣接する先端側の側面の曲率に対して配線層側の側面の曲率が急激に大きくなっている。また、突起電極１６の側面は、括れ部２２よりも先端側では、先端に近づくにつれて径が細くなるように形成されており、括れ部２２では、括れ部２２よりも先端側の側面に沿って配線層側に延ばした外挿線１６ｅよりも突起電極１６の中心軸側に位置している。括れ部２２は、突起電極１６の円周方向全域に設けられていても、円周方向の所定範囲に設けられていてもよい。また、突起電極１６の平面視形状は、本実施形態では楕円形を含む略丸型であるが、特にこれに限定されず、たとえば四角形などの多角形であってもよい。素子搭載用基板１０では、絶縁樹脂層１２が括れ部２２に入り込んでいるため、括れ部２２のアンカー効果によって括れ部２２と絶縁樹脂層１２との密着性が向上する。

また、突起電極１６の表面には、突起電極１６の頂部面と、突起電極１６の側面における先端側端部１６ｂから所定突出方向高さまでとを被覆する金属層２４が設けられている。金属層２４としては、たとえばＮｉ（ニッケル）／Ａｕ（金）めっき層、Ｎｉ／Ａｕ／Ｓｎ（スズ）めっき層などが挙げられる。あるいは導電ペースト層であってもよい。また、金属層２４は、単層構造であっても複層構造であってもよい。突起電極１６側面における金属層２４の被覆範囲は、本実施形態では括れ部２２の設けられていない領域となっている。すなわち、本実施形態では、金属層２４の配線層側の端部２４ａの位置と、括れ部２２の突起電極先端側の端部２２ａの位置とが略一致している。

突起電極１６の括れ部２２には、その表面に微細凹凸が形成され、突起電極１６の頂部面よりも表面粗さが大きくなっていてもよい。括れ部２２の表面に微細凹凸を設けることで、微細凹凸のアンカー効果によって突起電極１６と絶縁樹脂層１２との間の密着性が向上する。所望のアンカー効果が得られる凹凸の程度は、実験によって求めることができ、たとえば０．５〜３μｍである。

上述の構成を備えた素子搭載用基板１０に半導体素子５０が搭載されて半導体モジュール３０が形成される。本実施形態の半導体モジュール３０は、素子搭載用基板１０の突起電極１６と、半導体素子５０の素子電極５２とが絶縁樹脂層１２を介して電気的に接続された構造である。

半導体素子５０は、突起電極１６のそれぞれに対向する素子電極５２を有する。また、絶縁樹脂層１２に接する側の半導体素子５０の主表面には、素子電極５２が露出するように開口が設けられた素子保護層５４が積層されている。素子電極５２の表面には、Ｎｉ／Ａｕめっき層などの金属層が被覆されていてもよい。半導体素子５０の具体例としては、集積回路（ＩＣ）、大規模集積回路（ＬＳＩ）などの半導体チップが挙げられる。素子保護層５４の具体例としては、ポリイミド層が挙げられる。また、素子電極５２には、たとえばアルミニウム（Ａｌ）が用いられる。

本実施形態においては、絶縁樹脂層１２が、素子搭載用基板１０と半導体素子５０との間に設けられ、素子搭載用基板１０が絶縁樹脂層１２の一方の主表面Ｓ１に圧着し、半導体素子５０が他方の主表面に圧着している。そして、突起電極１６が、絶縁樹脂層１２を貫通して、半導体素子５０に設けられた素子電極５２と電気的に接続されている。絶縁樹脂層１２は、加圧により塑性流動を起こす材料からなるため、素子搭載用基板１０、絶縁樹脂層１２および半導体素子５０がこの順で一体化された状態において、突起電極１６と素子電極５２との間に絶縁樹脂層１２の残膜が介在することが抑制され、接続信頼性の向上が図られる。また、素子電極５２の表面にたとえばＮｉ／Ａｕめっき層が被覆されている場合、突起電極１６と素子電極５２とは、互いの最表面に配置された金同士の接合（金−金接合）を介して接続されるため、突起電極１６と素子電極５２との接続信頼性がさらに向上する。

（素子搭載用基板および半導体モジュールの製造方法）
図３（Ａ）〜（Ｇ）は、突起電極１６および括れ部２２の形成方法を示す工程断面図である。
図３（Ａ）に示すように、少なくとも、突起電極１６の高さと配線層１４の厚さとの和より大きい厚さを有する金属板としての銅板１３を用意する。

次に、図３（Ｂ）に示すように、フォトリソグラフィ法により、突起電極１６のパターンに合わせてレジスト７１を選択的に形成する。具体的には、ラミネーター装置を用いて銅板１３に所定膜厚のレジスト膜を貼り付け、突起電極１６のパターンを有するフォトマスクを用いて露光した後、現像することによって、銅板１３の上にレジスト７１が選択的に形成される。なお、レジストとの密着性向上のために、レジスト膜のラミネート前に、銅板１３の表面に研磨、洗浄等の前処理を必要に応じて施すことが望ましい。

次に、図３（Ｃ）に示すように、レジスト７１をマスクとして、銅板１３に所定のパターンの突起電極１６を形成する。具体的には、レジスト７１をマスクとして銅板１３をエッチングすることにより、所定のパターンを有する突起電極１６を形成する。突起電極１６を形成した後、レジスト７１を剥離剤を用いて剥離する。

次に、図３（Ｄ）に示すように、銅板１３の突起電極１６が形成された側の主表面に、耐めっき性を有するレジスト７２を所定高さまで積層する。レジスト７２の高さは、金属層２４の配線層側の端部２４ａの位置以上となる高さである。

次に、図３（Ｅ）に示すように、必要に応じてレジスト７２の主表面にＯ_２プラズマなどによるアッシング処理や所定の薬液処理を施し、レジスト７２を所定量だけ除去して突起電極１６を所定量だけ頭出しする。ここで、突起電極１６のレジスト７２からの突出高さは、金属層２４の被覆領域に応じた高さである。

次に、図３（Ｆ）に示すように、突起電極１６の露出している部分に金属層２４を形成する。金属層２４は、たとえば電解めっき法または無電解めっき法によりＮｉ／Ａｕの金属層として形成する。電解めっき法または無電解めっき法により金属層２４を形成した場合には、金属層２４を形成する金属の結晶粒の向きが、素子電極５２の接触面に対して垂直方向に並ぶ。このため、素子電極５２と圧着した際に素子電極５２にかかる圧力を金属層２４が吸収することができ、これにより素子電極５２にダメージを与えるおそれを低減することができる。また、金属層２４を構成する金属層は、Ｎｉ層が突起電極１６と接する側に、Ａｕ層が素子電極５２と接する側となるように形成される。なお、金属層１７の形成方法としては、特にこれに限定されず、たとえば銅ペースト、銀ペースト、金ペーストなどの導電性ペーストを用いて形成してもよい。金属層２４の形成後、レジスト７２を剥離剤を用いて剥離する。

次に、図３（Ｇ）に示すように、金属層２４をマスクとして銅板１３をエッチングすることにより、突起電極１６の金属層２４が被覆されていない領域に括れ部２２を形成する。金属層２４をマスクとして用いることで、括れ部２２を形成するためのマスキング工程を追加する必要がなくなり、工程数の増加を抑えることができる。また、括れ部２２の形成と併せて、突起電極１６の頂部面よりも括れ部２２の方が表面粗さが大きくなるように、括れ部２２に凹凸を形成すべく突起電極１６の表面に粗化処理を施してもよい。粗化処理としては、たとえば、ＣＺ処理（登録商標）などの薬液処理、プラズマ処理などが挙げられる。

以上説明した工程により、銅板１３に突起電極１６が形成される。本実施形態の突起電極１６における基底部の径、頂部の径、高さは、たとえばそれぞれ、約４０μｍφ、約３０μｍφ、約４０μｍである。また、金属層２４の厚さは、たとえば約５μｍであり、括れ部２２の括れ深さは、たとえば約５μｍ程度である。

図４（Ａ）〜（Ｅ）は、配線層１４の形成方法、突起電極１６と素子電極５２との接続方法を示す工程断面図である。
図４（Ａ）に示すように、突起電極１６が絶縁樹脂層１２側を向くようにして、銅板１３を絶縁樹脂層１２の一方の主表面Ｓ１側に配置する。また、突起電極１６に対向する素子電極５２が設けられた半導体素子５０を、絶縁樹脂層１２の他方の主表面に配置する。絶縁樹脂層１２の厚さは、突起電極１６の高さと金属層２４の厚さとを合わせた程度であり、約４５μｍである。そして、プレス装置を用いて、銅板１３と半導体素子５０とを、絶縁樹脂層１２を介して圧着する。プレス加工時の圧力および温度は、それぞれ約５ＭＰａおよび２００℃である。

プレス加工により、絶縁樹脂層１２が塑性流動を起こし、突起電極１６が絶縁樹脂層１２を貫通する。そして、図４（Ｂ）に示すように、銅板１３、絶縁樹脂層１２および半導体素子５０が一体化され、突起電極１６と素子電極５２とが圧着して、突起電極１６と素子電極５２とが電気的に接続される。突起電極１６は、その括れ部２２よりも先端側の側面形状が先端に近づくにつれて径が細くなるような形状であるため、突起電極１６が絶縁樹脂層１２をスムースに貫通する。本実施形態では、銅板１３を絶縁樹脂層１２に圧着することで、突起電極１６が形成された側の銅板１３の主表面に絶縁樹脂層１２を積層している。

次に、図４（Ｃ）に示すように、フォトリソグラフィ法により、絶縁樹脂層１２と反対側の銅板１３の主表面に、配線層１４のパターンに合わせてレジスト７３を選択的に形成する。

次に、図４（Ｄ）に示すように、レジスト７３をマスクとして銅板１３の主表面をエッチングして、銅板１３に所定のパターンの配線層１４を形成する。その後、レジスト７３を剥離する。本実施形態における配線層１４の厚さは約１５μｍである。

次に、図４（Ｅ）に示すように、フォトリソグラフィー法により、はんだバンプ２０の形成位置に対応する領域に開口部１８ａを有する保護層１８を、絶縁樹脂層１２と反対側の配線層１４の主表面に形成する。そして、開口部１８ａ内にはんだバンプ２０を形成する。
以上説明した製造工程により、半導体モジュール３０が形成される。また、半導体素子５０を搭載しなかった場合には、素子搭載用基板１０が得られる。

図５（Ａ）〜（Ｄ）は、温度を２５℃から１２５℃まで変化させた雰囲気下における、括れ部２２の範囲と生じる熱応力の変化との関係をシミュレーションにより算出した結果を示す模式図である。図６（Ａ）〜（Ｃ）は、温度を２５℃から１２５℃まで変化させた雰囲気下における、括れ部２２および金属層２４の範囲と生じる熱応力の変化との関係をシミュレーションにより算出した結果を示す模式図である。図５（Ｄ）は、括れ部２２が設けられていない従来例の構造を示している。図５（Ａ）、（Ｂ）、（Ｃ）はそれぞれ、括れ部２２の端部２２ａの高さｈ_１、ｈ_２、ｈ_３が突起電極１６の全高の３／４、１／２、１／４、すなわち高さ３０μｍ、２０μｍ、１０μｍである構造を示している。また、図６（Ａ）、（Ｂ）、（Ｃ）はそれぞれ、括れ部２２の端部２２ａおよび金属層２４の端部２４ａの高さｈ_１、ｈ_２、ｈ_３が突起電極１６の全高の３／４、１／２、１／４、すなわち高さ３０μｍ、２０μｍ、１０μｍである構造を示している。なお、素子電極５２の図示は省略している。

図５（Ｄ）に示すように、括れ部２２が設けられていない場合には、突起電極１６（金属層２４）と半導体素子５０（素子電極５２）との接続部近傍に熱応力が集中している。また半導体素子５０内にまで熱応力が集中している。一方、図５（Ａ）〜（Ｃ）に示すように、括れ部２２が設けられている場合には、突起電極１６（金属層２４）と半導体素子５０（素子電極５２）との接続部近傍に見られた熱応力の集中が突起電極１６内部に移動している。そして、半導体素子５０内部には熱応力の集中がほとんど見られなくなる。すなわち、括れ部２２を設けることで、温度変化によって生じる熱応力が集中する領域を、突起電極１６（金属層２４）と半導体素子５０（素子電極５２）との接続部近傍から突起電極１６内部に移動させることができる。これにより突起電極１６（金属層２４）と半導体素子５０（素子電極５２）との接続部近傍にかかる熱応力が分散され、接続部にかかる最大応力を小さくすることができる。

また、図５および図６の（Ａ）同士、（Ｂ）同士、（Ｃ）同士をそれぞれ比較すると、以下のことがわかる。すなわち、括れ部２２に加えて、突起電極１６の側面における所定範囲を被覆する金属層２４が設けられたことで、突起電極１６（金属層２４）と半導体素子５０（素子電極５２）との接続部近傍に見られた熱応力の集中がさらに突起電極１６内部に移動している。そのため、突起電極１６（金属層２４）と半導体素子５０（素子電極５２）との接続部近傍にかかる熱応力がさらに分散され、接続部にかかる最大応力をより小さくすることができる。

以上説明した構成による作用効果を総括すると、本実施形態の突起電極１６の構造は、その側面における突起電極１６の突出方向の所定範囲に括れ部２２が設けられている。これにより、半導体モジュール３０の製造工程や、半導体モジュール３０のプリント配線基板への実装工程、あるいは使用環境下などにおいて熱応力が発生した場合であっても、突起電極１６と素子電極５２との接続部近傍への熱応力の集中を緩和することができる。また、突起電極１６の頂部面と、突起電極１６の側面における先端側端部１６ｂから所定突出方向高さまでとを被覆する金属層２４を突起電極１６の表面に設けることで、突起電極１６と素子電極５２との接続部近傍への熱応力の集中をさらに緩和することができる。そして、突起電極１６と素子電極５２との接続部近傍への熱応力の集中が緩和されることで、素子搭載用基板１０に半導体素子５０が搭載された状態において、素子電極５２にダメージを与えるおそれが低減する。そのため、突起電極１６と素子電極５２との接続信頼性が向上する。その結果、半導体モジュール３０をプリント配線基板に実装した場合に、半導体素子５０とプリント配線基板との間の接続信頼性が向上する。また、半導体素子５０の破壊を防ぐことができるため、半導体モジュール３０の製造歩留まりを高くでき、半導体モジュール３０の製造コストを低減することができる。

また、突起電極１６が絶縁樹脂層１２を貫通した状態では、絶縁樹脂層１２が括れ部２２に入り込んでいるため、括れ部２２のアンカー効果によって括れ部２２と絶縁樹脂層１２との密着性が向上する。そのため、突起電極１６と絶縁樹脂層１２との間の密着性が向上する。また、括れ部２２の表面に微細凹凸を設けることで、微細凹凸のアンカー効果によって突起電極１６と絶縁樹脂層１２との間の密着性がさらに向上する。そして、突起電極１６と絶縁樹脂層１２との間の密着性の向上によって、半導体モジュール３０の製造工程や、半導体モジュール３０のプリント配線基板への実装工程、あるいは使用環境下などにおける温度変化によって熱応力が発生した場合であっても、突起電極１６と絶縁樹脂層１２との剥離を抑えることができる。その結果、素子搭載用基板１０に半導体素子５０を積層した場合において、突起電極１６と素子電極５２との間に断線が生じにくくなり、突起電極１６と素子電極５２との間の接続信頼性が向上する。

（実施形態２）
上述した実施形態１では、銅板１３と半導体素子５０との間に絶縁樹脂層１２を挟持し、加圧成形することにより半導体モジュール３０を形成したが、以下のようにして半導体モジュール３０を形成してもよい。以下、本実施形態について説明する。なお、突起電極１６および金属層２４の製造方法については、実施形態１と基本的には同様であり、実施形態１と同一の構成については同一の符号を付し、その説明は適宜省略する。

図７（Ａ）〜（Ｄ）は、突起電極１６と素子電極５２との接続方法を示す工程断面図である。
図７（Ａ）に示すように、実施形態１と同様の方法で突起電極１６および金属層２４が形成された銅板１３を、突起電極１６が絶縁樹脂層１２側を向くようにして、絶縁樹脂層１２の一方の主表面Ｓ１側に配置する。

次に、図７（Ｂ）に示すように、銅板１３の突起電極１６が突出する側の主表面に絶縁樹脂層１２を積層する。必要に応じて絶縁樹脂層１２の主表面をエッチングにより除去して金属層２４を露出させる。これにより突起電極１６が絶縁樹脂層１２を貫通する。

次に、図７（Ｃ）に示すように、絶縁樹脂層１２の積層された銅板１３と半導体素子５０とを、突起電極１６と素子電極５２とが対向するように配置する。そして、プレス装置を用いて、銅板１３と半導体素子５０とを圧着する。これにより、図７（Ｄ）に示すように、銅板１３、絶縁樹脂層１２および半導体素子５０が一体化され、突起電極１６と素子電極５２とが圧着して、突起電極１６と素子電極５２とが電気的に接続される。

その後は、実施形態１と同様の方法で配線層１４、保護層１８、およびはんだバンプ２０が形成され、半導体モジュール３０が完成する。

以上、実施形態２によれば、実施形態１の上述の効果に加えて、さらに次のような効果が得られる。すなわち、本実施形態においては、金属層２４が絶縁樹脂層１２から露出しているために、銅板１３と半導体素子５０との圧着の際の位置決めを正確に行うことができる。そのため、突起電極１６と素子電極５２との接続信頼性がさらに向上し、ひいては素子搭載用基板１０と半導体素子５０との接続信頼性がさらに向上する。

（実施形態３）
上述した実施形態１および２は、金属層２４をマスクとして銅板１３をエッチングすることにより括れ部２２を形成したが、以下のようにして括れ部２２を形成してもよい。以下、本実施形態について説明する。なお、実施形態１と同一の構成については同一の符号を付し、その説明は適宜省略する。

図８（Ａ）〜（Ｇ）は、括れ部２２の形成方法を示す工程断面図である。
図８（Ａ）に示すように、実施形態１と同様の方法で突起電極１６が形成された銅板１３を用意する。

次に、図８（Ｂ）に示すように、銅板１３の突起電極１６が形成された側の主表面に、耐めっき性を有するレジスト７４を所定高さまで積層する。レジスト７４の高さは、金属層２４の配線層側の端部２４ａの位置以上となる高さである。本実施形態では、突起電極１６の頂部面のみに金属層２４を被覆するため、突起電極１６が完全に埋まるようにレジスト７４を積層している。

次に、図８（Ｃ）に示すように、必要に応じてレジスト７４の主表面にＯ_２プラズマなどによるアッシング処理や所定の薬液処理を施し、レジスト７４を所定量だけ除去して突起電極１６を所定量だけ頭出しする。ここで、突起電極１６のレジスト７４からの突出高さは、金属層２４の被覆領域に応じた高さである。本実施形態では、突起電極１６の頂部面のみを露出させている。

次に、図８（Ｄ）に示すように、突起電極１６の露出している部分に金属層２４を形成する。本実施形態では、突起電極１６の頂部面に金属層２４を形成している。金属層２４の形成後、レジスト７４を剥離剤を用いて剥離する。

次に、図８（Ｅ）に示すように、銅板１３の突起電極１６が形成された側の主表面に、突起電極１６および金属層２４が完全に埋まるようにレジスト７５を積層する。

次に、図８（Ｆ）に示すように、フォトリソグラフィ法により、突起電極１６における括れ部２２の形成領域が露出するように、レジスト７５を選択的に除去する。
次に、図８（Ｇ）に示すように、レジスト７５をマスクとして銅板１３をエッチングすることにより、突起電極１６のレジスト７５が被覆されていない領域に括れ部２２を形成する。括れ部２２は、金属層２４をマスクとして使用せず、レジスト７５をマスクとしてエッチングを行うことで形成されるため、括れ部２２の突起電極先端側の端部２２ａの位置と金属層２４の配線層側の端部２４ａの位置とが不一致となる。あるいは、実施形態１と同様に金属層２４を突起電極１６の頂部面と側面の一部とに設けるとともに、金属層２４を被覆するようにレジスト７５を形成し、レジスト７５をマスクとしてエッチングを行うことで、金属層２４の配線層側の端部２４ａの位置と、括れ部２２の突起電極先端側の端部２２ａの位置とを一致させることもできる。金属層２４の端部２４ａと括れ部２２の端部２２ａとの位置を一致させた場合には、括れ部２２の端部から金属層２４の配線層側の面までが連続するため、突起電極１６の括れ量を増大させることができる。

以上説明した工程により、突起電極１６に括れ部２２が形成される。このようにして括れ部２２が形成された突起電極１６を有する銅板１３は、実施形態１あるいは２と同様の方法によって素子電極５２と接続されて半導体モジュール３０を構成することができる。

以上、実施形態３によれば、実施形態１および２の上述の効果に加えて、さらに次のような効果が得られる。すなわち、本実施形態においては、括れ部２２を形成する際に金属層２４をマスクとして使用せず、突起電極１６の括れ部形成領域以外の領域を被覆するレジスト７５をマスクとしてエッチングを行って括れ部２２を形成した。そのため、金属層２４の形成範囲および括れ部２２の形成範囲の自由度が高まり、両者をより最適な範囲とすることができる。これにより、突起電極１６と素子電極５２との接続信頼性をさらに向上させることができる。また、金属層２４を設けない構成とすることもできる。

（実施形態４）
次に、本発明の半導体モジュールを備えた携帯機器について説明する。なお、携帯機器として携帯電話に搭載する例を示すが、たとえば、個人用携帯情報端末（ＰＤＡ）、デジタルビデオカメラ（ＤＶＣ）、及びデジタルスチルカメラ（ＤＳＣ）といった電子機器であってもよい。

図９は本発明の実施形態に係る半導体モジュール３０を備えた携帯電話の構成を示す図である。携帯電話１１１は、第１の筐体１１２と第２の筐体１１４が可動部１２０によって連結される構造になっている。第１の筐体１１２と第２の筐体１１４は可動部１２０を軸として回動可能である。第１の筐体１１２には文字や画像等の情報を表示する表示部１１８やスピーカ部１２４が設けられている。第２の筐体１１４には操作用ボタンなどの操作部１２２やマイク部１２６が設けられている。なお、本発明の各実施形態に係る半導体モジュール３０はこうした携帯電話１１１の内部に搭載されている。

図１０は図９に示した携帯電話の部分断面図（第１の筐体１１２の断面図）である。本発明の各実施形態に係る半導体モジュール３０は、はんだバンプ２０を介してプリント基板１２８に搭載され、こうしたプリント基板１２８を介して表示部１１８などと電気的に接続されている。また、半導体モジュール３０の裏面側（はんだバンプ２０とは反対側の面）には金属基板などの放熱基板１１６が設けられ、たとえば、半導体モジュール３０から発生する熱を第１の筐体１１２内部に篭もらせることなく、効率的に第１の筐体１１２の外部に放熱することができるようになっている。

本発明の実施形態に係る突起電極１６の構造を有する素子搭載用基板１０および半導体モジュール３０によれば、半導体モジュール３０のプリント配線基板への実装信頼性が向上する。そのため、こうした半導体モジュール３０を搭載した本実施形態に係る携帯機器については、その信頼性が向上する。

本発明は、上述の各実施形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施形態も本発明の範囲に含まれうるものである。

たとえば、上述の各実施形態では、括れ部２２が突起電極１６の配線層側端部１６ａからの所定範囲に設けられているが、配線層側端部１６ａを含まない範囲、すなわち突起電極１６の側面の突出方向中間領域などに設けられていてもよい。

また、上述の実施形態では、素子搭載用基板の配線層は単層であったが、これに限定されず、配線層はさらに多層化したものであってもよい。

また、本発明の構成は、ウエハレベルＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）プロセスと呼ばれる半導体パッケージの製造プロセスに適用することができる。これによれば、半導体モジュールの薄型化・小型化を図ることができる。

実施形態１に係る突起電極の構造を備えた素子搭載用基板および半導体モジュールの構成を示す概略断面図である。 図１の突起電極近傍における部分拡大概略断面図である。 図３（Ａ）〜（Ｇ）は、突起電極および括れ部の形成方法を示す工程断面図である。 図４（Ａ）〜（Ｅ）は、配線層の形成方法、突起電極と素子電極との接続方法を示す工程断面図である。 図５（Ａ）〜（Ｄ）は、温度を２５℃から１２５℃まで変化させた雰囲気下における、括れ部の範囲と生じる熱応力の変化との関係をシミュレーションにより算出した結果を示す模式図である。 図６（Ａ）〜（Ｃ）は、温度を２５℃から１２５℃まで変化させた雰囲気下における、括れ部および金属層の範囲と生じる熱応力の変化との関係をシミュレーションにより算出した結果を示す模式図である。 図７（Ａ）〜（Ｄ）は、突起電極と素子電極との接続方法を示す工程断面図である。 図８（Ａ）〜（Ｇ）は、括れ部の形成方法を示す工程断面図である。 実施形態４に係る携帯電話の構成を示す図である。 携帯電話の部分断面図である。

符号の説明

１０ 素子搭載用基板、 １２ 絶縁樹脂層、 １４ 配線層、 １６ 突起電極、 １８ 保護層、 ２０ はんだバンプ、 ２２ 括れ部、 ２４ 金属層、 ３０ 半導体モジュール、 ５０ 半導体素子、 ５２ 素子電極、 ５４ 素子保護層。

Claims (10)

1. 素子搭載用基板を構成する配線層と電気的に接続され、前記配線層から突出している突起電極の構造であって、
   前記突起電極の側面の所定範囲に括れ部が設けられたことを特徴とする突起電極の構造。
2. 前記突起電極の頂部面と、前記突起電極の側面における先端側端部から所定高さまでとを被覆する金属層をさらに備えたことを特徴とする請求項１に記載の突起電極の構造。
3. 前記括れ部の突起電極先端側の端部位置と前記金属層の配線層側の端部位置とが一致していることを特徴とする請求項２に記載の突起電極の構造。
4. 前記括れ部の突起電極先端側の端部位置と前記金属層の配線層側の端部位置とが不一致であることを特徴とする請求項２に記載の突起電極の構造。
5. 前記括れ部の表面に微細凹凸が形成され、前記突起電極の頂部面よりも前記括れ部の表面の方が表面粗さが大きいことを特徴とする請求項１ないし４のいずれか１項に記載の突起電極の構造。
6. 絶縁樹脂層と、
   前記絶縁樹脂層の一方の主表面に設けられた配線層と、
   前記配線層と電気的に接続され、前記配線層から前記絶縁樹脂層側に突出している突起電極と、を備え、
   前記突起電極は、請求項１ないし５のいずれか１項に記載の構造を有することを特徴とする素子搭載用基板。
7. 請求項６に記載の素子搭載用基板と、
   前記突起電極に対向する素子電極が設けられた半導体素子と、
   を備え、
   前記突起電極が前記絶縁樹脂層を貫通し、前記突起電極と前記素子電極とが電気的に接続されていることを特徴とする半導体モジュール。
8. 請求項７に記載の半導体モジュールを搭載したことを特徴とする携帯機器。
9. 金属板の一方の主表面に、突起電極を形成する突起電極形成工程と、
   前記突起電極の側面の所定範囲に括れ部を形成する括れ部形成工程と、
   前記突起電極が形成された側の前記金属板の主表面に絶縁樹脂層を積層する樹脂積層工程と、
   前記金属板を選択的に除去して配線層を形成する配線層形成工程と、
   を含むことを特徴とする素子搭載用基板の製造方法。
10. 前記突起電極の頂部面と、前記突起電極の側面における先端側端部から所定高さまでとに金属層を被覆する金属層被覆工程をさらに含み、
    前記括れ部形成工程において、前記金属層をマスクとして前記突起電極の側面をエッチングすることにより括れ部を形成することを特徴とする請求項９に記載の素子搭載用基板の製造方法。

Images