JP2010245565A - 半導体素子、半導体モジュール - Google Patents
半導体素子、半導体モジュール Download PDFInfo
- Publication number
- JP2010245565A JP2010245565A JP2010163147A JP2010163147A JP2010245565A JP 2010245565 A JP2010245565 A JP 2010245565A JP 2010163147 A JP2010163147 A JP 2010163147A JP 2010163147 A JP2010163147 A JP 2010163147A JP 2010245565 A JP2010245565 A JP 2010245565A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- semiconductor
- semiconductor element
- protective layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】半導体モジュール30は、素子搭載用基板10およびこれに搭載された半導体素子50を備える。素子搭載用基板10は、絶縁樹脂層12と、絶縁樹脂層12の一方の主表面S1に設けられた配線層14と、配線層14と電気的に接続され、配線層14から絶縁樹脂層12側に突出している突起電極16とを備える。半導体素子50は、半導体基板51と突起電極16のそれぞれに対向する素子電極52とを有する。素子電極52の上に設けられた金属層55の表面が保護層54の表面に対して凸になっている。
【選択図】図1
Description
この態様によれば、保護膜を覆った領域にまで素子電極の平坦部分を拡張できるので、位置ずれマージンを大きく取れることから、突起電極と素子電極との位置ずれによる接続信頼性を向上させることができる。
(実施の形態1)
図1は、実施の形態に係る半導体素子50および半導体モジュール30の構造を示す断面図である。半導体モジュール30は、素子搭載用基板10およびこれに搭載された半導体素子50を備える。
ここで、半導体素子および半導体モジュールの製造方法について説明する。
(実施の形態2)
図8は、実施の形態2に係る半導体素子50および半導体モジュール30の構造を示す断面図である。半導体モジュール30は、素子搭載用基板10およびこれに搭載された半導体素子50を備える。実施の形態1と異なる点は、半導体素子50において、半導体基板51と突起電極16のそれぞれに対向する素子電極52に形成された金属層55が保護膜54の表面に対して凸になっているとともに、さらに、その金属層55の周辺において金属層55が保護膜54の表面を覆っている構造である点である。
次に、本発明の半導体モジュールを備えた携帯機器について説明する。なお、携帯機器として携帯電話に搭載する例を示すが、たとえば、個人用携帯情報端末(PDA)、デジタルビデオカメラ(DVC)、及びデジタルスチルカメラ(DSC)といった電子機器であってもよい。
本発明の実施の形態に係る半導体モジュール30は、はんだボール20を介してプリント基板128に搭載され、こうしたプリント基板128を介して表示部118などと電気的に接続されている。また、半導体モジュール30の裏面側(はんだボール20とは反対側の面)には金属基板などの放熱基板116が設けられ、たとえば、半導体モジュール30から発生する熱を第1の筐体112内部に篭もらせることなく、効率的に第1の筐体112の外部に放熱することができるようになっている。
Claims (6)
- 素子搭載用基板に搭載される半導体素子において、
半導体基板と、
前記半導体基板に形成された素子電極と、
前記素子電極の周囲の前記半導体基板を被覆する保護層と、
を備え、
前記素子電極の表面が前記保護層の表面に対して凸であることを特徴とする半導体素子。 - 前記保護層の表面に対して凸である前記素子電極は、さらに、その素子電極の周辺部において前記保護層を覆っていることを特徴とする請求項1に記載の半導体素子。
- さらに、前記保護層の表面に対して凸である前記素子電極の表面は平坦部を有し、その平坦部は前記保護層を覆った領域にまで延在していることを特徴とする請求項2に記載の半導体素子。
- 前記素子電極が上層及び下層の2層からなっており、前記下層が前記保護層を覆っていることを特徴とする請求項1乃至3のうちいずれか1項に記載の半導体素子。
- 請求項1乃至4のうちいずれか1項に記載の半導体素子と、
絶縁層、前記絶縁層の一方の主表面に設けられた配線層、および前記配線層と電気的に接続されるとともに、前記配線層から前記絶縁層とは反対側に突出した突起電極を有する素子搭載用基板とを備え、
前記突起電極と前記半導体素子の素子電極とが電気的に接続されていることを特徴とする半導体モジュール。 - 前記突起電極の頂面部と前記素子電極は、それぞれ同じ種類の金属によって覆われており、それらの金属により接合されていることを特徴とする請求項5に記載の半導体モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010163147A JP4806468B2 (ja) | 2008-02-29 | 2010-07-20 | 半導体モジュール |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008049715 | 2008-02-29 | ||
JP2008049715 | 2008-02-29 | ||
JP2010163147A JP4806468B2 (ja) | 2008-02-29 | 2010-07-20 | 半導体モジュール |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009027741A Division JP4588091B2 (ja) | 2008-02-29 | 2009-02-09 | 半導体モジュールの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010245565A true JP2010245565A (ja) | 2010-10-28 |
JP4806468B2 JP4806468B2 (ja) | 2011-11-02 |
Family
ID=43098152
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010163147A Active JP4806468B2 (ja) | 2008-02-29 | 2010-07-20 | 半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4806468B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9123618B2 (en) | 2012-05-30 | 2015-09-01 | Olympus Corporation | Method for producing image pickup apparatus, and method for producing semiconductor apparatus |
WO2018168384A1 (ja) * | 2017-03-15 | 2018-09-20 | アオイ電子株式会社 | 半導体装置の製造方法および半導体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000164623A (ja) * | 1998-11-30 | 2000-06-16 | Sharp Corp | 半導体装置 |
JP2004349361A (ja) * | 2003-05-21 | 2004-12-09 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2006310530A (ja) * | 2005-04-28 | 2006-11-09 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
WO2007063954A1 (ja) * | 2005-11-30 | 2007-06-07 | Sanyo Electric Co., Ltd. | 回路装置および回路装置の製造方法 |
-
2010
- 2010-07-20 JP JP2010163147A patent/JP4806468B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000164623A (ja) * | 1998-11-30 | 2000-06-16 | Sharp Corp | 半導体装置 |
JP2004349361A (ja) * | 2003-05-21 | 2004-12-09 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2006310530A (ja) * | 2005-04-28 | 2006-11-09 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
WO2007063954A1 (ja) * | 2005-11-30 | 2007-06-07 | Sanyo Electric Co., Ltd. | 回路装置および回路装置の製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9123618B2 (en) | 2012-05-30 | 2015-09-01 | Olympus Corporation | Method for producing image pickup apparatus, and method for producing semiconductor apparatus |
US9230939B2 (en) | 2012-05-30 | 2016-01-05 | Olympus Corporation | Method for producing image pickup apparatus, method for producing semiconductor apparatus, and joined wafer |
JPWO2013179767A1 (ja) * | 2012-05-30 | 2016-01-18 | オリンパス株式会社 | 撮像装置の製造方法および半導体装置の製造方法 |
WO2018168384A1 (ja) * | 2017-03-15 | 2018-09-20 | アオイ電子株式会社 | 半導体装置の製造方法および半導体装置 |
JP2018152538A (ja) * | 2017-03-15 | 2018-09-27 | アオイ電子株式会社 | 半導体装置および半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4806468B2 (ja) | 2011-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4902558B2 (ja) | 半導体モジュールの製造方法 | |
US8129219B2 (en) | Semiconductor module, method for manufacturing the semiconductor module and portable device carrying the same | |
JP5135246B2 (ja) | 半導体モジュールおよびその製造方法、ならびに携帯機器 | |
US20090039510A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2010087229A (ja) | 半導体モジュール、半導体モジュールの製造方法および携帯機器 | |
JP2010262992A (ja) | 半導体モジュールおよび携帯機器 | |
JP4588091B2 (ja) | 半導体モジュールの製造方法 | |
JP4753960B2 (ja) | 半導体モジュール、半導体モジュールの製造方法 | |
JP2013165087A (ja) | 半導体モジュールおよび半導体モジュールの製造方法 | |
KR20190110901A (ko) | 브릿지 기판을 포함하는 인쇄회로기판 | |
JP4806468B2 (ja) | 半導体モジュール | |
JP5484694B2 (ja) | 半導体モジュールおよび半導体モジュールを備える携帯機器 | |
JP2009081310A (ja) | 半導体モジュール、半導体モジュールの製造方法および携帯機器 | |
US20100140797A1 (en) | Device mounting board and method of manufacturing the board, semiconductor module and method of manufacturing the module | |
JP5295211B2 (ja) | 半導体モジュールの製造方法 | |
JP5061010B2 (ja) | 半導体モジュール | |
JP2011082447A (ja) | 素子搭載用基板、半導体モジュールおよび携帯機器 | |
JP5022963B2 (ja) | 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器 | |
JP2009158751A (ja) | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器 | |
JP2009027042A (ja) | 回路モジュール、回路モジュールの製造方法および携帯機器 | |
JP5140565B2 (ja) | 素子搭載用基板、半導体モジュール、および携帯機器 | |
JP2009212114A (ja) | 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器 | |
JP2010010601A (ja) | 半導体モジュール、半導体モジュールの製造方法および携帯機器 | |
JP2010087034A (ja) | 半導体モジュールおよび半導体モジュールの製造方法、および携帯機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20110322 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20110415 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110627 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110719 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110812 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4806468 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |