JP2010087034A - 半導体モジュールおよび半導体モジュールの製造方法、および携帯機器 - Google Patents

半導体モジュールおよび半導体モジュールの製造方法、および携帯機器 Download PDF

Info

Publication number
JP2010087034A
JP2010087034A JP2008251600A JP2008251600A JP2010087034A JP 2010087034 A JP2010087034 A JP 2010087034A JP 2008251600 A JP2008251600 A JP 2008251600A JP 2008251600 A JP2008251600 A JP 2008251600A JP 2010087034 A JP2010087034 A JP 2010087034A
Authority
JP
Japan
Prior art keywords
wiring layer
layer
semiconductor module
wiring
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008251600A
Other languages
English (en)
Inventor
Koichi Saito
浩一 齋藤
Mayumi Nakazato
真弓 中里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2008251600A priority Critical patent/JP2010087034A/ja
Publication of JP2010087034A publication Critical patent/JP2010087034A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】配線層に一体的に設けられた突起電極が半導体素子に設けられた素子電極に接続された構造を有する半導体モジュールにおいて、突起電極と素子電極との接続信頼性を向上させる。
【解決手段】半導体素子20と配線層50との間に絶縁樹脂層40が設けられている。配線層50と一体的に形成され、配線層50から絶縁樹脂層40側に突出している突起電極60は、半導体素子20に設けられた素子電極と電気的に接続されている。配線領域54における配線層50は、突起領域52における配線層50よりも半導体素子20の側に凹んで形成されている。さらに、配線領域54における配線層50は、絶縁樹脂層40に部分的に埋め込まれており、配線領域54における配線層50の側面の少なくとも一部に絶縁樹脂層40と保護層70との境界が位置している。
【選択図】図1

Description

本発明は、半導体素子が搭載された半導体モジュールおよびその製造方法に関する。
近年、電子機器の小型化・高機能化に伴い、電子機器に使用される半導体モジュールの小型化が求められている。これを実現するために半導体モジュールの外部接続電極間の狭ピッチ化が不可欠となるものの、はんだボール自体の大きさやはんだ付け時のブリッジ発生などが制約となり、外部接続電極の狭ピッチ化による小型化には限界があった。近年では、このような限界を克服するために、半導体モジュールに再配線を形成することによる外部接続電極の再配置が行われている。このような再配置の方法として、たとえば、金属板をハーフエッチすることによって形成した突起構造を電極またはビアとし、金属板にエポキシ樹脂などの絶縁層を介して半導体モジュールを装着し、突起構造に半導体モジュールの外部接続電極を接続する方法が知られている(特許文献1参照)。
特願2007−020540号公報
一般に突起構造を有する金属板(半導体モジュールにおいては突起構造を有する配線パターン)などの材料には銅(Cu)が採用されるため、半導体モジュールの動作時に発生する熱によって絶縁層との間には材料間の熱膨張係数の差に起因した熱応力が発生する。この熱応力は半導体モジュールの外部接続電極に対して平行に延在する配線パターン部分からこの配線パターンと一体的に設けられた突起構造部分に集中して加わるので、突起構造と外部接続電極との界面で断線が発生することがある。特に今後、半導体モジュールのさらなる小型化を実現するために突起構造自体の微細化を進めていく場合には、突起構造と外部接続電極との接触面積が小さくなるため、こうした応力により突起構造と外部接続電極との界面で断線がさらに発生しやすくなることが懸念される。
本発明はこうした課題に鑑みてなされたものであり、その目的は、配線層に一体的に設けられた突起電極が半導体素子に設けられた素子電極に接続された構造を有する半導体モジュールにおいて、突起電極と素子電極との接続信頼性を向上させる技術の提供にある。
本発明のある態様は、半導体モジュールである。当該半導体モジュールは、主表面に素子電極が設けられた半導体素子と、半導体素子の主表面に設けられた絶縁層と、絶縁層の上に設けられた所定パターンの配線層と、配線層と一体的に設けられ、絶縁層を貫通して素子電極と電気的に接続された突起部と、配線層および絶縁層の上に設けられた保護層と、を備え、配線層は、突起部が設けられた第1の領域とこれに連続して延在する第2の領域とを有し、第2の領域における配線層は第1の領域における配線層よりも半導体素子の側に凹んで形成され、第2の領域における配線層の側面の少なくとも一部に、絶縁層と保護層との境界が位置していることを特徴とする。
上記態様によれば、配線層の側面において配線層と絶縁層との接着面積が増加するため、配線層と絶縁層との密着性が向上し、配線層が絶縁層から剥離することが抑制され、ひいては、配線層に一体的に設けられた突起電極と素子電極との接続信頼性を向上させることができる。
上記態様の半導体モジュールにおいて、第2の領域における配線層の側面が絶縁層および配線層の積層方向に対して傾いていてもよい。さらに、第2の領域における配線層の側面において、絶縁層の側の角部が鋭角であり、絶縁層と保護層との界面が角部より上方に位置していてもよい。
本発明の他の態様は、半導体モジュールの製造方法である。当該半導体モジュールの製造方法は、表面に複数の素子電極を有する半導体素子を用意する工程と、素子電極の位置に対応して突出して設けられた突起電極を金属板に形成する工程と、金属板と半導体素子とを絶縁層を介して仮接着し、突起電極が絶縁層を貫通することにより、突起電極と素子電極とを電気的に接続させる工程と、金属板をパターニングして所定のパターンからなる配線層を形成する工程と、突起電極の間に設けられた配線層を半導体素子の側に凹形状に撓ませて、配線層の側面の少なくとも一部に、絶縁層の表面を位置させる工程と、を備えることを特徴とする。
上記態様の半導体モジュールの製造方法に関し、配線層を形成する工程において、配線層の側面を絶縁層および配線層の積層方向に対して傾くように金属板をパターニングしてもよい。さらに、配線層の側面において、絶縁層の側の角部が鋭角になるように金属板をパターニングし、絶縁層の表面が角部より上方に位置するように、配線層を半導体素子の側に凹形状に撓ませてもよい。
本発明のさらに他の態様は、携帯機器である。当該携帯機器は、上述したいずれかの態様の半導体モジュールを搭載したことを特徴とする。
なお、上述した各要素を適宜組み合わせたものも、本件特許出願によって特許による保護を求める発明の範囲に含まれうる。
本発明によれば、配線層に一体的に設けられた突起電極が半導体素子に設けられた素子電極に接続された構造を有する半導体モジュールにおいて、突起電極と素子電極との接続信頼性を向上させることができる。
以下、本発明を具現化した実施形態について図面に基づいて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
(実施の形態1)
図1は、実施の形態1に係る半導体モジュール10の構成を示す断面図である。
半導体モジュール10は、半導体素子20および素子搭載用基板30を備える。
半導体素子20は、半導体基板22、素子電極110および保護層120を含む。
半導体基板22は、たとえば、P型シリコンウエハである。半導体基板22の主表面S1側(図1の上面側)に周知の技術により集積回路(IC)または大規模集積回路(LSI)(図示せず)が形成され、実装面となる表面S1(特に外周縁部)に半導体素子の電極2が形成されている。
実装面となる主表面S1に集積回路に接続された素子電極110が設けられている。素子電極110の材料として、アルミニウム(Al)や銅(Cu)などの金属が用いられる。素子電極110の表面には、金属層112(Ni/Au層)が設けられている。
素子電極110の表面に設けられた金属層112の所定の領域(中央部分)が露出するように半導体基板22の主表面S1上に保護層120が形成されている。保護層120として、シリコン酸化膜(SiO)やシリコン窒化膜(SiN)やポリイミド(PI)膜などが好適である。
素子搭載用基板30は、絶縁樹脂層40と、絶縁樹脂層40の半導体素子20と反対側の主表面に設けられた配線層50(再配線)と、配線層50と一体的に形成され、配線層50から絶縁樹脂層40側に突出している突起電極60とを備える。
絶縁樹脂層40は、絶縁性の樹脂からなり、配線層50と半導体素子20との接着層としての役割を有する。絶縁樹脂層40としては、加圧により可塑性を引き起こす絶縁材料、加熱により可塑性を引き起こす絶縁材料、加熱により変形する絶縁材料などが用いられる。
加圧により可塑性を引き起こす絶縁材料としては、エポキシ系熱硬化型樹脂が挙げられる。絶縁樹脂層40に用いられるエポキシ系熱硬化型樹脂は、たとえば、温度160℃、圧力8Mpaの条件下で、粘度が1kPa・sの特性を有する材料であればよい。また、このエポキシ系熱硬化型樹脂は、たとえば温度160℃の条件下で、5〜15Mpaで加圧した場合に、加圧しない場合と比較して、樹脂の粘度が約1/8に低下する。これに対して、熱硬化前のBステージのエポキシ樹脂は、ガラス転移温度Tg以下の条件下では、樹脂を加圧しない場合と同程度に、粘性がなく、加圧しても粘性は生じない。また、このエポキシ系熱硬化型樹脂は、約3〜4の誘電率を有する誘電体である。
加熱により可塑性を引き起こす絶縁材料としては、アクリル系熱可塑性樹脂などの熱可塑性樹脂が挙げられる。可塑性を引き起こす温度は、たとえば、150〜200℃である。
加熱により変形する絶縁材料としては、ガラス転移温度(Tg)がたとえば80〜130℃であれば熱硬化性樹脂であってもよい。このような熱硬化性樹脂としては、ポリイミド系熱硬化性樹脂などが挙げられる。
配線層50は、絶縁樹脂層40の半導体素子20と反対側の主表面に設けられており、導電材料、好ましくは圧延金属、さらには圧延銅により形成される。圧延銅は、めっき処理等によって形成された銅からなる金属膜と比較すると、機械的強度の点において強く、再配線のための材料として優れている。なお、配線層50は電解銅などで形成されてもよい。配線層50は、突起領域52とこれに連続して延在する配線領域54とを有している。そして、突起領域52における配線層50には素子電極110の位置に対応して絶縁樹脂層40を貫通する突起電極60が突設されている。本実施の形態においては、配線層50と突起電極60とは一体的に形成されており、それにより配線層50と突起電極60との接続が確実になっている。また、図1に示すように、配線領域54における配線層50は、突起領域52における配線層50よりも半導体素子20の側に凹んで形成されている。さらに、配線領域54における配線層50は、絶縁樹脂層40に部分的に埋め込まれており、配線領域54における配線層50の側面の少なくとも一部に絶縁樹脂層40と後述する保護層70との境界が位置している。
突起電極60はその全体的な形状が、先端に近づくにつれて径が細くなっている。言い換えると、突起電極60の側面はテーパ状となっている。突起電極60の先端(頂部面)の径および基面の径は、それぞれたとえば約45μmφおよび約60μmφである。また、突起電極60の高さは、たとえば、20μmである。本実施の形態では、突起電極60の頂部面に金属層62が設けられている。金属層62として、Ni/Auめっき層が好適である。突起電極60の頂部面に設けられた金属層62が、半導体素子20の素子電極110に設けられた金属層112と金−金接合することにより、突起電極60と素子電極110とが電気的に接続されている。なお、突起電極60と素子電極110とは、直に接続されていてもよい。
配線層50の絶縁樹脂層40と反対側の主表面には、配線層50の酸化などを防ぐための保護層70が設けられている。保護層70としては、ソルダーレジスト層などが挙げられる。保護層70の所定の領域には開口部72が形成されており、開口部72によって配線層50の一部が露出している。開口部72内には外部接続電極としてのはんだボール80が形成され、はんだボール80と配線層50とが電気的に接続されている。はんだボール80を形成する位置、すなわち開口部72の形成領域は、たとえば再配線(配線層50)で引き回した先の端部である。
(実施の形態1に係る半導体モジュールの製造方法)
実施の形態1に係る半導体モジュールの製造方法について図2乃至8を参照して説明する。図2乃至8は、実施の形態1に係る半導体モジュールの製造方法を示す工程断面図である。
まず、図2に示すように、あらかじめ主表面S1にスクライブライン102(後に、半導体基板22をスクライブにより分断するためのライン)により区画された素子電極110および保護層120を有する半導体モジュール形成領域130が形成された半導体基板22(6インチ半導体ウエハ)を用意する。図2には、2つの半導体素子が示されている。具体的には、P型シリコン基板などの半導体基板22内のそれぞれの半導体モジュール形成領域130に対して、周知のリソグラフィ技術、エッチング技術、イオン注入技術、成膜技術、及び熱処理技術などを組み合わせた半導体製造プロセスを用いて主表面S1に所定の集積回路とその外周縁部に素子電極110を形成する。素子電極110の材料にはアルミニウムや銅などの金属が採用される。これらの素子電極110を除いた半導体基板1の表面S1上に、半導体基板1を保護するための絶縁性の保護膜140を形成した半導体基板22を用意する。保護膜140としてはシリコン酸化膜(SiO)やシリコン窒化膜(SiN)やポリイミド(PI)などが採用される。また、素子電極110の上にはNi/Au層からなる金属層112を予め形成しておく。
一方、図3(A)に示すように、図1に示したような突起電極60の高さと配線層50の厚さとの和より少なくとも大きい厚さを有する金属板としての銅板200を用意する。銅板200の厚さは、たとえば125μmである。銅板200としては圧延された銅からなる圧延金属が採用される。
次に、図3(B)に示すように、リソグラフィ法により、突起電極の形成予定領域に対応したパターンに合わせてレジスト210を選択的に形成する。ここで、突起電極の形成領域の配列は複数のスクライブライン102によって複数の半導体モジュール形成領域130に区画された半導体基板22の各素子電極110(図2参照)の位置に対応している。具体的には、ラミネーター装置を用いて銅板200に所定膜厚のレジスト膜を貼り付け、突起電極60のパターンを有するフォトマスクを用いて露光した後、現像することによって、銅板200の上にレジスト210が選択的に形成される。なお、レジストとの密着性向上のために、レジスト膜のラミネート前に、銅板200の表面に研磨、洗浄等の前処理を必要に応じて施すことが望ましい。なお、レジスト210を設けた面と反対側(上面側)の全面にはレジスト保護膜(図示せず)を形成して銅板200を保護しておくことが望ましい。
次に、図3(C)に示すように、レジスト210をマスクとして塩化第二鉄溶液などの薬液を用いたウェットエッチング処理を行うことにより、銅板200の表面S2から突出する所定の円錐台パターンの突起電極60を形成する。この際、突起電極60はその先端部に近づくにつれて径(寸法)が細くなるテーパ状の側面部を有するように形成される。本実施形態の突起電極60における基底部の径、頂部の径、高さは、たとえばそれぞれ、100〜140μmφ、50μmφ、20〜25μmである。
次に、図3(D)に示すように、レジスト210およびレジスト保護膜を剥離剤を用いて剥離する。以上説明した工程により、銅板200に突起電極60が一体的に形成される。なお、レジスト210に代えて銀(Ag)などの金属マスクを採用してもよい。この場合には銅板4zとのエッチング選択比が十分確保されるため、突起電極60のパターニングのさらなる微細化を図ることが可能となる。さらに、突起電極60の頂部面が露出するような開口を有する耐金レジスト(図示せず)をマスクとして、突起電極60の頂部面にNi/Au層からなる金属層62を形成する。
次に、図4(A)に示すように、真空ラミネート法を用いて、突起電極60が設けられた側の銅板200の表面に絶縁樹脂層40を積層する。絶縁樹脂層40としては、上述したように、加圧または加熱により可塑性または変形を引き起こす絶縁材料が用いられる。
次に、図4(B)に示すように、Oプラズマエッチングを用いて、突起電極60の頂部面に設けられた金属層62が露出するように絶縁樹脂層40を薄膜化する。本実施の形態では、金属層62の表面としてAuが露出する。
次に、図4(C)に示すように、塩化第二鉄溶液などの薬液を用いたウェットエッチング処理などにより、突起電極60が設けられた側と反対側の銅板200の表面をエッチバックし銅板200を薄膜化する。この際、主表面S2にはレジスト保護膜(図示せず)を形成して突起電極60、金属層62および銅板200を保護しておき、エッチング処理後にレジスト保護膜を除去する。これにより、所定の厚さ(配線層50の厚さ)に加工され、主表面S2に所定の突起電極60が一体的に設けられた銅板200が形成される。本実施形態の銅板200の厚さは約20μmである。なお、銅板200は本発明の「金属板」の一例である。
次に、図5(A)に示すように、プレス機を構成する一対の平板プレート500、502の間に、半導体基板22と、突起電極60が一体的に形成された銅板200とを設置する。この際に、対応する金属層62と金属層112との位置合わせを行う。平板プレート500、502は、たとえば、SiCで形成される。
次に、図5(B)に示すように、プレス機を用いて加圧成形することにより、対応する金属層62と金属層112とが当接した状態で半導体基板22と銅板200とを仮接着する。プレス加工時の圧力および温度は、それぞれ約17kNおよび100℃である。この工程において、突起電極60の頂部面に設けられた金属層62と、半導体素子20の素子電極110に設けられた金属層112とが金−金接合することにより、突起電極60と素子電極110とが電気的に接続される。
次に、図6(A)に示すように、リソグラフィ技術およびエッチング技術を用いて銅板200を所定のパターンに加工することにより、配線層50(再配線)を形成する。この配線層50は突起電極60が設けられた突起領域52とこれに連続して延在する配線領域54とを有する。
次に、図6(B)に示すように、プレス機を構成する一対の平板プレート500、502の間に、仮接着された半導体基板22と配線層50とを設置する。なお、配線層50側の平板プレートの当接面には、緩衝材504が設けられていることが望ましい。緩衝材504としては、配線層50側から順にPETフィルム/Si基板/グラファイトシートからなる積層体を用いることができる。PETフィルム、Si基板、グラファイトシートの厚さは、それぞれ、たとえば、30μ、625μm、1mmである。緩衝材504を用いて加圧成形することにより、突起領域52に対して配線領域54が半導体基板22の側へ凹むように加工することができる。
次に、図7(A)に示すように、プレス機を用いて加圧成形することにより、対応する金属層62と金属層112とが当接した状態で半導体基板22と配線層50および絶縁樹脂層40とを本圧着する。プレス加工時の圧力および温度は、それぞれ約17kNおよび200℃である。
このとき、絶縁樹脂層40として、加圧により可塑性を引き起こす絶縁材料を用いた場合には、加圧により絶縁樹脂層40が塑性流動を起こし、配線領域54が半導体基板22の側へ凹むように加工することができる。また、絶縁樹脂層40として、加熱により可塑性を引き起こす絶縁材料を用いた場合には、加熱により絶縁樹脂層40が塑性変形し、配線領域54が半導体基板22の側へ凹むように加工することができる。この他、絶縁樹脂層40として、加熱により変形する絶縁材料を用いた場合には、ガラス転移温度程度に加熱により絶縁樹脂層40が変形し、配線領域54が半導体基板22の側へ凹むよう(撓むように)に加工することができる。加圧を解除あるいは室温に冷却する過程で、半導体基板22の側へ配線領域54が沈み込んだ状態で絶縁樹脂層40が硬化する。
本実施の形態では、配線領域54において配線層50の一部が絶縁樹脂層40に沈み込むように、配線領域54が半導体基板22の側へ凹むように加圧成形される。これにより、
配線領域54の配線層50の側面の少なくとも一部に、絶縁樹脂層40の表面が位置する。
なお、配線領域54において配線層50の一部が絶縁樹脂層40に沈み込むことにより、その周囲の配線層50に接する絶縁樹脂層40が盛り上がり、配線層50と絶縁樹脂層40との間にくびれ領域58が生じることがある。
次に、図7(B)に示すように、配線層50および絶縁樹脂層40の上に保護層(フォトソルダーレジスト層)70を積層した後、フォトリソグラフィ法により保護層70の所定領域(はんだボール搭載領域)に開口部72を設ける。保護層70は配線層50の保護膜として機能する。保護層70にはエポキシ樹脂などが採用され、その膜厚は、たとえば、約40μmである。保護層70が絶縁樹脂層40の上に形成されることにより、配線領域54の配線層50の側面の少なくとも一部に、絶縁樹脂層40と保護層70との境界が位置する。ここで、上述のように、配線層50と絶縁樹脂層40との間にくびれ領域58が形成されている場合には、このくびれ領域58に保護層70が入り込むことにより、保護層70と絶縁樹脂層40との接触面積が増大する。これにより、保護層70と絶縁樹脂層40との密着性を向上させることができる。
次に、図7(C)に示すように、保護層70の開口部72にスクリーン印刷法によりはんだボール80を搭載する。具体的には、樹脂とはんだ材をペースト状にしたはんだペーストをスクリーンマスクにより所望の箇所に印刷し、はんだ溶融温度に加熱することではんだボール80を形成する。
次に、図8に示すように、複数の半導体モジュール形成領域130を区画するスクライブライン102に沿って半導体基板22の裏面(下面側)から半導体基板22をダイシングすることにより半導体モジュール10に個別化する。この後、個別化された半導体モジュール10に対して薬液による洗浄処理を行うことで、ダイシング時に発生する残渣などを除去する。以上の工程によれば、実施の形態1に係る半導体モジュール10を製造することができる。
以上説明した実施の形態1に係る半導体モジュールによれば、配線領域54の配線層50の一部が絶縁樹脂層40に沈み込むことにより、配線領域54の配線層50の側面において配線層50と絶縁樹脂層40との接着面積が増加するため、配線層50と絶縁樹脂層40との密着性が向上し、配線層50が絶縁樹脂層40から剥離することが抑制される。この結果として、配線層50に一体的に設けられた突起電極60と素子電極との接続信頼性を向上させることができる。
また、配線層50と絶縁樹脂層40との間にくびれ領域58を形成した場合には、このくびれ領域に保護層70が入り込むことにより、保護層70と絶縁樹脂層40との接触面積が増大する。これにより、保護層70と絶縁樹脂層40との密着性を向上させることができ、ひいては、配線層50に一体的に設けられた突起電極60と素子電極との接続信頼性を向上させることができる。
(実施の形態2)
図9は、実施の形態2に係る半導体モジュール10の構成を示す断面図である。実施の形態2に係る半導体モジュール10の基本構成は、配線層50の側面の形状を除き、実施の形態1と同様である。このため、実施の形態2に係る半導体モジュール10に関して、実施の形態1と同様な構成については説明を省略し、実施の形態1と異なる構成を中心に説明する。
実施の形態2に係る半導体モジュール10では、配線層50の側面59が絶縁樹脂層40および配線層50の積層方向に対して傾いたテーパー状となっている。より詳しくは、配線層50の側面59において、絶縁樹脂層40の側の角部が鋭角であり、絶縁樹脂層40と保護層70との界面が当該角部より上方に位置している。これにより、配線層50の側面59が絶縁樹脂層40および配線層50の積層方向と並行な場合(側面59が絶縁樹脂層40の表面に対して垂直な場合)に比べて、配線層50と絶縁樹脂層40との接触面積をさらに増加させることができ、配線層50と絶縁樹脂層40との密着性をさらに向上させることができる。また、配線層50の側面の角部が絶縁樹脂層40の方へ突き出た構造では、配線層50の側面の角部が絶縁樹脂層40から抜けにくくなるため、配線層50と絶縁樹脂層40との密着性をさらに向上させることができる。
(実施の形態2に係る半導体モジュールの製造方法)
実施の形態2に係る半導体モジュール10の製造方法は、図6(A)に示した工程を除き、実施の形態1と基本的に同様である。本実施の形態では、図6(A)に示した工程に代えて、図10に示すように、配線層50の側面59が絶縁樹脂層40および配線層50の積層方向に対して傾いたテーパー状となるようにエッチング加工する。配線層50の側面59をテーパー状とするには、エッチング液に浸漬させて等方性を高めるような条件下でエッチング加工すればよい。
この後、図7(A)に示すような加圧成形をする際に、絶縁樹脂層40と保護層70との境界が配線層50の鋭角状の角部より上方になるように、配線層50を絶縁樹脂層40に沈み込ませる。以上の工程により、実施の形態2に係る半導体モジュール10を製造することができる。
次に、本発明の半導体モジュールを備えた携帯機器について説明する。なお、携帯機器として携帯電話に搭載する例を示すが、たとえば、個人用携帯情報端末(PDA)、デジタルビデオカメラ(DVC)、音楽プレーヤ、及びデジタルスチルカメラ(DSC)といった電子機器であってもよい。
図11は実施の形態に係る半導体モジュール10を備えた携帯電話の構成を示す図である。携帯電話1111は、第1の筐体1112と第2の筐体1114が可動部1120によって連結される構造になっている。第1の筐体1112と第2の筐体1114は可動部1120を軸として回動可能である。第1の筐体1112には文字や画像等の情報を表示する表示部1118やスピーカ部1124が設けられている。第2の筐体1114には操作用ボタンなどの操作部1122やマイク部1126が設けられている。なお、本発明の各実施形態に係る半導体モジュールはこうした携帯電話1111の内部に搭載されている。なお、このように、携帯電話に搭載した本発明の半導体モジュールとしては、各回路を駆動するための電源回路、RF発生するRF発生回路、DAC、エンコーダ回路、携帯電話の表示部に採用される液晶パネルの光源としてのバックライトの駆動回路などとして採用することが可能である。
図12は図11に示した携帯電話の部分断面図(第1の筐体1112の断面図)である。本発明の実施形態に係る半導体モジュール10は、はんだボール80を介してプリント基板1128に搭載され、こうしたプリント基板1128を介して表示部1118などと電気的に接続されている。また、半導体モジュール10の裏面側(はんだボール80とは反対側の面)には金属基板などの放熱基板1116が設けられ、たとえば、半導体モジュール10から発生する熱を第1の筐体1112内部に篭もらせることなく、効率的に第1の筐体1112の外部に放熱することができるようになっている。
本発明の実施形態に係る半導体モジュールを備えた携帯機器によれば、以下の効果を得ることができる。
半導体モジュール10において、配線層50に一体的に形成された突起電極60と半導体素子20に設けられた素子電極110との接続信頼性が向上した結果、半導体モジュール10の動作信頼性が向上するので、こうした半導体モジュール10を搭載した携帯機器の動作信頼性が向上する。
放熱基板1116を介して半導体モジュール10からの熱を効率的に外部に放熱することができるので、半導体モジュール10の温度上昇が抑制され、導電性部材と配線層との間の熱応力が低減される。このため、放熱基板1116を設けない場合に比べ、半導体モジュール内の導電性部材が配線層から剥離することが防止され、半導体モジュール10の信頼性(耐熱信頼性)が向上する。この結果、携帯機器の信頼性(耐熱信頼性)を向上させることができる。
上記実施の形態で示した半導体モジュール10は小型化が可能であるので、こうした半導体モジュール10を搭載した携帯機器の薄型化・小型化を図ることができる。
実施の形態1に係る半導体モジュールの構成を示す断面図である。 実施の形態1に係る半導体モジュールの製造方法を示す工程断面図である。 実施の形態1に係る半導体モジュールの製造方法を示す工程断面図である。 実施の形態1に係る半導体モジュールの製造方法を示す工程断面図である。 実施の形態1に係る半導体モジュールの製造方法を示す工程断面図である。 実施の形態1に係る半導体モジュールの製造方法を示す工程断面図である。 実施の形態1に係る半導体モジュールの製造方法を示す工程断面図である。 実施の形態1に係る半導体モジュールの製造方法を示す工程断面図である。 実施の形態2に係る半導体モジュールの構成を示す断面図である。 実施の形態2に係る半導体モジュールの製造方法を示す工程断面図である。 実施の形態に係る半導体モジュールを備えた携帯電話の構成を示す図である。 図11に示した携帯電話の部分断面図である。
符号の説明
10 半導体モジュール、20 半導体素子、30 素子搭載用基板、40 絶縁樹脂層、50 配線層、60 突起電極、70 保護層、80 はんだボール。

Claims (7)

  1. 主表面に素子電極が設けられた半導体素子と、
    前記半導体素子の前記主表面に設けられた絶縁層と、
    前記絶縁層の上に設けられた所定パターンの配線層と、
    前記配線層と一体的に設けられ、前記絶縁層を貫通して前記素子電極と電気的に接続された突起部と、
    前記配線層および前記絶縁層の上に設けられた保護層と、
    を備え、
    前記配線層は、前記突起部が設けられた第1の領域とこれに連続して延在する第2の領域とを有し、前記第2の領域における前記配線層は前記第1の領域における前記配線層よりも前記半導体素子の側に凹んで形成され、
    前記第2の領域における前記配線層の側面の少なくとも一部に、前記絶縁層と前記保護層との境界が位置していることを特徴とする半導体モジュール。
  2. 前記第2の領域における前記配線層の側面が前記絶縁層および前記配線層の積層方向に対して傾いている請求項1に記載の半導体モジュール。
  3. 前記第2の領域における前記配線層の側面において、前記絶縁層の側の角部が鋭角であり、前記絶縁層と前記保護層との界面が前記角部より上方に位置している請求項2に記載の半導体モジュール。
  4. 表面に複数の素子電極を有する半導体素子を用意する工程と、
    前記素子電極の位置に対応して突出して設けられた突起電極を金属板に形成する工程と、
    前記金属板と前記半導体素子とを絶縁層を介して仮接着し、前記突起電極が前記絶縁層を貫通することにより、前記突起電極と前記素子電極とを電気的に接続させる工程と、
    前記金属板をパターニングして所定のパターンからなる配線層を形成する工程と、
    前記突起電極の間に設けられた前記配線層を前記半導体素子の側に凹形状に撓ませて、前記配線層の側面の少なくとも一部に、前記絶縁層の表面を位置させる工程と、
    を備えることを特徴とする半導体モジュールの製造方法。
  5. 前記配線層を形成する工程において、前記配線層の側面を前記絶縁層および前記配線層の積層方向に対して傾くように前記金属板をパターニングする請求項4に記載の半導体モジュールの製造方法。
  6. 前記配線層の側面において、前記絶縁層の側の角部が鋭角になるように前記金属板をパターニングし、
    前記絶縁層の表面が前記角部より上方に位置するように、前記配線層を前記半導体素子の側に凹形状に撓ませる請求項5に記載の半導体モジュールの製造方法。
  7. 請求項1乃至3のいずれか1項に記載の半導体モジュールを搭載したことを特徴とする携帯機器。
JP2008251600A 2008-09-29 2008-09-29 半導体モジュールおよび半導体モジュールの製造方法、および携帯機器 Pending JP2010087034A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008251600A JP2010087034A (ja) 2008-09-29 2008-09-29 半導体モジュールおよび半導体モジュールの製造方法、および携帯機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008251600A JP2010087034A (ja) 2008-09-29 2008-09-29 半導体モジュールおよび半導体モジュールの製造方法、および携帯機器

Publications (1)

Publication Number Publication Date
JP2010087034A true JP2010087034A (ja) 2010-04-15

Family

ID=42250749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008251600A Pending JP2010087034A (ja) 2008-09-29 2008-09-29 半導体モジュールおよび半導体モジュールの製造方法、および携帯機器

Country Status (1)

Country Link
JP (1) JP2010087034A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210034146A (ko) * 2019-09-19 2021-03-30 삼성전자주식회사 반도체 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210034146A (ko) * 2019-09-19 2021-03-30 삼성전자주식회사 반도체 패키지
KR102711421B1 (ko) 2019-09-19 2024-09-30 삼성전자주식회사 반도체 패키지

Similar Documents

Publication Publication Date Title
JP5135246B2 (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器
WO2010067610A1 (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP5091600B2 (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP4902558B2 (ja) 半導体モジュールの製造方法
WO2011052744A1 (ja) 素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器
JP2010087229A (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP5830702B2 (ja) 回路装置の製造方法
JP2008135719A (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP4753960B2 (ja) 半導体モジュール、半導体モジュールの製造方法
JP2008053693A (ja) 半導体モジュール、携帯機器、および半導体モジュールの製造方法
JP4588091B2 (ja) 半導体モジュールの製造方法
JP2009158830A (ja) 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
JP5134899B2 (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
US20100140797A1 (en) Device mounting board and method of manufacturing the board, semiconductor module and method of manufacturing the module
JP2008218521A (ja) 回路装置およびその製造方法
JP5295211B2 (ja) 半導体モジュールの製造方法
JP2010040610A (ja) 半導体モジュールおよび半導体モジュールを備える携帯機器
JP2010087034A (ja) 半導体モジュールおよび半導体モジュールの製造方法、および携帯機器
JP4806468B2 (ja) 半導体モジュール
JP5061010B2 (ja) 半導体モジュール
JPWO2011043102A1 (ja) 回路基板
JP5140565B2 (ja) 素子搭載用基板、半導体モジュール、および携帯機器
JP5002633B2 (ja) 半導体モジュールおよび携帯機器
JP2009212114A (ja) 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器
US20100248429A1 (en) Method for manufacturing semiconductor modules