CN108735706B - 电子元件安装用基板、电子装置以及电子模块 - Google Patents

电子元件安装用基板、电子装置以及电子模块 Download PDF

Info

Publication number
CN108735706B
CN108735706B CN201810070963.7A CN201810070963A CN108735706B CN 108735706 B CN108735706 B CN 108735706B CN 201810070963 A CN201810070963 A CN 201810070963A CN 108735706 B CN108735706 B CN 108735706B
Authority
CN
China
Prior art keywords
electronic component
base portion
substrate
mounting
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810070963.7A
Other languages
English (en)
Other versions
CN108735706A (zh
Inventor
舟桥明彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN108735706A publication Critical patent/CN108735706A/zh
Application granted granted Critical
Publication of CN108735706B publication Critical patent/CN108735706B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Led Device Packages (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供电子元件安装用基板、电子装置以及电子模块，减少在电子元件安装用基板的外周部产生阴影的情况，并提高电子装置以及电子模块的安装性。电子元件安装用基板(1)具有基部(2a)，该基部在上表面具有安装电子元件(10)的安装区域(4)。基部(2a)具有在俯视下位于安装区域(4)的端部的电极焊盘。电子元件安装用基板(1)在比基部(2a)的电极焊盘(3)更靠外侧的位置处，具有位于基部(2a)的上表面的框体(2b)。框体(2b)的侧面从框体(2b)的上端一直到下端倾斜，并且在俯视下从上端一直到下端向外侧扩展。

Description

电子元件安装用基板、电子装置以及电子模块
技术领域
本发明涉及安装电子元件例如CCD(Charge Coupled Device：电荷耦合器件)型或者CMOS(Complementary Metal Oxide Semiconductor：互补金属氧化物半导体)型等摄像元件、LED(Light Emitting Diode：发光二极管)等发光元件或者集成电路等的基板、电子装置以及电子模块。
背景技术
在现有技术中，已知具备由绝缘层构成的布线基板的电子元件安装用基板。此外，已知在这样的电子元件安装用基板安装了电子元件的电子装置(参照JP特开2005-340539号公报)。
在JP特开2005-340539号公报中，记载了以下绝缘基板，即，为了减少透镜固定构件的粘接固定、摄像元件的搭载以及搬运等中来自外部的外力导致的角部缺损或者破裂，仅对上表面与侧面之间的角部进行了倒角。但是，该专利文献记载的那样，若仅对绝缘基板的上表面与侧面之间的角部进行倒角，则容易因照明，在绝缘基板的周围产生阴影。由此，例如有时会在传递并搭载绝缘基板时等图像识别的工序、或者在识别绝缘基板的外缘后安装电子元件的工序等中，将阴影识别为外形线。
发明内容
本发明的一个形式涉及的电子元件安装用基板的特征在于，具备：基部，在上表面具有安装电子元件的安装区域；电极焊盘，在俯视下位于所述安装区域的端部；以及框体，在比所述电极焊盘更靠外侧的位置处，位于所述基部的上表面，所述框体的侧面从所述框体的上端起一直到下端倾斜，并且在俯视下从所述上端起一直到所述下端向外侧扩展。
本发明的其他形式涉及的电子元件安装用基板的特征在于，具备：基部，具有安装电子元件的安装区域；以及电极焊盘，在俯视下位于所述安装区域的端部，所述基部的侧面在所述电极焊盘的外侧，从所述基部的上端起一直到所述基部的下端倾斜，并且在俯视下从所述上端起一直到所述下端向外侧扩展。
本发明的一个形式涉及的电子装置具备：电子元件安装用基板；电子元件，安装在所述安装区域；以及盖体，被设置成在所述框体的上端覆盖所述电子元件。
本发明的一个形式涉及的电子模块具备：电子装置；以及位于所述电子装置的上表面的外壳。
附图说明
图1(a)是表示本发明的第1实施方式涉及的电子元件安装用基板以及电子装置的外观的俯视图，图1(b)是与图1(a)的X1-X1线对应的纵剖视图。
图2(a)是表示本发明的第1实施方式的其他形式涉及的电子元件安装用基板以及电子装置的外观的俯视图，图2(b)是与图2(a)的X2-X2线对应的纵剖视图。
图3(a)是表示本发明的第1实施方式的其他形式涉及的电子元件安装用基板、电子装置以及电子模块的外观的俯视图，图3(b)是与图3(a)的X3-X3线对应的纵剖视图。
图4(a)是表示本发明的第2实施方式涉及的电子元件安装用基板以及电子装置的外观的俯视图，图4(b)是与图4(a)的X4-X4线对应的纵剖视图。
图5(a)是表示本发明的第3实施方式涉及的电子元件安装用基板以及电子装置的外观的俯视图，图5(b)是与图5(a)的X5-X5线对应的纵剖视图。
图6(a)是表示本发明的第4实施方式涉及的电子元件安装用基板以及电子装置的外观的俯视图，图6(b)是与图6(a)的X6-X6线对应的纵剖视图。
图7(a)是表示本发明的第5实施方式涉及的电子元件安装用基板以及电子装置的外观的俯视图，图7(b)是与图7(a)的X7-X7线对应的纵剖视图。
符号说明
1····电子元件安装用基板
2····基板
2a···基部
2b···框体
3····电极焊盘
4····安装区域
5····定位图案
6····其他基板
10···电子元件
12···盖体
13···元件接合材料
14···盖体接合材料
21···电子装置
31···电子模块
32···外壳
具体实施方式
<电子元件安装用基板以及电子装置的结构>
以下，参照附图说明本发明的几个例示性的实施方式。另外，在以下的说明中，电子装置是在电子元件安装用基板安装了电子元件，且将盖体接合在电子元件安装用基板的上表面的结构。此外，电子模块是具有被设置成覆盖电子元件安装用基板的上表面侧、下表面侧或电子装置的外壳或者构件的结构。对于电子元件安装用基板、电子装置以及电子模块来说，可以将任一个方向设为上方或者下方，但是为了便于说明，定义直角坐标系xyz，并将z方向的正侧设为上方。
(第1实施方式)
参照图1～图3，说明本发明的第1实施方式的电子装置21以及电子元件安装用基板1。本实施方式的电子装置21具备电子元件安装用基板1和电子元件10。另外，图1～图3示出了电子装置21，图3示出了电子模块。
电子元件安装用基板1具有基部2a，该基部2a在上表面具有安装电子元件10的安装区域4。基部2a具有在俯视下位于安装区域4的端部的电极焊盘3。电子元件安装用基板1在比基部2a的电极焊盘3更靠外侧的位置处，具有位于基部2a的上表面的框体2b。框体2b的侧面从框体2b的上端起一直到下端倾斜，并且在俯视下从上端起一直到下端向外侧扩展。
电子元件安装用基板1具有基部2a，该基部2a在上表面具有安装电子元件10的安装区域4。基部2a具有在俯视下位于安装区域4的端部的电极焊盘。电子元件安装用基板1在比基部2a的电极焊盘3更靠外侧的位置处，具有位于基部2a的上表面的框体2b。另外，这里，将由框体2b和基部2a构成的物体、仅由框体2b构成的物体、或者仅由基部2a构成的物体总称为基板2。
安装区域4可以设置在基板2的中心部附近，也可以设置在从基板2的中心部偏离的位置处。另外，安装区域4只要在俯视下与电子元件10的一部分重叠即可，可以比电子元件10的外缘大，也可以比电子元件10的外缘小。
电子元件安装用基板1的基部2a以及框体2b可以将多个绝缘层层叠，也可以一体形成。构成基部2a以及框体2b的绝缘层的材料例如使用电绝缘性陶瓷或者树脂(例如，塑料、热塑性树脂)等。此外，基部2a可以由金属材料构成。
作为使用为形成基部2a以及框体2b的绝缘层的材料的电绝缘性陶瓷，例如，有氧化铝质烧结体、莫来石质烧结体、碳化硅质烧结体、氮化铝质烧结体、氮化硅质烧结体或者玻璃陶瓷烧结体等。作为使用为形成基部2a以及框体2b的绝缘层的材料的树脂，例如，有热塑性的树脂、环氧树脂、聚酰亚胺树脂、丙烯树脂、苯酚树脂或者氟系树脂等。作为氟系树脂，例如有聚酯树脂或者四氟乙烯树脂等。
形成基部2a以及框体2b的绝缘层可以将由前述的材料构成的绝缘层在上下层叠多个而形成。形成基部2a以及框体2b的绝缘层可以如图1所示那样由两层～三层的绝缘层形成，也可以由四层以上的绝缘层形成。在绝缘层为两层～三层的情况下，能够实现电子元件安装用基板1的薄型化。此外，在绝缘层为六层以上的情况下，能够提高电子元件安装用基板1的刚性。此外，如图1～图2所示的例子那样，可以在框体2b设置开口部，在使所设置的开口部的大小不同的上表面形成台阶部，也可以在台阶部设置后述的电极焊盘3。
基部2a和框体2b可以由同一材料构成，也可以由不同的材料构成。例如，在基部2a和框体2b由不同的材料构成时，基部2a和框体2b可以使用接合材料等来接合。
基板2例如其最外周的一边的大小为0.3mm～10cm，在俯视下基板2为矩形形状时，可以是正方形，也可以是长方形。此外，例如，基板2的厚度在0.2mm以上。
电子元件安装用基板1具有位于安装区域4的端部的电极焊盘3。在此，电极焊盘3在俯视下与安装区域4的端部重叠即可，可以设置在基板2的基部2a或者框体2b中的任一方，或者在这两处都设置。此外，所谓安装区域4的端部是指，安装区域4的中心以外的点。此外，所谓电极焊盘3是指，将电极焊盘3和电子元件10连接的元件接合材料13被连接的区域，可以有导通到比其更内侧或者更外侧的布线延伸。
可以在基板2的上表面、侧面或者下表面设置外部电路连接用的电极。外部电路连接用的电极将基部2a以及框体2b和外部电路基板、或者电子装置21和外部电路基板电连接。
进一步地，可以在基板2的内部，在电极焊盘3以外设置形成在绝缘层间的内部布线以及将内部布线彼此上下连接的贯通导体。这些内部布线或者贯通导体可以露出到基板2的表面。利用该内部布线或者贯通导体，可以将电极焊盘3和外部电路连接用的电极分别电连接。
电极焊盘3、外部电路连接用的电极、内部布线以及贯通导体在基板2由电绝缘性陶瓷构成的情况下，由含有钨(W)、钼(Mo)、锰(Mn)、银(Ag)或铜(Cu)或者从这些当中选出的至少一种以上的金属材料的合金等构成。此外，电极焊盘3、外部电路连接用的电极、内部布线以及贯通导体在基板2由树脂构成的情况下，由含有铜(Cu)、金(Au)、铝(A1)、镍(Ni)、钼(Mo)或钛(Ti)或者从这些当中选出的至少一种以上的金属材料的合金等构成。或者，在构成基板2的基部2a和框体2b分别由不同的材料构成时，利用各自材料中的上述的材料，可以分别设置电极焊盘3、外部电路连接用的电极、内部布线以及贯通导体。
可以在电极焊盘3、外部电路连接用的电极、内部布线以及贯通导体的露出表面设置镀覆层。根据该结构，能够保护外部电路连接用的电极、内部布线以及贯通导体的露出表面，抑制氧化。
电子元件安装用基板1的框体2b的侧面从框体2b的上端起一直到下端倾斜，并且在俯视下从上端起一直到下端向外侧扩展。即，侧视时形成为梯形。在构成框体2b的材料由电绝缘性陶瓷或者树脂构成时，为了减少电子模块的外壳的粘接固定、电子元件10的安装以及框体2b的搬运等中来自外部的外力导致的角部缺损或者破裂，有时仅对框体2b的上表面与侧面之间的角部进行倒角。但是，若仅对框体2b的上表面与侧面之间的角部进行倒角，则可能容易因照明而在绝缘基板的周围产生阴影。由此，例如，可能会在传递并搭载框体2b时等图像识别的工序中、或者在识别框体2b的外缘来安装电子元件10的工序等中将阴影的线误识别为外形线，从而引起安装不良。
相对于此，本发明的实施方式涉及的电子元件安装用基板1通过如上述那样构成，能够减少在电子元件安装用基板1的外周部产生阴影。这是因为，通过侧面倾斜，在检查时阻挡从上方照射的光的壁会变少。即，因光的阻挡而产生的电子元件安装用基板1的外形的阴影在俯视下很难在比电子元件安装用基板1的外缘更靠外侧的位置处产生。因而，能够减少例如在传递并搭载框体2b时等图像识别的工序中、或者在识别框体2b的外缘来安装电子元件10的工序等中将阴影的线误识别为外形线，从而能够减少安装不良。
如图1～图3所示的例子那样，电子元件安装用基板1在俯视下可以是基部2a的外缘比框体2b的外缘更靠外侧突出。在基部2a的外缘比框体2b的外缘更靠外侧突出时，由于能够在突出的基部2a的上表面安装电子部件、或者与外部电路基板连接，所以能够实现电子装置21的高性能化。另外，此时，通过框体2b的侧面从框体2b的上端起一直到下端倾斜，从而能够减少在将框体2b传递并搭载到基部2a的工序的图像识别的工序中将框体2b的阴影的线误识别为外形线。进而，能够减少安装不良。
此外，如图2以及图3所示的例子那样，可以在基部2a的突出的区域的上表面设置定位图案5。由此，能够进一步简化框体2b的安装工序，并且能够检测框体2b的旋转或者安装偏差。
基部2a可以如图1以及图2所示的例子那样，由多个绝缘层构成。此外，也可以如图3所示的例子那样是由单层的绝缘层或者金属材料构成的平板。
在基部2a由多个绝缘层构成时，也能够在基部2a的内面设置布线导体，所以能够形成电路，从而能够实现电子装置21的电特性的提高。此外，通过基部2a由多个绝缘层构成，能够提高基部2a的强度。
在如图3所示的例子那样基部2a是由单层的绝缘层或者金属材料构成的平板时，电子装置21可实现薄型化。此外，在基部2a是由金属材料构成的平板时，能够提高电子装置21的散热性，所以即使在安装电子装置21时电子装置发热，也能够降低因发热导致的误动作的可能性。
定位图案5可以利用与电极焊盘3相同的材料设置，也可以利用不同的材料设置。此外，可以在表面被覆镀覆层，也可以不被覆。此外，在例如基部2a是由金属材料构成的平板时，定位图案5可以由设置在基部2a的缺口构成。
此外，作为形成基部2a的金属材料，例如，可列举不锈钢(SUS)、Fe-Ni-Co合金、42合金、铜(Cu)或者铜合金等。例如，在框体2b是具有大约5×10-6/℃～10×10-6/℃的热膨胀率的氧化铝质烧结体的情况下，基部2a能够使用具有大约10×10-6/℃～17×10-6/℃的热膨胀率的不锈钢(SUS410或者SUS304等)。
在该情况下，由于框体2b和基部2a的热收缩差/热膨胀差变小，所以能够减少施加至框体2b与基部2a之间的应力，能够减少框体2b或者基部2a发生变形。其结果，能够减少在框体2b产生裂纹或者破裂。
在基板2的基部2a和框体2b由同一材料构成时，框体2b和基部2a可以一体形成。由此，将基部2a和框体2b牢固地连接。因而，能够减少因安装电子元件10的热等使得基部2a和框体2b背离或者偏移的情况。
基板2的下表面和侧面(斜面)所成的角度θ只要是很难从各个工序中所使用的光源的位置向外周部产生阴影的角度即可，例如可以是45°≤θ＜90°。若角度θ在45°以上，则能够降低由基板2的下表面和侧面(斜面)形成的角部变脆而导致的缺损等的发生的可能性。通过使角度θ小于90°，能够进一步降低上述的缺损等的可能性，并且能够更加充分地发挥减少在外周部产生阴影的效果。
<电子装置的结构>
图1～图2示出了电子装置21的例子。电子装置21具备：电子元件安装用基板1；安装在电子元件安装用基板1的安装区域4的电子元件10；以及被设置成覆盖电子元件10的盖体12。
电子装置21具有：电子元件安装用基板1；以及安装在电子元件安装用基板1的安装区域4的电子元件10。电子元件10例如是CMOS(Complementary Metal OxideSemiconductor)、CCD(Charge Coupled Device)等摄像元件、或者LED(Light EmittingDiode)等发光元件、或者LSI(Large Scale Integrated)等集成电路等。另外，电子元件10可以经由粘接材料配置在基板2(基部2a)的上表面。该粘接材料例如可使用银环氧树脂或者热固化性树脂等。
电子装置21可以具有覆盖电子元件10并且与电子元件安装用基板1的上表面接合的盖体12。在此，电子元件安装用基板1可以在框体2b的上表面连接盖体12，也可以设置支撑盖体12且在框体2b的上表面被设置成包围电子元件10的框状体。此外，框状体可以由与框体2b相同的材料构成，也可以由其他材料构成。
在框状体和框体2b由相同的材料构成的情况下，框状体和框体2b可以设置开口部等从而与最上层的绝缘层一体化地制作，也可以利用另行设置的钎料等分别接合。
此外，作为框状体和框体2b由不同材料构成的例子，有框状体由与盖体接合材料14相同的材料构成的情况，该盖体接合材料14接合盖体12和框体2b。此时，通过将盖体接合材料14设置得厚，从而能够同时具备粘接的效果和作为框状体(支撑盖体12的构件)的效果。此时的盖体接合材料14例如可列举由热固化性树脂或者低熔点玻璃或者金属成分构成的钎料等。此外，也有时框状体和盖体12由相同的材料构成，此时，框状体和盖体12可以构成为同一个体。
盖体12例如在电子元件10为CMOS、CCD等摄像元件、或者LED等发光元件的情况下，使用玻璃材料等透明度高的构件。此外，盖体12在例如电子元件10是集成电路等时，可以使用金属制材料或者有机材料。
盖体12经由盖体接合材料14与电子元件安装用基板1接合。作为构成盖体接合材料14的材料，例如有由热固化性树脂或者低熔点玻璃或者金属成分构成的钎料等。
电子装置21具有图1～图3所示那样的电子元件安装用基板1。由此，能够提高电子元件10的安装性。
<电子模块的结构>
图3示出使用了电子元件安装用基板1的电子模块31的一例。电子模块31具有电子装置21和被设置成覆盖电子装置21的上表面或者电子装置21的外壳32。另外，在以下所示的例子中，为了说明，以摄像模块作为例子进行说明。
电子模块31具有外壳32(透镜支架)。通过具有外壳32，能够进一步提高气密性或者减少来自外部的应力直接施加至电子装置21。外壳32例如由树脂或者金属材料等构成。此外，在外壳32为透镜支架时，外壳32可以组装由树脂、液体、玻璃或者水晶等构成的一个以上的透镜。此外，外壳32可以附带进行上下左右的驱动的驱动装置等，并与电子元件安装用基板1电连接着。
另外，外壳32可以在俯视下在四个方向的至少一个边上设置有开口部。并且，可以从外壳32的开口部插入外部电路基板，从而与电子元件安装用基板1电连接。此外，外壳32的开口部在将外部电路基板与电子元件安装用基板1电连接后，可以利用树脂等密封材料等封闭开口部的间隙，从而密封电子模块31的内部。
<电子元件安装用基板以及电子装置的制造方法>
接着，说明本实施方式的电子元件安装用基板1以及电子装置21的制造方法的一例。另外，下面所示的制造方法的一例是对于基部2a以及框体2b使用多连片布线基板的制造方法。
(1)首先，形成构成基部2a以及框体2b的陶瓷生片。例如，在得到作为氧化铝(Al2O3)质烧结体的基部2a以及框体2b的情况下，在Al2O3的粉末中添加二氧化硅(SiO2)、氧化镁(MgO)或者氧化钙(CaO)等粉末作为烧结助剂，进一步添加适当的粘合剂、溶剂以及增塑剂，接着将这些混合物混炼成膏状。之后，利用刮刀法或者压延辊法等成形方法得到多连片用的陶瓷生片。
另外，在基部2a以及框体2b例如由树脂构成的情况下，能够使用可成形为给定形状的模具，通过以传递模塑法或者注射模塑法等成形，从而形成基部2a以及框体2b。此外，基部2a以及框体2b例如可以如玻璃环氧树脂那样将树脂浸渍到由玻璃纤维构成的基材中。在该情况下，将环氧树脂的前驱体浸渍到由玻璃纤维构成的基材，在给定温度下使该环氧树脂前驱体热固化，从而能够形成基部2a以及框体2b。
此外，在此，在基部2a是由金属材料构成的平板时，能够对给定的金属材料利用使用了冲压模具的冲压加工或者蚀刻加工等来制作基部2a。另外，在基部2a和框体2b由不同的材料构成时，能够利用上述的各个方法分别设置。
(2)接着，利用丝网印刷法等，在通过上述(1)的工序得到的陶瓷生片中，将金属膏涂敷或者填充到成为电极焊盘3、外部电路连接用电极、内部布线以及贯通导体的部分。通过在由前述的金属材料构成的金属粉末中加入适当的溶剂以及粘合剂并进行混炼，从而调整成适度的粘度来制作该金属膏。另外，金属膏为了提高与基部2a以及框体2b的接合强度，可以包含玻璃或者陶瓷。此外，通过在基部2a的表面的给定部位涂敷金属膏，从而能够形成定位图案5。
(3)接着，利用模具等对前述的生片进行加工。在此，可以在成为框体2b的生片的中央部形成开口部。
(4)接着，将成为各绝缘层的陶瓷生片层叠并加压。由此，可以将基部2a以及框体2b层叠，制作成为基板2(电子元件安装用基板1)的陶瓷生片层叠体。另外，在该阶段，通过利用模具来按压成为侧面的部位，从而能够形成从上端起一直到下端倾斜并且在俯视下从上端起一直到下端向外侧扩展的侧面。
(5)接着，将该陶瓷生片层叠体在大约1500℃～1800℃的温度下烧成，得到将基部2a以及框体2b、或者排列多个基板2(电子元件安装用基板1)而成的多连片布线基板。另外，通过该工序，前述的金属膏与成为基部2a以及框体2b、或者基板2(电子元件安装用基板1)的陶瓷生片同时被烧成，成为电极焊盘3、外部电路连接用电极、内部布线以及贯通导体。
(6)接着，将烧成后得到的多连片布线基板分割成多个基部2a以及框体2b、或者基板2(电子元件安装用基板1)。在该分割中，能够使用以下方法等，即，预先沿着会成为基部2a以及框体2b、或者基板2(电子元件安装用基板1)的外缘的部位，在多连片布线基板形成分割槽，沿着该分割槽断开来进行分割，或者，利用切片法等沿着基部2a以及框体2b、或者基板2(电子元件安装用基板1)的会成为外缘的部位进行切断。另外，能够通过在烧成后利用切片装置切成厚度比多连片布线基板的厚度小来形成分割槽，但是也可以将刀具刀刃推至多连片布线基板用的陶瓷生片层叠体、或者利用切片装置切成厚度比陶瓷生片层叠体的厚度更小来形成分割槽。
另外，在将刀具刀刃推到该陶瓷生片层叠体的工序中，通过使刀具刀刃的刃角锋利，从而能够形成从上端起一直到下端倾斜并且在俯视下从上端起一直到下端向外侧扩展的侧面。此外，通过将分割成各单片的基部2a以及框体2b的侧面通过研磨等形成为从上端起一直到下端倾斜并且在俯视下从上端起一直到下端向外侧扩展，从而能够形成从上端起一直到下端倾斜并且在俯视下从上端起一直到下端向外侧扩展的侧面。另外，在此，通过将分割成单片的基部2a以及框体2b接合，从而能够制作电子元件安装用基板1。
(7)接着，在电子元件安装用基板1安装电子元件10。电子元件10利用引线接合等与电子元件安装用基板1电接合。此外，此时，可以在电子元件10或者电子元件安装用基板1设置粘接材料等，由此在电子元件安装用基板1进行固定。此外，可以在将电子元件10安装在电子元件安装用基板1后，利用盖体接合材料14来接合盖体12。
通过如以上(1)～(7)的工序那样装配电子元件安装用基板1并安装电子元件10，能够制作电子装置21。另外，并不指定上述(1)～(7)的工序的顺序。
(第2实施方式)
接着，参照图4，说明本发明的第2实施方式的电子元件安装用基板1。在本实施方式的电子元件安装用基板1中，与第1实施方式的电子元件安装用基板1的不同点在于，基部2a其侧面从上端起直到下端都倾斜。
在图4所示的例子中，基部2a的侧面从基部2a的上端一直到下端倾斜，并且在俯视下从上端一直到下端向外侧扩展。由此，在将框体2b已被接合到基部2a的状态的基板2与外部电路基板相连接的工序、或者以基部2a的外边为基准安装电子元件10的工序的图像识别的过程中，能够减少将基部2a的阴影的线误识别为外形线的情况，从而能够减少安装不良情况。
在此，基部2a和框体2b的侧面的倾斜角度可以相同，也可以不同。在基部2a和框体2b的侧面的倾斜角度相同的情况下，能够共用设置倾斜的夹具。此外，在基部2a和框体2b的侧面的倾斜角度不同的情况下，在基部2a所使用的图像机的照明(例如在外部电路基板安装时的图像机)和框体2b所使用的图像机的照明(例如在基部2a安装框体2b时的图像机)不同的情况下，能够设置适于分别减少阴影的产生的角度。
作为制作成使基部2a的侧面从上端一直到下端倾斜并且在俯视下从上端一直到下端向外侧扩展的方法，能够与第1实施方式记载的框体2b的制造方法同样地制作。
另外，在图4所示的例子中，基部2a由多个层构成，但是可以是金属材料的平板，在该情况下，例如能够通过进行加热并使用模具的按压等，来制作侧面的倾斜。
(第3实施方式)
接着，参照图5，说明本发明的第3实施方式的电子元件安装用基板1。在本实施方式的电子元件安装用基板1中，与第2实施方式的电子元件安装用基板1的不同点在于，基部2a和框体2b的侧面的倾斜相连。
在图5所示的例子中，基部2a的侧面从基部2a的上端起一直到下端倾斜并且在俯视下从上端起一直到下端向外侧扩展。进而，基部2a和框体2b的侧面从框体2b的上端一直到基部2a的下端连续地倾斜。由此，在将基板2与外部电路基板连接的工序或者以基板2的外边为基准来安装电子元件10的工序的图像识别的过程中能够减少将基板2的阴影误识别为外形线的情况，从而能够减少安装不良。
此外，在图5所示的例子的结构中，能够在将框体2b和基部2a一体化的状态下在侧面设置倾斜。因而，由于提高框体2b和基部2a的接合强度的同时，设置倾斜的工序一次就可完成，所以能够更容易地制作具有倾斜的电子元件安装用基板1。
作为制作成基部2a和框体2b的侧面从框体2b的上端起一直到基部2a的下端连续地倾斜的方法，例如在基板2由电绝缘性陶瓷构成时，能够在第1实施方式记载的制造方法中，首先将框体2b和基部2a加压层叠，制作基板2的陶瓷层叠体，对陶瓷层叠体进行与框体2b同样的制作。
(第4实施方式)
参照图6，说明本发明的第4实施方式的电子装置21以及电子元件安装用基板1。本实施方式的电子装置21具备电子元件安装用基板1和电子元件10。另外，在本实施方式中，在图6中示出电子装置21。另外，在图6中示出的电子装置21中，省略了盖体12。
电子元件安装用基板1具有基部2a，该基部2a具有安装电子元件10的安装区域4。基部2a具备在俯视下位于安装区域4的端部的电极焊盘3。基部2a的侧面在电极焊盘3的外侧从基部2a的上端起一直到基部2a的下端倾斜，并且在俯视下从上端起一直到下端向外侧扩展。
在此，电子装置21的构造、基本的构造以及构成电子元件安装用基板1的基部2a、电极焊盘3、安装区域4以及其他基本的条件/结构/材料与第1实施方式类似或者相同，所以省略说明。以下，仅说明第4实施方式的特征部分以及与第1实施方式不同的部分。
电子元件安装用基板1具有基部2a，该基部2a具有安装电子元件10的安装区域4。
安装区域4可以设置在基部2a的中心部附近，也可以设置从基部2a的中心部偏离的位置处。另外，安装区域4在俯视下与电子元件10的一部分重叠即可，可以比电子元件10的外缘大，也可以如后述的图7那样比电子元件10的外缘小。安装区域4可以设置在基部2a的上表面，也可以如后述的图7那样设置在基部2a的下表面。另外，电极焊盘3在俯视下与安装区域4的端部重叠即可，例如在安装区域4位于基部2a的下表面时，电极焊盘3设置在基部2a的上表面或者下表面中的至少任一个面即可。
基部2a在图6所示的例子中是平板形状，但是也可以如后述的图7所示的例子那样，在安装区域4的一部分设置贯通孔。此外，可以在设置于基部2a的贯通孔的内部收纳电子元件10。电子元件安装用基板1的基部2a的侧面在电极焊盘3的外侧从基部2a的上端起一直到基部2a的下端倾斜，并且在俯视下从上端起一直到下端向外侧扩展。
在构成基部2a的材料由电绝缘性陶瓷、树脂或者金属材料构成时，为了减少电子模块的外壳的粘接固定、电子元件10的安装以及基部2a的搬运等中来自外部的外力导致角部的缺损或者破裂，有时仅对基部2a的上表面与侧面之间的角部进行倒角。但是，若仅对基部2a的上表面与侧面之间的角部进行倒角，则可能会容易因照明而在绝缘基板的周围产生阴影。由此，例如，可能会在将基部2a安装在外部电路基板时进行传递并搭载时的图像识别的工序中、或者在识别基部2a的外缘来安装电子元件10的工序等中，将阴影的线误识别为外形线，从而引起安装不良。
相对于此，本发明的实施方式涉及的电子元件安装用基板1是上述那样的结构，能够减少在电子元件安装用基板1的外周部产生阴影。因而，例如能够减少在传递并搭载基部2a时等图像识别的工序中、或者在识别基部2a的外缘来安装电子元件10的工序等中将阴影的线误识别为外形线，从而能够减少安装不良。
<电子装置的结构>
图6示出电子装置21的例子。另外，图6中省略了盖体12。电子装置21具备：电子元件安装用基板1；安装于电子元件安装用基板1的安装区域4的电子元件10；以及被设置成覆盖电子元件10的盖体12。以下，由于电子装置21的结构/条件/材料等与第1实施方式记载的内容相同，所以省略说明。
电子装置21可以设置支撑盖体12且在基部2a的上表面被设置成包围电子元件10的框状体。此外，框状体可以由与基部2a相同的材料构成，也可以由其他材料构成。此外，框状体的侧面也可以同样地从上端一直到下端倾斜，并且在俯视下从上端一直到下端向外侧扩展。
在框状体和基部2a由相同材料构成的情况下，框状体和基部2a可以设置开口部等，与最上层的绝缘层一体化地制作。此外，也可以利用另行设置的钎料等分别接合。
此外，作为框状体和基部2a由不同材料构成的例子，有框状体由与盖体接合材料14相同的材料构成的情况，该盖体接合材料14接合盖体12和基部2a。此时，通过将盖体接合材料14设置得厚，从而能够同时具有粘接的效果和作为框状体(支撑盖体12的构件)的效果。此时的盖体接合材料14例如可列举由热固化性树脂或者低熔点玻璃或者金属成分构成的钎料等。此外，也有框状体和盖体12由相同的材料构成的情况，此时框状体和盖体12可以构成为同一个体。
电子装置21具有图6所示那样的电子元件安装用基板1。由此，能够提高电子元件10的安装性。
<电子模块的结构>
接着，示出使用了电子元件安装用基板1的电子模块31的一例。电子模块31具有电子装置21和被设置成覆盖电子装置21的上表面或者电子装置21的外壳32。以下，电子模块31的结构/条件/材料等与第1实施方式记载的内容相同，所以省略说明。
<电子元件安装用基板以及电子装置的制造方法>
接着，说明本实施方式的电子元件安装用基板1以及电子装置21的制造方法的一例。另外，下面所示的制造方法的一例是对基部2a使用多连片布线基板的制造方法。
(1)首先，形成构成基部2a的陶瓷生片。例如，在得到作为氧化铝(Al2O3)质烧结体的基部2a的情况下，在Al2O3的粉末中添加二氧化硅(SiO2)、氧化镁(MgO)或者氧化钙(CaO)等粉末作为烧结助剂，进一步添加适当的粘合剂、溶剂以及增塑剂，接着将这些混合物混炼成膏状。之后，利用刮刀法或者压延辊法等成形方法得到多连片用的陶瓷生片。
另外，在基部2a例如由树脂构成的情况下，能够使用可成形为给定形状的模具，通过以传递模塑法或者注射模塑法等成形，形成基部2a。此外，基部2a例如可以如玻璃环氧树脂这样将树脂浸渍到由玻璃纤维构成的基材中。在该情况下，将环氧树脂的前驱体浸渍到由玻璃纤维构成的基材，在给定温度下使该环氧树脂前驱体热固化，从而能够形成基部2a。
(2)接着，利用丝网印刷法等，在通过上述(1)的工序得到的陶瓷生片中，将金属膏涂敷或者填充到成为电极焊盘3、外部电路连接用电极、内部布线以及贯通导体的部分。通过在由前述的金属材料构成的金属粉末中加入适当的溶剂以及粘合剂并进行混炼，从而调整成适度的粘度来制作该金属膏。另外，金属膏为了提高与基部2a的接合强度，可以包含玻璃或者陶瓷。
(3)接着，利用模具等对前述的生片进行加工。在此，可以如后述的图7所示的例子那样在成为基部2a的生片的中央部形成贯通孔。
(4)接着，将成为各绝缘层的陶瓷生片层叠并加压。另外，在该阶段，通过利用模具来按压成为侧面的部位，由此能够形成从上端起一直到下端倾斜并且在俯视下从上端起一直到下端向外侧扩展的侧面。
(5)接着，将该陶瓷生片层叠体在大约1500℃～1800℃的温度下烧成，得到将基部2a排列多个而成的多连片布线基板。另外，利用该工序，前述的金属膏与成为基部2a的陶瓷生片同时被烧成，成为电极焊盘3、外部电路连接用电极、内部布线以及贯通导体。
(6)接着，将烧成后得到的多连片布线基板分割成多个基部2a。在该分割中，能够使用以下方法等，即，预先沿着基部2a的成为外缘的部位在多连片布线基板形成分割槽，沿着该分割槽断开来进行分割，或者，利用切片法等沿着基部2a的成为外缘的部位进行切断。另外，能够通过在烧成后利用切片装置切成厚度比多连片布线基板的厚度小来形成分割槽，但是也可以将刀具刀刃推至多连片布线基板用的陶瓷生片层叠体、或者利用切片装置切成厚度比陶瓷生片层叠体的厚度小来形成分割槽。
另外，在将刀具刀刃推至该陶瓷生片层叠体的工序中，通过使刀具刀刃的刃角锋利，从而能够形成从上端起一直到下端倾斜并且在俯视下从上端起一直到下端向外侧扩展的侧面。
此外，对分割成各单片的基部2a的侧面进行研磨等形成为从上端起一直到下端倾斜并且在俯视下从上端起一直到下端向外侧扩展。由此，能够形成从上端起一直到下端倾斜并且在俯视下从上端起一直到下端向外侧扩展的侧面。
(7)接着，在电子元件安装用基板1安装电子元件10。电子元件10利用引线接合等与电子元件安装用基板1电接合。此外，此时，可以在电子元件10或者电子元件安装用基板1中设置粘接材料等，在电子元件安装用基板1进行固定。此外，可以在将电子元件10安装在电子元件安装用基板1之后，利用盖体接合材料14来接合盖体12。
通过如以上(1)～(7)的工序那样装配电子元件安装用基板1并安装电子元件10，能够制作电子装置21。另外，并不指定上述(1)～(7)的工序顺序。
(第5实施方式)
接着，参照图7，说明本发明的第5实施方式的电子元件安装用基板1。在本实施方式的电子元件安装用基板1中，与第4实施方式的电子元件安装用基板1的不同点在于，安装区域4以及电极焊盘3位于基部2a的下表面，基部2a在与安装区域4重叠的位置出具有贯通孔。
在图7所示的例子中，安装区域4以及电极焊盘3位于基部2a的下表面，在俯视下，在基部2a的与安装区域4的一部分重叠的位置处具有贯通孔。在这样的结构中，也是基部2a的侧面在电极焊盘3的外侧从基部2a的上端起一直到基部2a的下端倾斜，并且在俯视下从上端起一直到下端向外侧扩展，从而能够减少在电子元件安装用基板1的外周部产生阴影的情况。因而，例如在传递并搭载基部2a时等图像识别的工序中、或者在识别基部2a的外缘来安装电子元件10的工序等中，能够减少将阴影的线误识别为外形线的情况，能够减少安装不良。
此外，在图7所示的例子中，电子元件10是在上表面具有受光面的CMOS等摄像元件。如图7所示的例子那样，通过构成为在基部2a设置贯通孔，并且设置开口部以收纳电子元件10，从而能够将电子元件10收纳于基部2a中，因此能够实现电子装置21的薄型化。另外，在电子元件10是CMOS等的摄像元件时，安装成设置于电子元件10的上表面的受光面和设置于基部2a的贯通孔在俯视下重叠。作为将这样的电子元件10(摄像元件)安装于电子元件安装用基板1的方法，例如作为元件接合材料13能够经由由金或者焊料构成的球来进行安装。
电子元件安装用基板1可以如图7所示的例子那样在基部2a的下表面与外部电路基板等其他基板6接合，也可以在基部2a的上表面与外部电路基板等其他基板6接合。在如图7所示的例子那样，在基部2a的下表面进行接合的情况下，能够用其他基板6、基部2a、盖体12对电子元件10进行密封。此外，在从下表面方向施加冲击的情况下，也能够减少对电子元件10直接施加冲击使得电子元件10变形或者破裂的情况。此外，在基部2a的上表面接合外部电路基板等其他基板6的情况下，能够实现电子装置21的进一步的薄型化。此外，由于能够将散热片等散热构件直接接合于电子元件10，所以能够实现散热性的提高。
在图7所示的例子中，其他基板6在上表面设置有定位图案5。定位图案5可以如前述那样设置在要安装的电子元件安装用基板1的角部的附近，也可以如图7所示的例子那样，至少在对角线上设置两个。通过至少在对角线上设置两个，从而能够确认电子元件安装用基板1相对于其他基板6安装时的偏差或者旋转。另外，近几年，摄像装置21要求小型化，并要求定位图案5和电子元件安装用基板1的距离也逐渐变小。但是，如本实施方式这样，通过基部2a的侧面从上端起一直到下端倾斜，从而能够减少在基部2a的靠周围处形成阴影的情况，能够减少定位图案5和阴影重叠使得安装性降低、或者虽已正确安装但被检测为不良品的情况。
其他基板6例如可列举挠性基板等。在其他基板6是挠性基板时，例如具有基膜。作为形成基膜的材料，例如使用聚酰亚胺薄膜等由树脂构成的绝缘体。此外，其他基板6在基膜的上表面具有导电层。导电层由含有铜、铝、金、镍或者从这些当中选出的至少一种以上的金属材料的合金构成。
此外，可以在导电层的露出表面设置镀覆层。根据该结构，能够保护导电层的露出表面来抑制氧化。此外，根据该结构，能够使布线基板2和导电层的电连接变得良好。关于镀覆层，例如，可以被覆厚度为0.5μm～10μm的Ni镀覆层，或者依次被覆该Ni镀覆层以及厚度为0.5μm～3μm的金(Au)镀覆层。进一步地，也可以在镀覆层上施加Sn镀覆。
其他基板6具有设置在导电层的上表面的遮盖薄膜。遮盖薄膜是导电层的表面保护用的薄膜，在聚酰亚胺薄膜等由树脂材料构成的薄膜的单面涂敷粘接材料，设置在与基部2a电接合的部位以外的导电层的表面。另外，其他基板6和基部2a利用导电性的接合材料来连接。
此外，将其他基板6和基部2a接合的粘接构件由很难因电子元件10的安装工序中施加的热而变性的材料构成。作为这样的粘接构件，有双酚A型液状环氧树脂或者聚酰亚胺树脂等。在该情况下，在电子元件10的安装工序中，能够良好地抑制其他基板6和基部2a剥离的情况。此外，粘接构件可以是导电性的，其他基板6和基部2a可以电接合。另外，作为导电性的粘接构件，例如有银环氧树脂、焊料、各向异性导电树脂(ACF)或者各向异性导电薄膜(ACP)等。
作为制作图7所示的构造的电子元件安装用基板1的方法，基本上与实施方式4相同。例如，在电子元件安装用基板1由电绝缘性陶瓷构成时，在各绝缘层中成为贯通孔或者开口部的位置处，分别设置模具等来形成贯通孔，通过对其进行加压层叠，从而制作图7所示的构造的电子元件安装用基板1的陶瓷生片层叠体，通过对它们进行烧成，从而能够制作。另外，此时，侧面的倾斜能够与实施方式4同样地制作。
另外，本发明并不限于上述的实施方式的例子，能够进行数值等的各种变形。此外，例如，在图1～图7所示的例子中，电极焊盘3的形状在俯视下是矩形形状，但是当然也可以是圆形形状、其他多边形形状。此外，并不指定本实施方式的电极3的配置、数目、形状以及电子元件的安装方法等。
另外，本实施方式的特征部分的各种组合并不限于上述的实施方式的例子。

Claims (5)

1.一种电子元件安装用基板，其特征在于，具备：
基部，在上表面具有安装电子元件的安装区域；
电极焊盘，在俯视下位于所述安装区域的端部；以及
框体，在比所述电极焊盘更靠外侧的位置处，位于所述基部的上表面，
所述框体的侧面从所述框体的上端起一直到下端倾斜，并且在俯视下从所述上端起一直到所述下端向外侧扩展，所述基部的侧面从所述基部的上端起一直到下端倾斜，并且在俯视下从所述上端起一直到所述下端向外侧扩展，在俯视下，所述基部的上表面的外缘比所述框体的下表面的外缘更向外侧突出。
2.一种电子元件安装用基板，其特征在于，具备：
基部，在上表面具有安装电子元件的安装区域；
电极焊盘，在俯视下位于所述安装区域的端部；以及
框体，在比所述电极焊盘更靠外侧的位置处，位于所述基部的上表面，
所述框体的侧面从所述框体的上端起一直到下端倾斜，并且在俯视下从所述上端起一直到所述下端向外侧扩展，所述基部的侧面从所述基部的上端起一直到下端倾斜，并且在俯视下从所述上端起一直到所述下端向外侧扩展，所述框体的侧面与所述基部的侧面从所述框体的上端起一直到所述基部的下端以相同的角度连续地倾斜。
3.根据权利要求1或2所述的电子元件安装用基板，其特征在于，
所述框体和所述基部一体形成。
4.一种电子装置，其特征在于，具备：
权利要求1～3中任一项所述的电子元件安装用基板；
电子元件，安装在所述安装区域；以及
盖体，被设置成覆盖所述电子元件。
5.一种电子模块，其特征在于，具备：
权利要求4所述的电子装置；以及
位于所述电子装置的上表面的外壳。
CN201810070963.7A 2017-04-25 2018-01-24 电子元件安装用基板、电子装置以及电子模块 Active CN108735706B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-086407 2017-04-25
JP2017086407A JP6955366B2 (ja) 2017-04-25 2017-04-25 電子素子実装用基板、電子装置および電子モジュール

Publications (2)

Publication Number Publication Date
CN108735706A CN108735706A (zh) 2018-11-02
CN108735706B true CN108735706B (zh) 2021-11-02

Family

ID=63854771

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810070963.7A Active CN108735706B (zh) 2017-04-25 2018-01-24 电子元件安装用基板、电子装置以及电子模块

Country Status (3)

Country Link
US (1) US10236228B2 (zh)
JP (1) JP6955366B2 (zh)
CN (1) CN108735706B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7227019B2 (ja) * 2019-01-30 2023-02-21 京セラ株式会社 電子素子実装用基板、電子装置、および電子モジュール
JPWO2023026904A1 (zh) * 2021-08-27 2023-03-02

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4601331B2 (ja) * 2004-05-27 2010-12-22 京セラ株式会社 撮像装置および撮像モジュール
CN104885213A (zh) * 2013-04-26 2015-09-02 京瓷株式会社 电子元件安装用基板以及电子装置
CN105637640A (zh) * 2013-10-23 2016-06-01 京瓷株式会社 摄像元件搭载用基板以及摄像装置
WO2016084841A1 (ja) * 2014-11-26 2016-06-02 京セラ株式会社 電子部品収納用パッケージ、多数個取り配線基板および電子部品収納用パッケージの製造方法
CN205961279U (zh) * 2016-08-01 2017-02-15 宁波舜宇光电信息有限公司 摄像模组及其模塑感光组件和成型模具

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2803636B2 (ja) * 1996-04-26 1998-09-24 日本電気株式会社 半導体集積回路パッケージ及びその製造方法
JP4177182B2 (ja) * 2003-06-13 2008-11-05 富士通メディアデバイス株式会社 弾性表面波デバイス、そのパッケージ及びその製造方法
JP2012023445A (ja) * 2010-07-12 2012-02-02 Kyocera Corp 圧電素子収納用パッケージおよびその製造方法
CN104769710B (zh) * 2013-01-22 2018-01-12 京瓷株式会社 电子元件搭载用封装件、电子装置以及摄像模块
JP6502925B2 (ja) * 2014-04-23 2019-04-17 京セラ株式会社 電子素子実装用基板および電子装置
EP3493517B1 (en) * 2016-08-01 2023-05-31 Ningbo Sunny Opotech Co., Ltd. Photographing module, molded circuit board assembly and molded photosensitive assembly thereof and manufacturing methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4601331B2 (ja) * 2004-05-27 2010-12-22 京セラ株式会社 撮像装置および撮像モジュール
CN104885213A (zh) * 2013-04-26 2015-09-02 京瓷株式会社 电子元件安装用基板以及电子装置
CN105637640A (zh) * 2013-10-23 2016-06-01 京瓷株式会社 摄像元件搭载用基板以及摄像装置
WO2016084841A1 (ja) * 2014-11-26 2016-06-02 京セラ株式会社 電子部品収納用パッケージ、多数個取り配線基板および電子部品収納用パッケージの製造方法
CN205961279U (zh) * 2016-08-01 2017-02-15 宁波舜宇光电信息有限公司 摄像模组及其模塑感光组件和成型模具

Also Published As

Publication number Publication date
CN108735706A (zh) 2018-11-02
US10236228B2 (en) 2019-03-19
JP6955366B2 (ja) 2021-10-27
JP2018186173A (ja) 2018-11-22
US20180308777A1 (en) 2018-10-25

Similar Documents

Publication Publication Date Title
US9806005B2 (en) Electronic element mounting substrate and electronic device
CN109863601B (zh) 摄像模块
CN107851616B (zh) 布线基板以及电子装置
CN109155288B (zh) 电子元件安装用基板和电子装置
CN108028231B (zh) 电子元件安装用基板以及电子装置
US11315844B2 (en) Electronic device mounting board, electronic package, and electronic module
CN108735706B (zh) 电子元件安装用基板、电子装置以及电子模块
JP7011395B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
JP6760796B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
JP2008235864A (ja) 電子装置
JP7210191B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP7391494B2 (ja) 電子素子実装用母基板、電子素子実装用基板、および電子装置
JP6849425B2 (ja) 電子装置および電子モジュール
CN113614905A (zh) 电子元件安装用基板以及电子装置
JP7227019B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
US20220361333A1 (en) Electronic element mounting substrate, electronic device, and electronic module
US20220270958A1 (en) Electronic element mounting substrate, electronic device, electronic module, and method for manufacturing electronic element mounting substrate
JP4733061B2 (ja) 複数個取り配線基台、配線基台および電子装置、ならびに複数個取り配線基台の分割方法
CN113169129A (zh) 电子元件安装用基板以及电子装置
JP2017195497A (ja) 撮像素子実装用基板、撮像装置および撮像モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant