CN113614905A - 电子元件安装用基板以及电子装置 - Google Patents

电子元件安装用基板以及电子装置 Download PDF

Info

Publication number
CN113614905A
CN113614905A CN202080023739.8A CN202080023739A CN113614905A CN 113614905 A CN113614905 A CN 113614905A CN 202080023739 A CN202080023739 A CN 202080023739A CN 113614905 A CN113614905 A CN 113614905A
Authority
CN
China
Prior art keywords
substrate
electronic component
insulating layer
component mounting
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080023739.8A
Other languages
English (en)
Inventor
加治佐定
植村恭二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN113614905A publication Critical patent/CN113614905A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Abstract

本公开的一个方式涉及的电子元件安装用基板具备基板和多个电极。基板具有电子元件安装区域。多个电极设为包围电子元件安装区域。此外，基板包含电子元件安装区域，并且至少具有跨过多个电极之间的第1凸部或从俯视观察下的基板的外缘跨过多个电极之间的第2凸部中的任一个。

Description

电子元件安装用基板以及电子装置
技术领域
本公开涉及安装有电子元件、例如CCD(Charge Coupled Device，电荷耦合器件)型或CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)型等摄像元件、LED(Light Emitting Diode，发光二极管)等发光元件、具有压力、气压、加速度、陀螺仪等传感器功能的元件或集成电路等的电子元件安装用基板、电子装置以及电子模块。
背景技术
已知有一种电子元件安装用基板，其具备包含绝缘层的布线基板。此外，这样的电子元件安装用基板有时在表面以及背面实施绝缘膜或绝缘层。(参照日本特开2000-188351号公报)。
已知有在基体的表面具备电子元件安装区域，并且具备围绕安装在该电子元件安装区域的元件的多个电极的电子元件安装用基板。而且，对于该电子元件安装用基板，要求低高度化，正在推进薄型化。
伴随着该薄型化，正在推进基体的薄型化，但是基体的薄型化会带来电子元件安装用基板的机械强度的下降。因此进行以下操作，即，通过层叠或粘接来部分地加厚基体的厚度(参照日本特开2000-188351号公报)。
在进行用于该基体的部分厚度增加的层叠或粘接时，使用层叠液或粘接液等，但是若这样的液体波及到电极，则存在产生断线的担忧。因此，要求一种断线的可能性小、并且机械强度优异的电子元件安装用基板。
发明内容
本公开的一个方式涉及的电子元件安装用基板具备基板和多个电极。基板具有电子元件安装区域。多个电极设为包围电子元件安装区域。此外，基板包含电子元件安装区域，并且至少具有跨过多个电极之间的第1凸部或从俯视观察下的基板的外缘跨过多个电极之间的第2凸部中的任一个。
附图说明
图1的(a)是示出本公开的第1实施方式涉及的电子元件安装用基板以及电子装置的外观的俯视图，图1的(b)是与图1的(a)的X1-X1线对应的纵剖视图。
图2的(a)是示出本公开的第1实施方式的其他方式涉及的电子元件安装用基板以及电子装置的外观的俯视图，图2的(b)是与图2的(a)的X2-X2线对应的纵剖视图。
图3的(a)是示出本公开的第2实施方式涉及的电子元件安装用基板以及电子装置的外观的俯视图，图3的(b)是与图3的(a)的X3-X3线对应的纵剖视图。
图4的(a)是示出本公开的第3实施方式涉及的电子元件安装用基板以及电子装置的外观的俯视图，图4的(b)是与图4的(a)的X4-X4线对应的纵剖视图。
图5的(a)是示出本公开的第3实施方式的其他方式涉及的电子模块的外观的俯视图，图5的(b)是与图5的(a)的X5-X5线对应的纵剖视图。
图6的(a)是示出本公开的第4实施方式涉及的电子元件安装用基板以及电子装置的省略了盖体的外观的俯视图，图6的(b)是与图6的(a)的X6-X6线对应的纵剖视图。
图7的(a)是示出本公开的第4实施方式的其他方式涉及的电子元件安装用基板以及电子装置的省略了盖体的外观的俯视图，图7的(b)是图7的(a)的电子元件安装用基板的主要部分A的放大图。
图8的(a)以及图8的(b)是图7的(a)所示的电子元件安装用基板的主要部分A的进行了放大的变形例。
图9的(a)以及图9的(b)是图7的(a)所示的电子元件安装用基板的主要部分A的进行了放大的变形例。
图10是图7的(a)所示的电子元件安装用基板的主要部分A的进行了放大的变形例。
图11的(a)以及图11的(b)是图7的(a)所示的电子元件安装用基板的主要部分A的进行了放大的变形例。
图12的(a)是示出本公开的第5实施方式涉及的电子元件安装用基板以及电子装置的外观的俯视图，图12的(b)是与图12的(a)的X12-X12线对应的纵剖视图。
具体实施方式
<电子元件安装用基板以及电子装置的结构>
以下，参照附图对本公开的几个例示性的实施方式进行说明。另外，在以下的说明中，将在电子元件安装用基板安装有电子元件的结构作为电子装置。此外，将具有设置为位于电子元件安装用基板的上表面侧或设置为包围电子装置的壳体或构件的结构作为电子模块。电子元件安装用基板、电子装置以及电子模块可以将任一方向作为上方或下方，但是为了方便，定义正交坐标系xyz，并且将z方向上的正侧作为上方。
本公开的实施方式涉及的电子元件安装用基板1具备基板2a、框体2b和多个电极3(以下，也称为电极焊盘3)。基板2a具有安装电子元件的电子元件安装区域4(以下，称为安装区域4)。此外，多个电极3没为包围安装区域4。基板2a包含安装区域4，并且至少具有跨过多个电极3之间的第1凸部2aa或从俯视观察下的基板2a的外缘跨过多个电极3之间的第2凸部2ab中的任一个。也就是说，基板2a可以仅具有第1凸部2aa，也可以仅具有第2凸部2ab，还可以具有第1凸部2aa以及第2凸部2ab这两者。
在基板2a中，相当于第1凸部2aa和/或第2凸部2ab的部位例如在基板2a包含陶瓷材料的情况下，可以层叠至少一层以上，也可以层叠陶瓷膏等。此外，也可以使用接合材料等将以独立体形成的构件接合。此外，在基板2a中，相当于第1凸部2aa和/或第2凸部2ab的部位例如在包含树脂材料的情况下，只要实施加工以使得至少设置多个电极3的区域成为凹陷即可。此外，也可以使用接合材料等将以独立体形成的构件接合。此外，也可以将它们组合。
以下，对与本公开相关的实施方式进行说明。
(第1实施方式)
参照图1以及图2对本公开的第1实施方式中的电子装置21以及电子元件安装用基板1进行说明。
电子元件安装用基板1的基板2a具有第1基板部2d和第2基板部2e。第2基板部2e位于第1基板部2d的上表面2da。第2基板部2e位于相当于第1凸部2aa和/或第2凸部2ab的部位。第2基板部2e可以具有多个绝缘层。例如，在基板2a至少具有第1凸部2aa的情况下，第2基板部2e具有在上表面具有安装电子元件10的安装区域4的至少一个(一层)绝缘层2c。基板2a具有位于基板2a的上表面并且在俯视观察下设为包围安装区域4的多个电极焊盘3。第1凸部2aa设为跨过多个电极3之间。此时，第1凸部2aa至少不覆盖多个电极3的一部分为宜。因此，多个电极焊盘3具有露出于上方的部分。另外，所谓跨过多个电极之间，是指至少具有比安装区域4更向多个电极3侧延伸的区域的情况。
在此，安装区域4是安装至少一个以上的电子元件10的区域，例如能够适当确定后述的电极焊盘3的最外周的内侧、安装盖体的区域、或其以上等。此外，安装在安装区域4的部件并不限于电子元件10，例如也可以是电子部件，电子元件10或/和电子部件的个数没有指定。
第2基板部2e具有至少一个(一层)绝缘层2c。绝缘层2c可以是与第1基板部2d相同的材料，也可以是不同种类的材料。在绝缘层2c是与第1基板部2d相同的材料的情况下，能够减小绝缘层2c与第1基板部2d的热膨胀之差，能够减少在安装电子元件的工序、驱动电子模块时的热履历中产生由热膨胀差引起的应力的情况，能够稳定地使用。此外，在绝缘层2c是与第1基板部2d不同种类的材料的情况下，能够使其减少由于与不同种类的材料的绝缘层2c的收缩差等而制作基体2时的基板2a、特别是第1基板部2d变形的情况。
如图2所示的例子那样，基体2也可以具有基板2a和框体2b。框体2b可以是与基板2a相同的材料，也可以是不同种类的材料。在框体2b是与基板2a相同的材料的情况下，能够减小框体2b与基板2a的热膨胀之差，能够减小在安装电子元件的工序、驱动电子模块时的热履历中产生由热膨胀差引起的应力的情况，能够稳定地使用。此外，在框体2b是与基板2a不同种类的材料的情况下，对于制作基体2时的基板2a的变形，能够抑制与不同种类的材料的框体2b的收缩差等导致的变形。在此，框体2b可以与基板2a成为一体，也可以使独立体接合。在框体2b与基板2a成为一体的情况下，由于没有框体2b与基板2a的接合部，所以与接合了独立体的构造相比，相当于接合部的部分的强度优异。此外，在框体2b与基板2a为独立体的情况下，与设为一体形状时相比，能够容易地制作框体2b以及基板2a，因此形状的自由度扩大。
在如图2所示的例子那样具有框体2b时，能够减少因电子元件10的安装工序的处理等而在电极焊盘3的表面产生伤痕、附着异物等的情况。通过减少电极焊盘3的伤痕、异物等的附着导致不能安装连接构件13、连接构件13的强度劣化的情况。
在图1以及图2所示的例子中，具有基板2a、框体2b的基体2包含多个绝缘层。此外，例如也可以是由模具(mold)形成的结构、由模具等的按压形成的结构、或仅一层的结构等。构成基体2的绝缘层的材料例如包含电绝缘性陶瓷或树脂。
作为用作形成基体2的绝缘层的材料的电绝缘性陶瓷，例如包含氧化铝质烧结体、莫来石质烧结体、碳化硅质烧结体、氮化铝质烧结体、氮化硅质烧结体或玻璃陶瓷烧结体等。作为用作形成基板2的绝缘层的材料的树脂，例如包含热塑性的树脂、环氧树脂、聚酰亚胺树脂、丙烯酸树脂、酚醛树脂或氟系树脂等。作为氟系树脂，例如包含四氟乙烯树脂。
如图2所示，基体2可以包含六层的绝缘层，也可以包含五层以下或七层以上的绝缘层。在绝缘层为五层以下的情况下，能够谋求电子元件安装用基板1的薄型化。此外，在绝缘层为七层以上的情况下，能够提高电子元件安装用基板1的刚性。
电子元件安装用基板1例如，最外周的一个边的大小为0.3mm～10cm，在俯视观察下，在电子元件安装用基板1为四边形形状时，可以是正方形，也可以是长方形。此外，例如，电子元件安装用基板1的厚度为0.2mm以上。
基板2a具备位于基板2a的上表面，并且在俯视观察下设为包围安装区域4的多个电极3(电极焊盘3)。在此，电极焊盘3是指例如与电子元件10电连接的焊盘。
此外，也可以在电子元件安装用基板1的基体2的上表面、侧面或下表面设置有外部电路连接用电极。外部电路连接用电极也可以将基体2和外部电路基板电连接、或者将电子装置21和外部电路基板电连接。
进而，在基体2的上表面或下表面，除了电极焊盘3或/和外部电路连接用电极以外，还可以设置有在绝缘层间形成的电极、内部布线导体以及将内部布线导体彼此上下连接的贯通导体。这些电极、内部布线导体或贯通导体可以在基体2的表面露出。通过该电极、内部布线导体或贯通导体，电极焊盘3或/和外部电路连接用电极也可以分别电连接。
在基体2包含电绝缘性陶瓷的情况下，电极焊盘3、外部电路连接用电极、内部布线导体或/和贯通导体包含钨(W)、钼(Mo)、锰(Mn)、钯(Pd)、银(Ag)或铜(Cu)或包含从它们中选择的至少一种以上的金属材料的合金等。此外，也可以仅由铜(Cu)构成。此外，在多个层包含树脂的情况下，电极焊盘3、外部电路连接用电极、内部布线导体或/和贯通导体包含铜(Cu)、金(Au)、铝(Al)、镍(Ni)、钼(Mo)、钯(Pd)或钛(Ti)或包含从它们中选择的至少一种以上的金属材料的合金等。
也可以在电极焊盘3、外部电路连接用电极、内部布线导体或/和贯通导体的露出表面进一步具有镀敷层。根据该结构，能够保护外部电路连接用的电极、导体层以及贯通导体的露出表面，减少氧化。此外，根据该结构，能够将电极焊盘3和电子元件10经由焊丝等连接导体13良好地电连接。镀敷层例如可以覆盖厚度为0.5μm～10μm的Ni镀敷层，或也可以依次覆盖该Ni镀敷层以及厚度为0.5μm～3μm的金(Au)镀敷层。
伴随着近年来的智能手机、平板、PC等各种各样的部件的薄型化，正在推进基体的薄型化，但是基体的薄型化会带来电子元件安装用基板的机械强度的下降。因此，需要通过层叠或粘接来部分地加厚基体的厚度。然而，在进行用于基体的部分厚度增加的层叠或粘接时，使用层叠液或粘接液等，但是若这样的液体波及到电极，则存在产生断线的担忧。因此，要求一种断线的可能性小、并且机械强度优异的电子元件安装用基板。在本公开中，如上述的结构那样，通过将基板2a的凸部、也就是说将厚度厚的部分设为跨过多个电极3之间，从而能够在保持机械强度的同时使多个电极3的断线风险减少。
此外，多个电极焊盘3的至少一部分向上方露出为宜。换言之，基板2a的表面没有全部被绝缘层2c覆盖，电极焊盘3露出的部分没有被绝缘层2c覆盖。通过设置电极3露出的部分，在印刷、层叠时使用的层叠液或粘接液等会向电子元件安装用基板1分散并渗入。通过使层叠液或粘接液等分散并渗入，能够减小由扩散到电子元件安装用基板1内的层叠液或粘接液等的扩散引起的浓度差。此外，电极焊盘3露出的部分通过设置未被绝缘层2c覆盖的部分，能够减小向电子元件安装用基板内扩散的层叠液或粘接液等的量。根据这些情况，能够使绝缘层的强度减少，减少产生裂纹、断线等不良情况的情况。
如图1所示的例子那样，绝缘层2c位于在俯视观察下与安装区域4重叠的部位即第1凸部2aa。在安装区域4安装电子元件10等，有时在安装电子元件10的工序中使用粘接剂。此时，能够使绝缘层2c的表面比未被绝缘层2c覆盖的基体2的表面粗糙。通过使绝缘层2c的表面粗糙度比未被绝缘层2c覆盖的基体2的表面粗糙度粗糙，能够通过锚固效应使粘接剂与绝缘层1c的接合强度提高。
如图1所示的例子那样，绝缘层2c也可以位于在俯视观察下与安装区域4重叠的位置，绝缘层2c的外缘在俯视观察下为曲线。也就是说，第1凸部2aa的外缘可以具有曲线部。这样，通过至少绝缘层2c的外缘部的一部分在俯视观察下具有曲线部，能够增大多个电极3与被层叠的部分的边界。因此，能够在保持机械强度的同时能够减少多个电极3断线等的情况。此外，由于绝缘层的产生强度差的边界部分变大，能够减少电子元件安装用基板1的裂纹、由裂纹引起的内部布线导体的断线等不良情况的产生。
进而，如图1以及图2所示的例子那样，绝缘层2c外缘部的一部分的上端也能够位于比多个电极焊盘3的上端更靠上方的位置。换言之，第1凸部2aa的上端可以位于比多个电极3的上端更靠上方的位置。本实施方式的绝缘层2c具有安装电子元件10的安装区域4。设置有设为包围该安装区域4的多个电极焊盘3。通过将电极焊盘3设为包围具有安装区域4的绝缘层2c，能够减少因安装电子元件10的工序的处理等而在电极焊盘3的表面产生伤痕、附着异物等的情况。能够减少电极焊盘3的伤痕、异物等的附着导致不能安装连接构件13、连接构件13的强度劣化的情况。
<电子装置的结构>
在图1至图2示出电子装置21的例子。电子装置21具备电子元件安装用基板1和安装在电子元件安装用基板1的上表面的电子元件10。
电子装置21具有电子元件安装用基板1和安装在电子元件安装用基板1的基板2a的安装区域4的电子元件10。作为电子元件10的一个例子，例如是CCD(Charge CoupledDevice，电荷耦合器件)型或CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)型等摄像元件、LED(Light Emitting Diode，发光二极管)等发光元件、具有压力、气压、加速度、陀螺仪等传感器功能的元件、或集成电路等。另外，电子元件10也可以经由粘接材料配置在基板2a的上表面。该粘接材料例如使用银环氧或热固化性树脂等。
电子元件10与电子元件安装用基板1例如也可以通过连接构件13电连接。
电子装置21也可以具有覆盖电子元件10并且与电子元件安装用基板1的上表面接合的盖体12。
盖体12例如在电子元件10为CMOS、CCD等摄像元件或LED等发光元件的情况下，使用玻璃材料等透明度高的构件。此外，盖体例如在电子元件10为集成电路等时，也可以使用金属制材料、陶瓷材料或有机材料。
盖体12也可以经由接合材料14与电子元件安装用基板1接合。作为构成接合材料14的材料，例如有热固化性树脂或低熔点玻璃或包含金属成分的钎料等。
作为构成接合材料14的材料，例如在热固性树脂或低熔点玻璃等的绝缘性的情况下，如图3所示的例子那样，若使得接合材料14还覆盖电极焊盘3与连接构件13的接合部，则能够增强连接构件13与电极焊盘3的接合部分。因此，能够提高连接构件13与电极焊盘3的连接强度(向连接构件13的上表面的拉伸强度)。
作为构成接合材料14的材料，例如在包含金属成分的钎料等的导电性的情况下，在盖体12使用例如金属制材料等的导电性的盖体的情况下等，能够从电子元件10的电磁波等屏蔽，能够减少由电磁波引起的误动作。
<电子元件安装用基板以及电子装置的制造方法>
接着，对本实施方式的电子元件安装用基板1以及电子装置21的制造方法的一个例子进行说明。另外，在下述中示出的制造方法的一个例子是使用了多件获取式布线基板的基体2的制造方法。
(1)首先，形成构成基体2(基板2a、框体2b)的陶瓷生片。例如，在得到氧化铝(Al2O3)质烧结体的基体2的情况下，在Al2O3的粉末中作为烧结助剂添加二氧化硅(SiO2)、氧化镁(MgO)或氧化钙(CaO)等粉末，进一步添加适当的粘合剂、溶剂以及增塑剂，接着，对这些混合物进行混炼形成浆料状。然后，通过刮刀法或压延辊法等成型方法得到多件获取用的陶瓷生片。
另外，在基体2例如包含树脂的情况下，使用能够成型为给定的形状那样的模具，通过传递模塑法、注射模塑法或用模具等的按压等成型，由此能够形成基体2。此外，基体2例如也可以是如玻璃环氧树脂那样使树脂浸渍在包含玻璃纤维的基材中而得的。在该情况下，使环氧树脂的前体浸渍在包含玻璃纤维的基材中，使该环氧树脂前体在给定的温度下热固化，由此能够形成基体2。
(2)接着，通过模具等对前述的生片进行加工。在此，在框体2b形成开口部。此外，在基体2具有缺口等的情况下，也可以在成为基体2的生片的给定的部位同样地形成缺口等。
(3)接着，层叠成为基体2的各绝缘层的陶瓷生片并加压。由此，可以层叠成为各绝缘层的生片，制作成为基体2(电子元件安装用基板1)的陶瓷生片层叠体。另外，此时也可以通过模具等适当制作成为切口部等的部分。
能够用陶瓷生片成型成为绝缘层2c的绝缘层。该各绝缘层可以是与基体2相同的材料，也可以是不同的材料。
(4)接着，通过丝网印刷法等，在上述(1)～(3)的工序中得到的陶瓷生片或陶瓷生片层叠体，在成为电极焊盘3、外部电路连接用电极、内部布线导体、内部贯通导体的部分涂敷或填充金属膏。该金属膏通过在包含前述的金属材料的金属粉末添加适当的溶剂以及粘合剂并进行混炼，调整为适度的粘度而制作。另外，为了提高与基体2的接合强度，金属膏也可以包含玻璃或陶瓷。此外，此时能够通过丝网印刷制法成型成为绝缘层2c的绝缘层。绝缘层2c可以是与基体2相同的材料，也可以是不同的材料。
此外，在基体2包含树脂的情况下，电极焊盘3、外部电路连接用电极、内部布线导体以及贯通导体能够通过溅射法、蒸镀法等制作。此外，也可以在表面设置金属膜后，使用镀敷法制作。
(5)接着，也可以在生片的给定的位置，使用模具、冲孔或激光等设置分割槽。另外，分割槽能够通过在烧成后由切片装置比多件获取式布线基板的厚度小地切入而形成，但是也可以通过将切刀按压在多件获取式布线基板用的陶瓷生片层叠体，或者由切片装置比陶瓷生片层叠体的厚度小地切入而形成。
(6)接着，在大约1500℃～1800℃的温度下，对该陶瓷生片层叠体进行烧成，得到排列有多个基体2(电子元件安装用基板1)的多件获取式布线基板。另外，通过该工序，前述的金属膏与成为基体2(电子元件安装用基板1)的陶瓷生片同时烧成，成为电极焊盘3、外部电路连接用电极、内部布线导体以及贯通导体。
(7)接着，将烧成而得到的多件获取式布线基板分割为多个基体2(电子元件安装用基板1)。在该分割中，有如下的方法，即，沿着成为基体2(电子元件安装用基板1)的外缘的部位对多件获取式布线基板在(5)的工序中预先形成分割槽，沿着该分割槽使其断裂而进行分割的方法。此外，也有不进行(5)的工序，通过切片法等沿着成为基体2(电子元件安装用基板1)的外缘的部位进行切断的方法，另外，也可以在将上述的多件获取式布线基板分割为多个基体2(电子元件安装用基板1)前或进行了分割后，分别使用电解或无电解镀敷法使电极焊盘3、外部连接用焊盘以及露出的布线导体覆盖镀敷层。
(8)接着，在电子元件安装用基板1安装电子元件10。通过连接构件13使电子元件10与电子元件安装用基板1电接合。此外，此时也可以在电子元件10或电子元件安装用基板1设置粘接材料等，固定在电子元件安装用基板1。此外，也可以在将电子元件10安装在电子元件安装用基板1后，通过接合材料14接合盖体12。
如以上(1)～(7)的工序那样制作电子元件安装用基板1，安装电子元件10，由此能够制作电子装置21。另外，上述(1)～(8)的工序顺序只要是能够加工的顺序，则没有指定。此外，除了上述的工序以外，例如也能够通过使用3D打印机等来制作。
(第2实施方式)
参照图3对本公开的第2实施方式中的电子装置21以及电子元件安装用基板1进行说明。
与第1实施方式同样地，电子元件安装用基板1的基板2a也可以具有第1基板部2d和第2基板部2e。第2基板部2e位于第1基板部2d的上表面即上表面2da。第2基板部2e位于相当于第1凸部2aa和/或第2凸部2ab的部位。第2基板部2e也可以具有多个绝缘层。具备具有安装区域4的基板2a和多个电极3(电极焊盘3)，所述多个电极3(电极焊盘3)位于基板2a的上表面2，并且在俯视观察下设为包围安装区域4。此时，基板2a至少具有第2凸部2ab。基板2a具有设为从基板2a的外缘跨过多个电极焊盘3之间的第2凸部2ab，第2凸部2ab例如具有成为第2基板部2e的至少一个(一层)绝缘层2c。
在此，电子装置21的构造以及构成电子元件安装用基板1的基板2、电极焊盘3、绝缘层2c、电子元件10、以及其他基板2的基本的材料/条件/结构与第1实施方式类似，因此省略说明。
基板2a在第2凸部2ab具有至少一个(一层)绝缘层2c。换言之，绝缘层2c包围多个电极焊盘3的外周。这些多个电极焊盘3的至少一部分向上方露出。换言之，基板2a的表面没有全部被绝缘层2c覆盖，电极焊盘3露出的部分没有被绝缘层2c覆盖。此时，第2凸部2ab的上端位于比多个电极3的上端更靠上方的位置。
在本公开中，如上述的结构那样，除了使基板2a的凸部、也就是说厚度厚的部分设为跨过至多个电极3之间，还使凸部的上端位于比电极3更靠上方的位置，由此进一步提高机械强度。
特别是，与实施方式1同样地，电极焊盘3露出，基板2a的表面没有全部被绝缘层2c覆盖，电极焊盘3露出的部分没有被绝缘层2c覆盖。也就是说，通过设置未被绝缘层2c覆盖的部分，在层叠时使用的层叠液或粘接液等会向电子元件安装用基板1分散并渗入。通过使层叠液或粘接液等分散并渗入，能够减小由扩散到电子元件安装用基板1内的层叠液或粘接液等的扩散引起的浓度差。此外，电极焊盘3露出的部分，也就是说通过设置未被第1绝缘层覆盖的部分，能够减小向电子元件安装用基板1内扩散的层叠液或粘接液等的量。根据这些情况，能够使绝缘层的强度减少，减少产生裂纹、断线等不良情况的情况。
进而，在图3所示的例子中，绝缘层2c位于用于使盖体12与基体2接合的接合材料14的下方的位置。此时，能够使绝缘层2c的表面比未被绝缘层2c覆盖的基体2的表面粗糙。通过使绝缘层1c的表面粗糙度比未被绝缘层1c覆盖的基体2的表面粗糙度粗糙，能够通过锚固效应提高接合材料14与基体2的接合强度。此外，由于盖体12、接合材料14位于电子装置21的外周部，因此有时在操作时等直接施加来自电子装置21的外部的应力。相对于此，在本实施方式中，对于来自外部的应力，能够提高接合材料14与基体2的接合强度。
此外，如图3所示的例子那样，若使得接合材料14还覆盖电极焊盘3与连接构件13的接合部，则能够增强连接构件13与电极焊盘3的接合部分。因此，能够提高连接构件13与电极焊盘3的连接强度(向连接构件13的上表面的拉伸强度)。
(第3实施方式)
参照图4以及图5对本公开的第3实施方式中的电子装置21、电子模块31以及电子元件安装用基板1进行说明。另外，在本实施方式中，图4示出电子装置21。图5示出代替盖体13而安装了壳体32(透镜)的电子装置21。
电子元件安装用基板1具有基板2a和位于基板2a的上表面并且在上表面具有安装电子元件10的安装区域4的至少一层绝缘层2c。绝缘层2c具有开口部，所述多个电极焊盘3位于所述开口部5内。
在此，电子装置21的构造以及构成电子元件安装用基板1的基板2、电极焊盘3、绝缘层2c、电子元件10、以及其他基板2的基本的材料/条件/结构与第1实施方式类似，因此省略说明。
电子元件安装用基板1具有基板2a和位于基板2a的上表面并且在上表面安装电子元件10的安装区域4，并且具有至少一层绝缘层2c。
在此，所谓安装区域4，是安装至少一个以上的电子元件10的区域，例如能够适当确定后述的电极焊盘3的最外周的内侧、安装盖体的区域、或其以上等。此外，安装在安装区域4的部件并不限于电子元件10，例如也可以是电子部件，电子元件10或/和电子部件的个数没有指定。
基板2a可以在第1凸部2aa和/或第2凸部2ab具有至少一层绝缘层2c。绝缘层2c可以是与基板2a相同的材料，也可以是不同种类的材料。在绝缘层2c是与基板2a相同的材料的情况下，能够减少绝缘层2c与基板2a的热膨胀之差，能够减少在安装电子元件的工序、驱动电子模块时的热履历中产生由热膨胀差引起的应力的情况，能够稳定地使用。此外，在绝缘层2c是与基板2a不同种类的材料的情况下，对于作成基体2时的基板2a的变形，能够抑制由于与不同种类的材料的绝缘层2c的收缩差等导致的变形。
如图4以及图5所示的例子那样，也可以是，第1凸部2aa与第2凸部2ab相连，并且多个电极3被第1凸部2aa和第2凸部2ab包围。也就是说，绝缘层2c具有开口部5，多个电极焊盘3位于开口部5内。换言之，基板2a的表面没有全部被绝缘层2c覆盖，电极焊盘3露出的部分未被绝缘层2c覆盖。此外，在基板2a具有第1基板部2d和第2基板部2e的情况下，也可以是，第2基板部2e的一部分具有开口部5，电极从开口部5露出。
也就是说，通过设置未被绝缘层2c覆盖的部分，在印刷、层叠时使用的层叠液或粘接液等会向电子元件安装用基板1分散并渗入。通过使层叠液或粘接液等分散并渗入，能够减小由扩散到电子元件安装用基板1内的层叠液或粘接液等的扩散引起的浓度差。此外，通过设置电极焊盘3露出的部分，也就是说通过设置未被第1绝缘层覆盖的部分，能够减小向电子元件安装用基板内扩散的层叠液或粘接液等的量。根据这些情况，能够使绝缘层的强度减少，减少产生裂纹、断线等不良情况的情况。
在本实施方式中，第1绝缘层2c具有开口部，多个电极焊盘3位于开口部5内。换言之，多个电极焊盘3被绝缘层2c包围。能够更有效地减少因安装电子元件10、盖体12的工序的处理等而在电极焊盘3的表面产生伤痕、附着异物等的情况。能够减少由于电极焊盘3的伤痕、异物等的附着导致不能安装连接构件13、连接构件13的强度劣化的情况。
如图4所示的例子那样，绝缘层2c在俯视观察下位于与安装区域4重叠的位置。换言之，绝缘层2c位于相当于第1凸部2aa的位置。此外，绝缘层2c位于用于使盖体12与基体2接合的接合材料14的下方的位置。
能够使绝缘层2c的表面比未被绝缘层2c覆盖的基体2的表面粗糙。作为使绝缘层2c的表面粗糙的方法，有以下的方法等。例如，在基板2a包含陶瓷材料的情况下，通过改变在制作绝缘层2c时添加的粘合剂、溶剂以及增塑剂的量、改变向基体2a添加的粘合剂、溶剂以及增塑剂的量、此外，通过管理烧成时的粘合剂蒸发量等，从而能够使表面粗糙度粗糙。此外，通过对基板2a的表面按压日本纸等表面比基板2a表面粗糙的材料，也能够制作表面粗糙的绝缘层2c。通过使绝缘层2c的表面粗糙，能够得到第1实施方式的效果和第2实施方式的效果这两者的效果。也就是说，若提高在电子元件10的安装时使用的粘接剂的接合强度，并提高用于将盖体12与基板2接合的接合材料14的接合强度，进而使接合材料14还覆盖电极焊盘3与连接构件13的接合部，则能够增强连接构件13与电极焊盘3的接合强度。
此外，在绝缘层2c通过后述的丝网印刷法成型的情况下，绝缘层2c的外缘部分与比外缘部更靠内侧的部分相比，向z方向隆起。通过该隆起，能够减少在电子元件10的安装时使用的粘接剂流入电极焊盘3的情况。通过减少在电子元件10的安装时使用的粘接剂向电极焊盘3流入，能够减少附着异物等的情况。能够减少由于异物等的附着导致不能安装连接构件13、连接构件13的强度劣化的情况。
图5所示的例子示出代替盖体12而安装了壳体32(透镜)的电子模块31。在为了接合壳体32和基体2而使用接合材料的情况下，为了接合壳体32和基体2，通过使绝缘层2c的表面粗糙，从而能够通过锚固效应提高接合材料的接合强度。此外，由于壳体32位于电子装置21的外部，所以可想到在操作时等直接施加来自电子装置21的外部的应力。对于这样的来自外部的应力，能够提高接合强度。
<电子模块的结构>
在图5示出使用了电子元件安装用基板1的电子模块31的一个例子。电子模块31具有电子装置21和设置为覆盖电子装置21的上表面或电子装置21的壳体32。另外，在以下所示的例子中，为了说明，以摄像模块为例进行说明。
电子模块31可以具有壳体32(透镜保持架)。通过具有壳体32，能够进一步提高气密性或减少来自外部的应力直接施加到电子装置21的情况。壳体32例如包含树脂或金属材料等。此外，在壳体32为透镜保持架时，壳体32也可以组装有一个以上包含树脂、液体、玻璃或石英等的透镜。此外，壳体32也可以带有进行上下左右的驱动的驱动装置等，并且经由焊料等接合材料与位于电子元件安装用基板1的表面的焊盘等电连接。
另外，壳体32在俯视观察下也可以在四个方向的至少一个边设置有开口部。而且，也可以从壳体32的开口部插入外部电路基板，与电子元件安装用基板1电连接。此外，壳体32的开口部也可以在外部电路基板与电子元件安装用基板1电连接后，通过树脂等密封材料等封闭开口部的间隙，使电子模块31的内部气密。
如图5所示，电子模块31有时与电子元件安装用基板1直接接合。在该情况下，不使用作为电子元件21的构件而使用的盖体12以及接合材料14。因此，通过不使用盖体12和接合材料14这两个构件，能够实现电子模块的轻量化和小型化。此外，所谓在电子元件安装用基板1中不使用盖体12和接合材料14，是不会有该接合的工序，也会削减电子模块作成时的热负荷工序。因此，能够使因由该热负荷工序引起的各构件的热膨胀差而产生的不良情况等减少。
(第4实施方式)
接着，参照图6至图11对本公开的第4实施方式的电子元件安装用基板1进行说明。另外，在本实施方式中，图6以及图7所示的实施方式示出省略了盖体12以及接合材料14的电子装置21。图8至图11所示的实施方式是图7所示的实施方式的主要部分A的放大图，示出绝缘层2c的开口部的其他实施例。
在图6所示的例子的中，绝缘层2c具有开口部5，多个电极焊盘3位于开口部5内。与第3实施方式的不同的点在于，绝缘层2c的开口部5的形状不同。
即使在本实施方式中，也通过在基板2a的表面设置未被绝缘层2c覆盖的部分，在保持机械强度的同时，在印刷、层叠时使用的层叠液或粘接液等会向电子元件安装用基板1分散并渗入。通过使在印刷、层叠时使用的层叠液或粘接液等向电子元件安装用基板1分散并渗入，能够减小由扩散到电子元件安装用基板1内的层叠液或粘接液等的扩散引起的浓度差。此外，电极焊盘3露出的部分，也就是说通过设置未被第1绝缘层覆盖的部分，能够减小向电子元件安装用基板内扩散的层叠液或粘接液等的量。根据这些情况，能够使绝缘层的强度减少，减少产生裂纹、断线等不良情况的情况。
在图6所示的例子中，绝缘层2c的开口部5设置得小。这样，通过减小绝缘层2c的开口部5，能够更有效地减少因电子元件10、盖体12的安装时的处理等而在电极焊盘3的表面产生伤痕、附着异物等的情况。能够减少由于电极焊盘3的伤痕、异物等的附着导致不能安装连接构件13、连接构件13的强度劣化的情况。
图7所示的实施方式与图6所示的实施方式的不同的点在于，绝缘层2c的开口部的形状不同。在图7所示的例子中，绝缘层2c的开口部的端部随着电极焊盘3的直线部而成为直线状。如图7的实施方式那样，通过使绝缘层2c成为直线状，绝缘层2c会位于靠近电极焊盘3的位置。因此，能够更有效地发挥减少因电子元件10、盖体12的安装时的处理等而在电极焊盘3的表面产生伤痕、附着异物等的情况的作用。能够减少由于电极焊盘3的伤痕、异物等的附着导致不能安装连接构件13、连接构件13的强度劣化的情况。
图8所示的实施方式与图7所示的实施方式的不同的点在于，增加了绝缘层2c的开口部5的直线部。在图8的(a)中，沿着存在多个的电极焊盘3各自的电极焊盘3的直线部的形状，绝缘层2c的开口部的形状也为直线状。虽然图8的(a)的绝缘层2c不具有曲线部，但是作为绝缘层2c整体，以俯视观察下的形状蜿蜒。通过使绝缘层2c蜿蜒，在印刷、层叠时使用的层叠液等会向电子元件安装用基板分散并渗入。通过分散并渗入，能够减少绝缘层的强度劣化、产生裂纹、断线等不良情况的情况。
在图8所示的例子中，沿着各个电极焊盘3的直线部的形状，绝缘层2c的开口部的形状也称为直线状。能够在电极焊盘3的上下左右以相同的程度确保电极焊盘3的直线部与绝缘层2c的直线部的间隙。通过在电极焊盘3的上下左右以相同程度确保电极焊盘3与绝缘层2c的间隙，能够容易地探测电极焊盘3与绝缘层2c的制造工序中的偏移。通过容易地探测制造工序的偏移，能够在制造中修正偏移，能够带来制造工序的改善。此外，通过管理制造工序的偏移，能够保持连接构件13的安装区域。也就是说，通过保持连接构件13的安装区域，能够提高接合构件13的安装性。
图8的(b)所示的实施方式的绝缘层2c的开口部在俯视观察下具有曲线部。换言之，第1凸部2aa的外缘和/或第2凸部2ab的内缘在俯视观察下具有曲线部。通过具有曲线部，能够缓和绝缘层2c的施加时的应力集中。此外，通过具有曲线部，在对绝缘层2c在安装的工序等中施加了应力的情况下，能够分散应力，能够减少产生裂纹、断线等不良情况的情况。此时，在基板2a具有第1凸部2aa以及第2凸部2ab的情况下，第1凸部2aa的外缘以及第2凸部2ab的内缘也可以是相似的形状。
图9至图11所示的实施方式的绝缘层2c覆盖多个电极焊盘3的一部分。通过绝缘层2c覆盖多个电极焊盘3，绝缘层2c的上端在剖面观察下会位于比多个电极焊盘3的上端更靠上方的位置。通过在剖面观察下使绝缘层2c位于比电极焊盘3更靠上方的位置，能够减少在电子元件10、盖体12的安装的工序中使用的夹具与电极焊盘3的表面接触的情况。通过减少夹具与电极焊盘3的表面接触的情况，能够减少产生伤痕的情况。能够减少由于电极焊盘3的伤痕导致不能安装连接构件13、连接构件13的强度劣化的情况。此外，通过使绝缘层2c覆盖多个电极焊盘3，能够减小电极焊盘3的露出的面积，能够减少对电极焊盘3的表面实施的金镀敷的使用量。通过减少金镀敷的使用量，有可能廉价地抑制电子元件安装用基板1的成本。通过减少电极焊盘3向电子元件安装用基板1的表面的露出，能够减少存在于表面的金属部分。由此，能够减少电极焊盘3的表面劣化。
图9至图10所示的实施方式的多个电极焊盘3的露出部成为波形状。此时，第1凸部2aa的外缘和/或第2凸部2ab的内缘在俯视观察下也可以具有波形状。图9所示的实施方式的绝缘层2c的开口部的外缘的形状成为波形状。此外，在图9中，绝缘层2c的开口部5的形状使电极焊盘3变宽。即使是这样的形状，也能够得到与上述为止相同的效果。通过使电极焊盘3进一步变大，能够增大连接构件13安装在电极焊盘3的区域。通过增大连接构件13安装在电极焊盘3的区域，能够提高接合构件13的安装性。
进而，图9的(a)所示的实施方式与图9的(b)所示的实施方式的不同的点在于，电极焊盘3的延长目的地(电极焊盘3的非露出部)朝向安装在电子元件安装基板1的电子元件10的方向，还是朝向反方向。图9的(b)所示的实施方式的电极焊盘3的延长目的地(电极焊盘3的非露出部)朝向安装在电子元件安装基板1的电子元件10的方向。通过使电极焊盘3的延长目的地朝向电子元件10的方向，能够减小电子元件安装基板1的大小，能够实现电子装置21的小型化。图9的(a)所示的实施方式的电极焊盘3的延长目的地(电极焊盘3的非露出部)朝向安装在电子元件安装基板1的电子元件10的反方向。由于电子元件10的高速化、多功能化，端子数有增加的倾向。通过使电极焊盘3的延长目的地(电极焊盘3的非露出部)为安装在电子元件安装基板1的电子元件10的反方向，能够应对电子元件10的端子的增加。也就是说，能够实现电子装置的高速化、多功能化。此外，通过使其配置使电极焊盘3的延长目的地(电极焊盘3的非露出部)朝向安装在电子元件安装基板1的电子元件10的方向的电极焊盘3和朝向反方向的电极焊盘3这两者，能够提高电子装置的小型化、和高速化、多功能化这两个要求。
在图10所示的实施方式和图9所示的实施方式中，绝缘层2c的开口部的形状不同。图10所示的实施方式的绝缘层2c的开口部的y方向上的大小固定。在绝缘层2c的印刷、层叠时使用的层叠液或粘接液等会向电子元件安装用基板分散并渗入。在分散并渗入时，通过使绝缘层2c的开口部的y方向上的大小固定，能够减小由扩散到电子元件安装用基板内的层叠液或粘接液等的扩散引起的浓度差。因此，能够使绝缘层的强度减少，减少产生裂纹、断线等不良情况的情况。此外，由于能够将绝缘层2c的开口部设置得小，所以能够更有效地减少因电子元件10、盖体12的安装时的处理等而在电极焊盘3的表面产生伤痕、附着异物等的情况。能够减少由于电极焊盘3的伤痕、异物等的附着导致不能安装连接构件13、连接构件13的强度劣化的情况。
在图11所示的实施方式和图10所示的实施方式中，绝缘层2c的开口部的形状不同。图11所示的实施方式的绝缘层2c的开口部的形状的一部分成为直线状。换言之，该直线状的部分是电极焊盘3的露出部成为直线状。通过使电极焊盘11的露出部为直线状，能够保持连接构件13的安装区域，并且使绝缘层2c的开口部变窄。因此，能够更有效地减少因电子元件10、盖体12的安装时的处理等而在电极焊盘3的表面产生伤痕、附着异物等的情况。能够减少由于电极焊盘3的伤痕、异物等的附着导致不能安装连接构件13、连接构件13的强度劣化的情况。
在图11的(a)所示的实施方式中，绝缘层2c的y方向上的大小固定。在绝缘层2c的印刷、层叠时使用的层叠液或粘接液等会向电子元件安装用基板分散并渗入。在分散并渗入时，通过使绝缘层2c的开口部的y方向上的大小固定，能够减小由扩散到电子元件安装用基板内的层叠液或粘接液等的扩散引起的浓度差。因此，能够使绝缘层的强度减少，减少产生裂纹、断线等不良情况的情况。
在图11的(b)所示的实施方式中，使绝缘层2c的开口部接近电极焊盘3而变小。通过减小绝缘层2c的开口部，能够更有效地减少因电子元件10、盖体12的安装时的处理等而在电极焊盘3的表面产生伤痕、附着异物等的情况。能够减少由于电极焊盘3的伤痕、异物等的附着导致不能安装连接构件13、连接构件13的强度劣化的情况。
(第5实施方式)
接着，参照图12对本公开的第5实施方式的电子元件安装用基板1进行说明。
电子元件安装用基板1具有位于基板2a的上表面且在上表面安装电子元件10的安装区域4。此时，也可以在第1凸部2aa和/或第2凸部2ab具有至少一层绝缘层2c。例如，基板2a也可以与其他实施方式同样地具有第1基板部2d以及第2基板部2e。此时，构成第2基板部2e的是绝缘层2c，图12所示的例子的绝缘层2c包含第1层2ca(以下，也称为第1绝缘层2ca)和位于第1层2ca的上表面的第2层2cb(以下，也称为第2绝缘层2cb)。
通过具有第1绝缘层2ca和在第1绝缘层2ca的上表面从第1绝缘层2ca的外缘退避的第2绝缘层2cb，如图12那样，绝缘层的外周在剖面观察下成为阶梯状。因此，在印刷、层叠时使用的层叠液或粘接液等会向电子元件安装用基板1分散并渗入。通过分散并渗入，能够减少绝缘层的强度劣化、产生裂纹、断线等不良情况的情况。
进而，如图12所示的例子那样，能够通过第1绝缘层2ca的外缘部和第2绝缘层2cb的外缘部设置台阶。也就是说，第1层2ca的外缘可以比第2层2cb的外缘大。此时，第1层2ca大幅进入多个电极3之间为宜。在该台阶部位于安装区域4附近的情况下，通过使在电子元件10的安装时使用的粘接剂的粘接面积增加与台阶相应的量，从而能够提高接合强度。此外，由于台阶位于Z轴方向，所以也能够向上侧提高接合强度。
即使在通过该第1绝缘层2ca的外缘部和第2绝缘层2cb的外缘部设置的台阶部位于设置有用于与盖体12接合的接合材料14的场所附近的情况下，也能够与上述同样地提高接合材料14的接合强度。
此外，第1绝缘层2ca的上端位于比多个电极焊盘3的上端更靠下方的位置，并且第2绝缘层2cb的上端位于比多个电极焊盘3的上端更靠上方的位置。即使在该情况下，也能够在保持机械强度的同时，使多个电极3的断线风险减少。此时，如果电极3露出，则在印刷、层叠时使用的层叠液等会进一步向电子元件安装用基板分散并渗入。因而，通过使层叠液或粘接液等分散并渗入，能够减少绝缘层的强度劣化、产生裂纹、断线等不良情况的情况。
第2绝缘层2cb的上端位于比多个电极焊盘3的上端更靠上方的位置。与第2绝缘层2cb的俯视观察下的形状无关地，第2绝缘层2cb的上端位于比多个电极焊盘3的上端更靠上方的位置，由此能够减少因电子元件10、盖体12的安装时的处理等而在电极焊盘3的表面产生伤痕、附着异物等的情况。通过减少电极焊盘3的伤痕、异物等的附着，能够减少不能安装连接构件13、连接构件13的强度劣化的情况。此外，也能够在第1绝缘层2ca和位于第1绝缘层2ca的上表面的第2绝缘层2cb的基础上，进而还在第2绝缘层2cb上增加第3绝缘层2cc，其效果也能够得到与上述的绝缘层为两层的情况相同的效果。
另外，本公开并不限定于上述的实施方式的例子，能够进行数值等的各种变形。此外，例如，在各图所示的例子中，电极焊盘3的形状在俯视观察下为矩形形状，但是也可以是圆形形状、其他多边形形状。此外，本实施方式中的电极焊盘3的配置、数量、形状以及电子元件的安装方法等没有指定。另外，本实施方式中的特征部的各种组合并不限定于上述的实施方式的例子。例如，凹部也可以不是四角，角也可以是圆形。
符号说明
1：电子元件安装用基板；
2：基体；
2a：基板；
2aa：第1凸部；
2ab：第2凸部；
2b：框体；
2c：绝缘层；
2ca：第1绝缘层(第1层)；
2cb：第2绝缘层(第2层)；
2cc：第3绝缘层；
2d：第1基板部；
2da：上表面；
2e：第2基板部；
3：电极(电极焊盘)；
4：安装区域；
5：开口部；
10：电子元件；
12：盖体；
13：连接构件(电子元件用)；
14：接合材料(用于接合盖体)；
21：电子装置；
31：电子模块；
32：壳体。

Claims (12)

1.一种电子元件安装用基板，具备：
基板；以及
多个电极，
所述基板具有电子元件安装区域，
所述多个电极设为包围所述电子元件安装区域，
所述基板包含所述电子元件安装区域，并且至少具有跨过所述多个电极之间的第1凸部或从俯视观察下的所述基板的外缘跨过所述多个电极之间的第2凸部中的任一个。
2.根据权利要求1所述的电子元件安装用基板，其中，
在俯视观察下，所述第1凸部的外缘和/或所述第2凸部的内缘是曲线。
3.根据权利要求1或2所述的电子元件安装用基板，其中，
在俯视观察下，所述第1凸部的外缘和/或所述第2凸部的内缘是波形状。
4.根据权利要求1～3中任一项所述的电子元件安装用基板，其中，
所述基板具有所述第1凸部以及所述第2凸部，
在俯视观察下，所述第1凸部的外缘和所述第2凸部的内缘是相似的形状。
5.根据权利要求1～4中任一项所述的电子元件安装用基板，其中，
所述第1凸部的一部分和/或所述第2凸部的一部分覆盖所述多个电极的一部分。
6.根据权利要求1～5中任一项所述的电子元件安装用基板，其中，
所述第1凸部的上端和/或所述第3凸部的上端位于比所述多个电极的上端更靠上方的位置。
7.根据权利要求1～6中任一项所述的电子元件安装用基板，其中，
所述第1凸部和/或所述第2凸部具有第1基板部和位于所述第1基板部的上表面的第2基板部。
8.根据权利要求7所述的电子元件安装用基板，其中，
所述第2基板部是与所述第1基板部不同的材料。
9.根据权利要求7或8所述的电子元件安装用基板，其中，
所述第2基板部具有第1层以及第2层，
所述第1层位于比所述多个电极的上端更靠下方的位置，并且所述第2层的上端位于比所述多个电极的上端更靠上方的位置。
10.根据权利要求9所述的电子元件安装用基板，其中，
所述第1层的边缘比所述第2层的边缘大。
11.根据权利要求1～10中任一项所述的电子元件安装用基板，其中，
所述基板具有所述第1凸部以及所述第2凸部，
所述第1凸部与所述第2凸部相连，并且所述多个电极被所述第1凸部和所述第2凸部包围。
12.一种电子装置，具备：
权利要求1～11中任一项所述的电子元件安装用基板；以及
安装于所述安装区域的电子元件。
CN202080023739.8A 2019-03-29 2020-03-27 电子元件安装用基板以及电子装置 Pending CN113614905A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-065772 2019-03-29
JP2019065772 2019-03-29
PCT/JP2020/014150 WO2020203824A1 (ja) 2019-03-29 2020-03-27 電子素子実装用基板、および、電子装置

Publications (1)

Publication Number Publication Date
CN113614905A true CN113614905A (zh) 2021-11-05

Family

ID=72668030

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080023739.8A Pending CN113614905A (zh) 2019-03-29 2020-03-27 电子元件安装用基板以及电子装置

Country Status (4)

Country Link
US (1) US20220148933A1 (zh)
JP (1) JP7176103B2 (zh)
CN (1) CN113614905A (zh)
WO (1) WO2020203824A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI831215B (zh) * 2022-03-11 2024-02-01 日商鎧俠股份有限公司 配線基板、配線基板的製造方法及半導體裝置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846085A (ja) * 1994-08-02 1996-02-16 Fujitsu Ltd 半導体装置及びその製造方法
JPH08186195A (ja) * 1994-12-28 1996-07-16 Shinko Electric Ind Co Ltd 電子部品用パッケージ
JP2016139771A (ja) * 2015-01-29 2016-08-04 京セラ株式会社 電子部品実装用パッケージ、電子装置および電子モジュール
WO2017086222A1 (ja) * 2015-11-19 2017-05-26 京セラ株式会社 電子素子実装用基板および電子装置
CN107615658A (zh) * 2015-06-25 2018-01-19 株式会社村田制作所 弹性波装置
JP2018088443A (ja) * 2016-11-28 2018-06-07 京セラ株式会社 電子素子実装用基板および電子装置
CN108242321A (zh) * 2016-12-27 2018-07-03 株式会社村田制作所 电子部件
CN109309059A (zh) * 2017-07-26 2019-02-05 京瓷株式会社 电子元件安装用基板、电子装置以及电子模块

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3554212B2 (ja) * 1998-12-21 2004-08-18 沖電気工業株式会社 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846085A (ja) * 1994-08-02 1996-02-16 Fujitsu Ltd 半導体装置及びその製造方法
JPH08186195A (ja) * 1994-12-28 1996-07-16 Shinko Electric Ind Co Ltd 電子部品用パッケージ
JP2016139771A (ja) * 2015-01-29 2016-08-04 京セラ株式会社 電子部品実装用パッケージ、電子装置および電子モジュール
CN107615658A (zh) * 2015-06-25 2018-01-19 株式会社村田制作所 弹性波装置
WO2017086222A1 (ja) * 2015-11-19 2017-05-26 京セラ株式会社 電子素子実装用基板および電子装置
JP2018088443A (ja) * 2016-11-28 2018-06-07 京セラ株式会社 電子素子実装用基板および電子装置
CN108242321A (zh) * 2016-12-27 2018-07-03 株式会社村田制作所 电子部件
CN109309059A (zh) * 2017-07-26 2019-02-05 京瓷株式会社 电子元件安装用基板、电子装置以及电子模块

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI831215B (zh) * 2022-03-11 2024-02-01 日商鎧俠股份有限公司 配線基板、配線基板的製造方法及半導體裝置

Also Published As

Publication number Publication date
JPWO2020203824A1 (zh) 2020-10-08
JP7176103B2 (ja) 2022-11-21
US20220148933A1 (en) 2022-05-12
WO2020203824A1 (ja) 2020-10-08

Similar Documents

Publication Publication Date Title
US9276023B2 (en) Image pickup element housing package, and image pickup device
US9872378B2 (en) Electronic element mounting board and electronic device
CN109863601B (zh) 摄像模块
JP7072644B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
EP3703128A1 (en) Imaging-element mounting substrate, imaging device, and imaging module
JP4859811B2 (ja) 電子部品収納用パッケージ
CN113614905A (zh) 电子元件安装用基板以及电子装置
JP2023091083A (ja) 電子素子実装用基板、電子装置および電子モジュール
CN108735706B (zh) 电子元件安装用基板、电子装置以及电子模块
JP7210191B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP7062569B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP7391494B2 (ja) 電子素子実装用母基板、電子素子実装用基板、および電子装置
US10681831B2 (en) Electronic component mounting board, electronic device, and electronic module
JP7212783B2 (ja) 電子素子実装用基板、電子装置、電子モジュールおよび電子素子実装用基板の製造方法
US20220361333A1 (en) Electronic element mounting substrate, electronic device, and electronic module
JP7242870B2 (ja) 実装基板および電子装置
JP4733061B2 (ja) 複数個取り配線基台、配線基台および電子装置、ならびに複数個取り配線基台の分割方法
JP2021158322A (ja) 実装基板、電子装置、および電子モジュール
JP2019062087A (ja) 電子素子実装用基板、電子装置および電子モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination