<電子素子実装用基板および電子装置の構成>
以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。なお、以下の説明では、電子素子実装用基板に電子素子が実装された構成を電子装置とする。また、電子素子実装用基板の上面側に位置するようにまたは電子装置を囲んで設けられた筐体または部材を有する構成を電子モジュールとする。電子素子実装用基板、電子装置および電子モジュールは、いずれの方向が上方若しくは下方とされてもよいが、便宜的に、直交座標系xyzを定義するとともに、z方向の正側を上方とする。
(第1の実施形態)
図1~図5を参照して本発明の第1の実施形態に係る電子素子実装用基板1、並びにそれを備えた電子モジュール31および電子装置21について説明する。なお、本実施形態では図1および図2では電子装置21を示しており、図1では電子装置21において蓋体12を省略した図を示している。図3では電子モジュール31を示している。また、図4に電子素子実装用基板1のその他の態様に係る上面図を示している。また、図5に電子素子実装用基板1の要部Bの拡大上面図を示しており、1点鎖線にて第1仮想対称線および第2仮想対称線を示している。
電子素子実装用基板1は、 上面に電子素子10が実装される基板2を有する。基板2の外周部は3つ以上の切欠き部4を有する。基板2は外周部に位置するとともに、切欠き部4のそれぞれに対応して位置した3つ以上の貫通導体5を有している。貫通導体5は、切欠き部4と重なって位置しており、断面視において貫通導体5の一部が露出している。
電子素子実装用基板1は、上面に電子素子10が実装される基板2を有する。ここで、図1に示す例では、電子素子10は基板2の最上面または最下面に実装されている。また、基板2は上面または/および下面に枠状等のその他の絶縁層が設けられていてもよく、枠状の絶縁層の内側に電子素子10は位置していてもよい。言い換えると、基板2は枠状等のその他の絶縁層を含む凹部を有していてもよく、凹部の底面に電子素子10は位置していてもよい。
図1および図2に示す例では、基板2は複数の絶縁層で構成されているが、例えばモールドで形成された構成、金型等の押圧で形成された構成またはその他、1層のみの構成等であってもよい。基板2を構成する絶縁層の材料は例えば、電気絶縁性セラミックスまたは樹脂が含まれる。
基板2を形成する絶縁層の材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック焼結体等が含まれる。基板2を形成する絶縁層の材料として使用される樹脂としては例えば、熱可塑性の樹脂、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、フェノール樹脂またはフッ素系樹脂等が含まれる。フッ素系樹脂としては例えば、四フッ化エチレン樹脂が含まれる。
基板2は、図1に示すように3層の絶縁層から形成されていてもよいし、2層以下または4層以上の絶縁層から形成されていてもよい。絶縁層が2層以下の場合には、電子素子実装用基板1の薄型化を図ることができる。また、絶縁層が4層以上の場合には、電子素子実装用基板1の剛性を高めることができる。また、各絶縁層に開口部を設け、設けた開口部の大きさを異ならせた上面に段差部を形成していてもよい。
電子素子実装用基板1は例えば、最外周の1辺の大きさは0.3mm~10cmであり、平面視において電子素子実装用基板1が四角形状あるとき、正方形であってもよいし長方形であってもよい。また例えば、電子素子実装用基板1の厚みは0.2mm以上である。
電子素子実装用基板1の基板2は、電極パッド3を有していてもよい。ここで、電極パッド3は、例えば電子素子10と電気的に接続されるパッドをさしている。
また、電子素子実装用基板1は基板2の上面、側面または下面には、外部回路接続用電極が設けられていてもよい。外部回路接続用電極は、基板2と外部回路基板、あるいは電子装置21と外部回路基板とを電気的に接続していてもよい。
さらに基板2の上面または下面には、電極パッド3または/および外部回路接続用電極以外に、絶縁層間に形成される電極、内部配線導体および内部配線導体同士を上下に接続する貫通導体が設けられていてもよい。これら電極、内部配線導体または貫通導体は、基板2の表面に露出していてもよい。この電極、内部配線導体または貫通導体によって、電極パッド3または/および外部回路接続用電極はそれぞれ電気的に接続されていてもよい。
電極パッド3、外部回路接続用電極、電極、内部配線導体または/および貫通導体は、複数の絶縁層が電気絶縁性セラミックスから成る場合には、タングステン(W)、モリブデン(Mo)、マンガン(Mn)、パラジウム(Pd)、銀(Ag)若しくは銅(Cu)またはこれらから選ばれる少なくとも1種以上の金属材料を含有する合金等が含まれる。また、銅(Cu)のみからなっていてもよい。また、電極パッド3、外部回路接続用電極、内部配線導体または/および貫通導体は、複数の層が樹脂から成る場合には、銅(Cu)、金(Au)、アルミニウム(Al)、ニッケル(Ni)、モリブデン(Mo)、パラジウム(Pd)若しくはチタン(Ti)またはこれらから選ばれる少なくとも1種以上の金属材料を含有する合金等が含まれる。
電極パッド3、外部回路接続用電極、電極、内部配線導体または/および貫通導体の露出表面に、さらにめっき層を有していてもよい。この構成によれば、外部回路接続用の電極、導体層および貫通導体の露出表面を保護して酸化を低減することができる。また、この構成によれば、電極パッド3と電子素子10と、をワイヤボンディング等の電子素子接合材13を介して良好に電気的接続することができる。めっき層は、例えば、厚さ0.5μm~10μmのNiめっき層を被着させるか、またはこのNiめっき層および厚さ0.5μm~3μmの金(Au)めっき層を順次被着させてもよい。
電子素子実装用基板1の基板2の外周部は3つ以上の切欠き部4を有する。ここで、切欠き部4とは、基板2の上面から下面まで貫通した状態のものであってもよいし、基板2の上面または下面から基板2の途中まで設けられたものであってもよい。
電子素子実装用基板1の基板2は外周部に位置するとともに、切欠き部4のそれぞれに対応して位置した3つ以上の貫通導体5を有している。貫通導体5は、複数の絶縁層が電気絶縁性セラミックスから成る場合には、タングステン(W)、モリブデン(Mo)、マンガン(Mn)、パラジウム(Pd)、銀(Ag)若しくは銅(Cu)またはこれらから選ばれる少なくとも1種以上の金属材料を含有する合金等が含まれる。また、銅(Cu)のみからなっていてもよい。また、貫通導体5は、複数の層が樹脂から成る場合には、銅(Cu)、金(Au)、アルミニウム(Al)、ニッケル(Ni)、モリブデン(Mo)、パラジウム(Pd)若しくはチタン(Ti)またはこれらから選ばれる少なくとも1種以上の金属材料を含有する合金等が含まれる。また、例えばNiめっき層または金(Au)めっき層等で形成されていてもよい。貫通導体5は、ビア導体のように貫通孔に充填されている状態のものであってもよく、貫通孔の表面に金属層が形成されているものであってもよい。他の構成と矛盾をきたさない限り、どちらの構造をとるかは、選択可能である。貫通導体5は、切欠き部4と重なって位置しており、断面視において貫通導体5の一部が露出している。重なるとは、例えば、一部が接触する状態や、貫通導体5が、ビア導体の一部を切り欠くことで形成される状態等を指す。
本実施形態では基板2は切欠き部4と貫通導体5を有しており、貫通導体5は、切欠き部4と重なって位置しており、断面視において貫通導体5の一部が露出している。言い換えると、貫通導体5は切欠き部4の一部にのみ位置している。これにより、電子素子実装用基板1と外部端子9とを外部端子接合材15で接合した場合に、セルフアライメントによって、電子素子実装用基板1と外部端子9との位置合わせを容易とすることが可能となる。また、外部端子9がずれて接続されることで、外部端子9が剥がれ電子装置が作動する際に動作不良を起こすことを低減させることが可能となる。
また、近年スルーホールの小型化によりスルーホールの大きさおよび電極の厚みの許容交差が小さくなっていることで、スルーホールに電極を設ける工程において工程誤差等で厚みが変動した場合にリード等が入りづらくなることが懸念されていた。
これに対し、本実施形態では、貫通導体5が切欠き部4と重なる位置に位置していることで、外部接続端子9または切欠き部4の工程誤差が生じた場合においても、外部接続端子9を実装できないまたは実装し辛くなることを低減させることが可能となる。
これらのことにより、電子装置21に外部端子9を接合する工程において、電子装置21に実装不良が発生すること、または外部端子9がずれて接合されることで、外部端子9が剥がれ電子装置が作動する際に動作不良を起こすことを低減させることが可能となる。
図1に示す例のように、基板2の3つ以上の切欠き部4の位置は指定されないが、例えば基板2が矩形状であるとき、切欠き部4は4辺中3辺にそれぞれ位置していてもよい。このような構成によって、電子装置21(電子素子実装用基板1)と外部端子9との接合する位置をX軸方向およびY軸方向の位置合わせを容易とすることが可能となる。よって、本実施形態の効果をより向上させることが可能となる。
貫通導体5とは、基板2が複数の絶縁層からなるとき少なくとも1層の絶縁層を貫通していればよい。例えば、基板2の上面から下面まで連続して設けられているものも貫通導体5であるし、基板2の上面または下面から基板2の下面または上面の途中まで設けられている場合も貫通導体5である。
図2に示す例のように 、基板2は、矩形状であり、切欠き部4は基板2の角部に位置していてもよい。このような構成によって、電子装置21(電子素子実装用基板1)と外部端子9との接合する位置をX軸方向およびY軸方向の位置合わせを容易とすることが可能となる。また、切欠き部4が角部に位置することで、基板2の回転方向の位置の位置合わせも可能となる。よって、本実施形態の効果をより向上させることが可能となる。
また、基板2が矩形状であるとき、切欠き部4は基板2の角部および各辺にそれぞれ1か所以上位置していてもよい。このような構成によって、電子装置21(電子素子実装用基板1)と外部端子9との接合する位置をX軸方向およびY軸方向の位置合わせを容易とすることが可能となる。また、切欠き部4が角部に位置することで、基板2の回転方向の位置の位置合わせも可能となる。よって、本実施形態の効果をより向上させることが可能となる。
また例えば、切欠き部4が少なくとも3つありその1つが角部に設けられているとき、少なくとも他の2つの切欠き部4は切欠き部4が設けられた角部を挟む辺に位置していてもよい。これにより、角部に位置する切欠き部4に押し付けるように位置合わせすることで電子装置21(電子素子実装用基板1)と外部端子9との接合する位置をX軸方向およびY軸方向および回転方向の位置の位置合わせも可能となる。よって、本実施形態の効果をより向上させることが可能となる。
また、例えば基板2が円形状であるとき、3つの切欠き部4は切欠き部4の中心が上面視で正三角形の位置となるように位置していてもよい。これにより、電子装置21(電子素子実装用基板1)と外部端子9との接合する位置をX軸方向およびY軸方向および回転方向の位置の位置合わせも可能となる。さらに、例えば電子モジュ―ル31を使用中に外部からの応力によって外部端子9が回転する方向に応力がかかった場合においても、切欠き部4が正三角形の位置に位置していることでこれらの応力を分散することができ、外部端子9が剥がれることを低減させることが可能となる。
基板2は切欠き部4が4つ以上位置している場合において、貫通導体5は少なくとも3つ位置していればよい。言い換えると、切欠き部4が4つ以上ある場合、切欠き部4は貫通導体5が位置していないものがあってもよい。貫通導体5は基板2に3つ位置していれば、本実施形態に記載の効果を奏することが可能であり、また貫通導体5が位置していない切欠き部4は例えば筐体の脚等を位置させることで接合の補助等に使用することが可能となる。
図1に示す例のように、 基板2の貫通導体5は、平面視において一部が露出していてもよい。言い換えると、貫通導体5は基板の上面または下面において表面の一部が露出している。このとき、基板2が複数の層を有する場合には、少なくとも最上層に上面から下面まで貫通している貫通導体5が位置していればよい。また、全ての層を貫通していてもよいし、途中の層まで貫通していてもよい。このような場合においても、本実施形態の効果を奏することが可能となる。また、貫通導体5の一部が平面視において露出していることで、電子素子10を実装する際に貫通導体5と直接、電気的に接合させることが可能となる。よって、貫通導体5が外部端子9と接続する場合、電子素子10と外部端子9との抵抗を低減させることが可能となり、電子装置21の電気特性を向上させることが可能となる。また、貫通導体5の一部が平面視において露出していることで、電子素子10または外部端子9を接合後したあと目視または画像検査で短絡しているかどうかの検査が容易となる。
図4に示す例のように、 基板2の上面には、電極パッド3が位置しており、電極パッド3と貫通導体5とは電気的に接続していてもよい。このような場合においても、本実施形態の効果を奏することが可能となる。また、電極パッド3と貫通導体5とが電気的に接続していることで、貫通導体5を外部回路接続用電極としても使用することが可能となる。また、このとき電極パッド3と貫通導体5とは平面視において重なって位置していてもよい。これにより、例えば電極パッド3と貫通導体5とが焼結している場合、貫通導体5が基板2から剥離することを低減させることが可能となる。また、貫通導体5の露出面および電極パッド3の表面に金メッキ等を設けることで、より貫通導体5と電極パッド3との電気抵抗を低減させることが可能となり、電子装置21の電気特性を向上させることが可能となる。なお、このとき電極パッド3は平面視で基板2と重なる位置にも位置していることで、電極パッド3と基板2とが焼結していることでより貫通導体4の剥離を低減させることが可能となる。なお、このとき電極パッド3と貫通導体5とがガラス成分を含んでいる時、電極パッド3と貫通導体5とはガラス焼結にて結合していることで本効果をより向上させることが可能となる。
基板2の電極パッド3と貫通導体5とが重なって位置しているとき、電極パッド3は貫通導体5の切欠き部4に露出した側面にまで位置していてもよい。これにより、電極パッド3が支えとなって貫通導体5が基板2から剥離することを低減させることが可能となる。
図2に示す例のように、 基板2の切欠き部4には、外部端子9が位置していてもよい。切欠き部4に外部端子9が位置することで、外部端子9と切欠き部4にと重なって位置する貫通導体5の露出した側面とを半田等の外部端子接合材15で接合する工程において、半田のセルフアライメント効果により外部端子9と貫通導体5との接合位置の位置合わせを行うことが可能となる。よって、電子素子実装用基板1の位置合わせを容易とすることが可能となる。
図5に示す例のように、 貫通導体5および切欠き部4がそれぞれ線対称の形状を有しており、貫通導体5の第1仮想対称線α1と、切欠き部4の第2仮想対称線α2とは重なっていてもよい。言い換えると、切欠き部4の辺の最も基板中央に近い部分に貫通導体5配置している。これにより、外部端子9と切欠き部4と重なって位置する貫通導体5の露出した側面とを半田等の外部端子接合材15で接合する工程において、外部端子接合材15は切欠き部4の最も基板中央に近い部分に外部端子接合材15が流れ込もうとする。よって、外部端子接合材15のセルフアライメント効果をより向上させることが可能となる。よって、電子素子実装用基板1の位置合わせをより容易とすることが可能となる。
また、図4に示す例のように、基板2に位置する複数の切欠き部4(および貫通導体5)は、平面視において線対称に位置していてもよい。このような構成であることで、基板2の回転方向の位置の位置合わせおよび方向性の固定が可能となる。よって、本実施形態の効果をより向上させることが可能となる。
図4に示す例では、電子素子実装用基板1の 切欠き部4は曲面を有している。切欠き部4は曲面を有していることで、外部端子接合材15は切欠き部4の最も内側(曲面であってもっとも基板2の中心側)に流れやすくなる。よって、貫通導体5が曲面である切欠き部4の最も内側に位置していることで、セルフアライメント効果をより向上させることが可能となり、外部端子9の位置合わせの効果をより向上させることが可能となる。よって、電子装置21(電子素子実装用基板1)と外部端子9との接合する位置をX軸方向およびY軸方向の位置合わせをより容易とすることが可能となる。
貫通導体5の露出部分以外の外辺は平面視において弧状であってもよいし直線部分を有していてもよい。貫通導体5の露出部分以外の外辺は平面視において弧状であることで、貫通導体5を作製する工程における打ち抜き時の応力が1か所に集中し基板2にクラック等が発生することを低減させることが可能となる。また、貫通導体5の露出部分以外の外辺は平面視において直線部分を有していることで、直線部分を切欠き部4の側面と交わるように位置するように設けることで、切欠き部4を作成する際の応力で貫通導体5と基板2との間の微小な部分が欠けてダスト等の発生の要因となることを低減させることが可能となる。
また、貫通導体5の露出部分以外の外辺は平面視においてコの字であってもよいし、角部が弧状になっていてもよい。貫通導体5の露出部分以外の外辺は平面視においてコの字であることで、切欠き部4の露出した面を大きくした場合においても、貫通導体5の奥行(基板2の中心側)への大きさを小さくすることが可能となるため、電子素子実装用基板1が小型化した場合において向かい合う貫通導体5同士が短絡することを低減させることが可能となる。また、貫通導体5と基板2との接合面積を大きくできるとともに、直線部と切欠き部とが接していることで貫通導体5を剥がす方向への引っ張り応力を低減させることが可能となる。つまり、引っ張り応力に対して強くすることができる。よって、貫通導体5と基板2との接合強度を向上させることが可能となる。また、貫通導体5の露出部分以外の外辺は平面視においてコの字であり、角部が弧状であることで、貫通導体5を作製する工程における打ち抜き時の応力が1か所に集中し基板2にクラック等が発生することを低減させることが可能となる。また、貫通導体5となる金属体を圧入する場合において金属体が充填されない部分を低減させることが可能となる。
<電子装置の構成>
図1~図2に電子装置21の例を示す。電子装置21は、電子素子実装用基板1と、電子素子実装用基板1の上面または下面に実装された電子素子10を備えている。
電子装置21は、電子素子実装用基板1と、電子素子実装用基板1に実装された電子素子10を有している。電子素子10の一例としては、例えばCCD(Charge Coupled Device)型またはCMOS(Complementary Metal Oxide Semiconductor)型等の撮像素子、LED(Light Emitting Diode)等の発光素子、圧力、気圧、加速度、ジャイロ等のセンサー機能を有する素子、または集積回路等である。なお、電子素子10は、接着材を介して、基板2の上面に配置されていてもよい。この接着材は、例えば、銀エポキシまたは熱硬化性樹脂等が使用される。
電子素子10と電子素子実装用基板1とは例えばワイヤボンディング、半田ボール、金バンプ等を含む電子素子接合材13で電気的に接続されていてもよい。また、電子装置21は、電子素子10を覆うとともに、電子素子実装用基板1の上面に接合された蓋体12を有していてもよい。
蓋体12は、例えば電子素子10がCMOS、CCD等の撮像素子、またはLEDなどの発光素子である場合ガラス材料等の透明度の高い部材が用いられる。また蓋体12は例えば、電子素子10が集積回路等であるとき、金属製材料、セラミック材料または有機材料が用いられていてもよい。
蓋体12は、蓋体接合材14を介して電子素子実装用基板1と接合している。蓋体接合材14を構成する材料として例えば、熱硬化性樹脂または低融点ガラスまたは金属成分からなるろう材等がある。
電子素子10と基板2との電子素子接合材13は半田ボールであってもよい。このとき、貫通導体5と電子素子10とを半田ボールからなる電子素子接合材13で直接、接合することで、電子素子接合材13が溶けた際にセルフアライメントの効果を有することができる。よって、貫通導体5と電子素子10との位置合わせが可能となる。またこのとき、基板2と外部端子9とが外部端子接合材15のセルフアライメントで接合していることで、外部端子9と電子素子10との位置精度を間接的に向上させることができる。
電子装置21が図1~図2に示すような電子素子実装用基板1を有することで、電子装置21と外部端子9とがずれて接続されることを低減させることが可能となる。よって、外部端子9が剥がれたり、電子装置21がずれて位置したりすることで電子装置21が作動する際に動作不良を起こすことを低減させることが可能となる。
<電子モジュールの構成>
図3に電子素子実装用基板1を用いた電子モジュール31の一例を示す。電子モジュール31は、電子装置21と電子装置21の上面または電子装置21上に位置した筐体32とを有している。なお、以下に示す例では説明のため撮像モジュールを例に説明する。ここで、電子装置21の上面に位置した筐体32とは、例えば図3に示す例のように電子装置21自体が筐体32で覆われている場合なども、筐体32の一部が電子装置21上に位置しているため、本構成に含まれる。
電子モジュール31は筐体32(レンズホルダー等)を有していてもよい。筐体32を有することでより気密性の向上または外部からの応力が直接電子装置21に加えられることを低減することが可能となる。筐体32は、例えば樹脂または金属材料等から成る。また、筐体32がレンズホルダーであるとき筐体32は、樹脂、液体、ガラスまたは水晶等からなるレンズが1個以上組み込まれていてもよい。また、筐体32は、上下左右の駆動を行う駆動装置等が付いていて、電子素子実装用基板1の表面に位置するパッド等と半田などの接合材を介して電気的に接続されていてもよい。
なお、筐体32は上面視において4方向または下面側の少なくとも一つの辺において開口部が設けられていてもよい。そして、筐体32の開口部から外部回路基板が挿入され電子素子実装用基板1と電気的に接続していてもよい。また筐体32の開口部は、外部回路基板が電子素子実装用基板1と電気的に接続された後、樹脂等の封止材等で開口部の隙間を閉じて電子モジュール31の内部が気密されていてもよい。
電子モジュール31が図3に示すような電子素子実装用基板1を有することで、外部端子9が電子素子実装用基板1から剥がれる、または、電子装置21がずれて位置することで電子モジュール31が作動する際に動作不良を起こすことを低減させることが可能となる。
<電子素子実装用基板および電子装置の製造方法>
次に、本実施形態の電子素子実装用基板1および電子装置21の製造方法の一例について説明する。なお、下記で示す製造方法の一例は、多数個取り配線基板を用いた基板2の製造方法である。
(1)まず、基板2を構成するセラミックグリーンシートを形成する。例えば、酸化アルミニウム(Al2O3)質焼結体である基板2を得る場合には、Al2O3の粉末に焼結助材としてシリカ(SiO2)、マグネシア(MgO)またはカルシア(CaO)等の粉末を添加し、さらに適当なバインダー、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、ドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。
なお、基板2が、例えば樹脂から成る場合は、所定の形状に成形できるような金型を用いて、トランスファーモールド法、インジェクションモールド法または金型等での押圧等で成形することによって基板2を形成することができる。また、基板2は、例えばガラスエポキシ樹脂のように、ガラス繊維から成る基材に樹脂を含浸させたものであってもよい。この場合には、ガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって基板2を形成できる。
(2)次に、前述のグリーンシートを金型等によって加工する。ここで基板2が開口部またはノッチ等を有する場合、基板2となるグリーンシートの所定の箇所に、開口部またはノッチ等を形成してもよい。なお、この時、グリーンシートの所定の位置に、金型、パンチング、またはレーザー等を用いて貫通導体5となる貫通孔を設けてもよい。
(3)次に基板2の各絶縁層となるセラミックグリーンシートを積層して加圧する。このことにより各絶縁層となるグリーンシートを積層し、基板2(電子素子実装用基板1)となるセラミックグリーンシート積層体を作製してもよい。また、この時、複数層を積層したセラミックグリーンシートの所定の位置に、金型、パンチング、またはレーザー等を用いて貫通導体5となる貫通孔を設けてもよい。もしくは、貫通導体5となる位置に貫通孔を有する複数のセラミックグリーンシートを準備し、それぞれを積層して複数の層からなる貫通導体5(貫通導体5となる貫通孔)としてもよい。
(4)次に、スクリーン印刷法等によって、上記(1)~(3)の工程で得られたセラミックグリーンシートまたセラミックグリーンシート積層体に電極パッド3、外部回路接続用電極、内部配線導体、内部貫通導体、貫通導体5となる部分に、金属ペーストを塗布または充填する。この金属ペーストは、前述した金属材料から成る金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、基板2との接合強度を高めるために、ガラスまたはセラミックスを含んでいても構わない。
また、基板2が樹脂から成る場合には、電極パッド3、外部回路接続用電極、内部配線導体および貫通導体は、スパッタ法、蒸着法等によって作製することができる。また、表面に金属膜を設けた後に、めっき法を用いて作製してもよい。
(5)次にグリーンシートの所定の位置に、金型、パンチング、またはレーザー等を用いて切欠き部4となる切欠きを設ける。なおこの時、貫通導体5の一部を同時に打ち抜くことで、切欠き部4と重なって位置しており、断面視において貫通導体5の一部が露出した貫通導体5を作製することができる。
(6)次に、このセラミックグリーンシート積層体を約1500℃~1800℃の温度で焼成して、基板2(電子素子実装用基板1)が複数配列された多数個取り配線基板を得る。なお、この工程によって、前述した金属ペーストは、基板2(電子素子実装用基板1)となるセラミックグリーンシートと同時に焼成され、電極パッド3、外部回路接続用電極、内部配線導体および貫通導体となる。
(7)次に、焼成して得られた多数個取り配線基板を複数の基板2(電子素子実装用基板1)に分断する。この分断においては、基板2(電子素子実装用基板1)の外縁となる箇所に沿って多数個取り配線基板に分割溝を形成しておき、この分割溝に沿って破断させて分割する方法またはスライシング法等により基板2(電子素子実装用基板1)の外縁となる箇所に沿って切断する方法等を用いることができる。なお、分割溝は、焼成後にスライシング装置により多数個取り配線基板の厚みより小さく切り込むことによって形成することができるが、多数個取り配線基板用のセラミックグリーンシート積層体にカッター刃を押し当てたり、スライシング装置によりセラミックグリーンシート積層体の厚みより小さく切り込んだりすることによって形成してもよい。なお、上述した多数個取り配線基板を複数の基板2(電子素子実装用基板1)に分割する前もしくは分割した後に、それぞれ電解または無電解めっき法を用いて、電極パッド3、外部接続用パッドおよび露出した配線導体にめっきを被着させてもよい。
(8)次に、電子素子実装用基板1に電子素子10を実装する。電子素子10はワイヤボンディング等の電子素子接合材13で電子素子実装用基板1と電気的に接合させる。またこのとき、電子素子10または電子素子実装用基板1に接着材等を設け、電子素子実装用基板1に固定しても構わない。また、電子素子10を電子素子実装用基板1に実装した後、蓋体12を蓋体接合材14で接合してもよい。
以上(1)~(7)の工程のようにして電子素子実装用基板1を作製し、電子素子10を実装することで、電子装置21を作製することができる。なお、上記(1)~(8)の工程順番は加工可能な順番であれば指定されない。
(第2の実施形態)
図6~図8を参照して本発明の第2の実施形態における電子装置21、および電子素子実装用基板1について説明する。なお、図6~図8は図1に示す要部Aのその他の態様に係る拡大上面図を示している。
本実施形態における電子素子実装用基板1において、第1の実施形態の電子素子実装用基板1と異なる点は、切欠き部4の形状および貫通導体5の個数または形状が異なっている点である。
図6および図8に示す例では、基板2の切欠き部4は、平面視において内部に向かう第1段差部4aを有しており、貫通導体5は第1段差部4aの底面部に位置している。このような構成であっても、電子装置21(電子素子実装用基板1)と外部端子9との接合する位置をX軸方向およびY軸方向の位置合わせを容易とすることが可能となる。また、基板2が第1段差部4aを有することで、第1段差部4aに外部端子9を接合する外部端子接合材15が、工程誤差等で設計値よりも多く塗布された場合においても、外部端子接合材15が第1段差部4aよりも外側に位置する切欠き部4へ流れてトラップされることで、外部端子接合材15が基板2の外周部まで流出することを低減させることが可能となる。よって、基板2の外周へ流出した外部端子接合材15によって、不用意なショートの発生または筐体32が実装し辛くなることを低減させることが可能となる。
図6および図7に示す例では、基板2の第1段差部4aは略矩形状である。言い換えると第1段差部4aは直線部を有し、その直線部の延長線上と基板2の外辺とは垂直に交わる形状である。第1段差部4aが直線部を有していることで、外部端子接合材15が、工程誤差等で設計値よりも多く塗布された場合においても、外部端子接合材15が第1段差部4aの直線部を這い上がりづらくすることが可能となる。これにより、外部端子接合材15が基板2の外周部まで流出することを低減させることが可能となる。よって、基板2の外周へ流出した外部端子接合材15によって、不用意なショートの発生または筐体32が実装し辛くなることを低減させることが可能となる。
図8に示す例では、基板2の第1段差部4aは円弧状である。このような構成であることで、外部端子接合材15が、工程誤差等で設計値よりも多く塗布された場合においても、外部端子接合材15が円弧状の第1段差部4aの中心部近傍に流れやすくなる。これにより、外部端子接合材15が基板2の外周部まで流出することを低減させることが可能となる。よって、基板2の外周へ流出した外部端子接合材15によって、不用意なショートの発生または筐体32が実装し辛くなることを低減させることが可能となる。
また、第1段差部4aが円弧状であることで、外部端子接合材15は第1段差部4aの最も内側(円弧状であってもっとも基板2の中心側)に流れやすくなる。よって、貫通導体5はが円弧状である第1段差部4aの最も内側に位置していることで、セルフアライメント効果をより向上させることが可能となり、外部端子9の位置合わせの効果をより向上させることが可能となる。よって、電子装置21(電子素子実装用基板1)と外部端子9との接合する位置をX軸方向およびY軸方向の位置合わせをより容易とすることが可能となる。
図6に示す例では、 基板2の切欠き部4のうち、一つの切欠き部4において貫通導体5が複数位置している。このような構成であることで、例えば切欠き部4に複数個の外部端子9を設けることが可能となる。よって、電子装置21の多ピンかが可能となり、電子装置21の性能を向上させることが可能となる。また、外部端子9が例えばケーブル等であるとき、複数の信号を1つの切欠き部4で接続することが可能となる。よって、切欠き部4の個数を減らすことが可能となるため、位置合わせを容易とすることが可能となる。
また、貫通導体5を複数有することで、外部端子9を接合する際、外部端子接合材15が2つの貫通導体5に向かってそれぞれセルフアライメント効果を発する。言い換えると、外部端子9を複数の貫通導体5のそれぞれと接合しようとする外部端子接合材15が複数の貫通導体5側へ張力が発生することになる。この張力により、電子装置21(電子素子実装用基板1)と外部端子9との接合する位置をX軸方向およびY軸方向の位置合わせをより容易とすることが可能となる。
図7(a)に示す例では、第1段差部4aとは異なる底面に、複数の貫通導体5を有している。このような構成であっても、第1段差部4aとは異なる底面に外部端子9を接合する場合において、電子装置21(電子素子実装用基板1)と外部端子9との接合する位置をX軸方向およびY軸方向の位置合わせを容易とすることが可能となる。
図7(b)に示す例では、基板2の第1段差部4aの底面および第1段差部4aとは異なる底面に、複数の貫通導体を有している。このような構成であっても、第1段差部4および第1段差部4aとは異なる底面に複数の外部端子9を接合する場合において、電子装置21(電子素子実装用基板1)と外部端子9との接合する位置をX軸方向およびY軸方向の位置合わせを容易とすることが可能となる。また、第1段差部4aに外部端子9を接合する際に、第1段差部4a以外の場所にも貫通導体5を有していることで、工程誤差等で設計値よりも多く塗布された場合に外部端子接合材15が第1段差部4aの外側まで流れた場合に第1段差部4a以外の場所の貫通導体5にセルフアライメントがかかる。これにより、第1段差部4a以外の場所の貫通導体5に外部端子接合材15が集まることで外部端子接合材15が基板2の外周部まで流出することを低減させることが可能となる。よって、基板2の外周へ流出した外部端子接合材15によって、不用意なショートの発生または筐体32が実装し辛くなることを低減させることが可能となる。
(第3の実施形態)
次に、本発明の第3の実施形態による電子素子実装用基板1について、図9および図10を参照しつつ説明する。なお、図9および図10は図4に示す電子素子実装用基板1の要部Bのその他の態様に係る拡大上面図を示している。
本実施形態における電子素子実装用基板1において、第1の実施形態の電子素子実装用基板1と異なる点は、切欠き部4の形状および貫通導体5の個数または形状が異なっている点である。
図9に示す例では、 基板2の切欠き部4のうち、一つの切欠き部4において貫通導体5が複数位置している。このような構成であることで、貫通導体5を複数有することで、外部端子9を接合する際、外部端子接合材15が2つの貫通導体5に向かってそれぞれセルフアライメント効果を発する。言い換えると、外部端子9を複数の貫通導体5のそれぞれと接合しようとする外部端子接合材15が複数の貫通導体5側へ張力が発生することになる。この張力により、電子装置21(電子素子実装用基板1)と外部端子9との接合する位置をX軸方向およびY軸方向の位置合わせをより容易とすることが可能となる。とくに、図9に示す例では切欠き部4は曲面を有している。これにより、複数の貫通導体5の内側(切欠き部4の内側/切欠き部4のもっとも基板の中央側)へ部端子接合材15は引っ張られる。よって、セルフアライメント効果で外部端子9の位置合わせを容易としつつ、外部端子接合材15が、工程誤差等で設計値よりも多く塗布された場合においても、外部端子接合材15が基板2の外周部まで流出することを低減させることが可能となる。よって、基板2の外周へ流出した外部端子接合材15によって、不用意なショートの発生または筐体32が実装し辛くなることを低減させることが可能となる。
図10(a)および図10(b)に示す例では、切欠き部4は曲面と直線部を有している。言い換えると、切欠き部4は基板2の内側へ直角にえぐれる形状をしており、角部は曲面を有している。このような構成であっても、電子装置21(電子素子実装用基板1)と外部端子9との接合する位置をX軸方向およびY軸方向の位置合わせを容易とすることが可能となる。また、切欠き部4が直線部を有していることで、外部端子接合材15が、工程誤差等で設計値よりも多く塗布された場合においても、外部端子接合材15が切欠き部4の直線部を這い上がりづらくすることが可能となる。これにより、外部端子接合材15が基板2の外周部まで流出することを低減させることが可能となる。よって、基板2の外周へ流出した外部端子接合材15によって、不用意なショートの発生または筐体32が実装し辛くなることを低減させることが可能となる。さらに、図10(a)に示す例のように、切欠き部4の曲面に貫通導体5が位置していることで、セルフアライメント効果をより向上させることが可能となり、外部端子9の位置合わせの効果をより向上させるとともに外部端子接合材15が基板2の外周部まで流出することを低減させることが可能となる。
図10(b)に示す例では、貫通導体5は複数位置しており、複数の貫通導体5は切欠き部4の2つの直線部のそれぞれに設けられている。複数の貫通導体5は切欠き部4の2つの直線部のそれぞれに設けられていることで、切欠き部4に複数個の外部端子9を設けることが可能となる。よって、電子装置21の多ピンかが可能となり、電子装置21の性能を向上させることが可能となる。また、貫通導体5が直線部に位置していることで外部端子9を外部端子接合材15で接合する工程において、曲面に塗布する場合と比較して外部端子接合材15の塗布量を小さくすることができる。これにより、外部端子接合材15が基板2の外周部まで流出することを低減させることが可能となる。よって、基板2の外周へ流出した外部端子接合材15によって、不用意なショートの発生または筐体32が実装し辛くなることを低減させることが可能となる。また、外部端子接合材15の塗布量が小さいことで外部端子9同士の距離をより広く設けることが可能となり、ショートの発生を低減させることが可能となる。
(第4の実施形態)
次に、本発明の第4の実施形態による電子素子実装用基板1について、図11~図13を参照しつつ説明する。
本実施形態における電子素子実装用基板1において、第1の実施形態の電子素子実装用基板1と異なる点は、断面視における切欠き部4および貫通導体5の形状が異なっている点である。
図11に示す例では、基板2は複数の絶縁層を有しており、貫通導体5は断面視において上面側の一部にのみ位置している。このような構成であっても、電子装置21(電子素子実装用基板1)と外部端子9との接合する位置をX軸方向およびY軸方向の位置合わせを容易とすることが可能となる。また、貫通導体5が断面視において上面のみに位置していることは言い換えると貫通導体5の下面側は空間があり、貫通導体5の下面側も露出していることになる。これにより、外部端子9を接合する外部端子接合材15が貫通導体5の下面側にも流れ込むことが可能となるため、セルフアライメント効果をより向上させることが可能となり、本発明の効果をより向上させことが可能となる。また、外部端子9と貫通導体5の下面との間で外部端子接合材15がフィレットを形成することが可能となるため、外部端子9と貫通導体5との接合強度をより向上させることが可能となる。また、貫通導体5の下面側に外部端子接合材15が流れ込み易くなるため、外部端子接合材15が、工程誤差等で設計値よりも多く塗布された場合においても、外部端子接合材15が基板2の外周部まで流出することを低減させることが可能となる。よって、基板2の外周へ流出した外部端子接合材15によって、不用意なショートの発生または筐体32が実装し辛くなることを低減させることが可能となる。
図12に示す例では、基板2は複数の絶縁層を有しており、切欠き部4は上面視において上面側よりもと下面側のほうが大きく、貫通導体5は断面視において下面側の切欠き部4の一部にのみ位置している。このような構成であっても、本発明の効果を奏することが可能となる。また、切欠き部4が上面視において上面側よりも下面側のほうが大きくなっており、貫通導体5は断面視で下面側の切欠き部4の一部にのみ位置している。言い換えると、断面視において切欠き部4は上面側の一部が外側に凸になっており、その下面側には空間を有しており、空間の一部に貫通導体5の一部が露出している。これにより、外部端子9と貫通導体5とを接合する際に、外部端子9を空間部に収めることができるとともに、切欠き部4の上面側の一部が凸になっていることで、外部端子接合材15が、工程誤差等で設計値よりも多く塗布された場合においても、外部端子接合材15が基板2の外周部まで流出することを低減させることが可能となる。また、断面視で切欠き部4の上面側の一部が外側に凸になっていることで、外部端子9の位置合わせを行う場合において、外部端子9の上面を欠き部4の上面側の一部が外側に凸になっている部分の下面と接させることで、外部端子9と電子素子実装用基板1とのZ方向における位置合わせを容易とすることが可能となる。よって。電子装置21(電子素子実装用基板1)と外部端子9との接合する位置をX軸方向、Y軸方向およびZ軸方向の位置合わせを容易とすることが可能となる。
図13に示す例では、基板2は複数の絶縁層を有しており、切欠き部4は上面視で上面側よりも下面側のほうが小さく設けられており、貫通導体5は断面視において下面側の一部にのみ位置している。このような構成であっても、本発明の効果を奏することが可能となる。また、貫通導体5が断面視において下面のみに位置していることは言い換えると貫通導体5の上面側は空間があり、貫通導体5の上面側も露出していることになる。これにより、外部端子接合材15が貫通導体5の上面側にも這い上がることが可能となるため、セルフアライメント効果をより向上させることが可能となり、本発明の効果をより向上させことが可能となる。また、外部端子9と貫通導体5の上面との間で外部端子接合材15がフィレットを形成することが可能となるため、外部端子9と貫通導体5との接合強度をより向上させることが可能となる。
図11~図13に示す電子素子実装用基板1を製造する方法として例えば、第1実施形態の製造方法において切欠き部4を設ける工程において異なる大きさの金型等を用いて製造する方法、または、上面側と下面側とで分けて切欠き部4および貫通導体5とを作成しておき、それらを積層することで製造する方法等がある。
(第5の実施形態)
次に、本発明の第5の実施形態による電子素子実装用基板1について、図14および図15を参照しつつ説明する。なお、図14は電子素子実装用基板1の断面図を示しており、図15は電子素子実装用基板1の切欠き部4の側面図を示している。
本実施形態における電子素子実装用基板1において、第1の実施形態の電子素子実装用基板1と異なる点は、複数の絶縁層に位置する貫通導体5の位置関係が異なっている点である。
図14に示す例では、基板2の 貫通導体5は断面視において下方または上方に向かう第2段差部5aを有している。言い換えると、貫通導体5は断面視において一部が基板2の内側方向へ凹んだ部分を有している。このような構成であっても、電子装置21(電子素子実装用基板1)と外部端子9との接合する位置をX軸方向およびY軸方向の位置合わせを容易とすることが可能となる。また、貫通導体5は断面視において第2段差部5aを有していることは外部端子9を第2段差部5a以外の部分で接合すると第2段差部5aと外部端子9との間には空間を有することになる。これにより、外部端子9を接合する外部端子接合材15がこの空間部にも流れ込むことで、空間部側(貫通導体5側へ)引き寄せる力が働きセルフアライメント効果をより向上させることが可能となり、本発明の効果をより向上させことが可能となる。また、外部端子9と第2段差部5aとの間で外部端子接合材15がフィレットを形成することが可能となるため、外部端子9と貫通導体5との接合強度をより向上させることが可能となる。
図15(b)および図15(c)に示す例では、基板2の貫通導体5の上面と、貫通導体5の下面とは一部のみが重なっている。言い換えると、貫通導体5は平面透視または側面視において貫通導体5の上面と下面とがずれて位置している。このような構成であっても、電子装置21(電子素子実装用基板1)と外部端子9との接合する位置をX軸方向およびY軸方向の位置合わせを容易とすることが可能となる。また、図15(b)および図15(c)に示す例のように側面視で貫通導体5の上面と下面とが一部が重なるようにずれて位置していると、外部端子9と貫通導体5とを接合する外部端子接合材15の外縁(フィレット)が直線状ではなく、ずれた形状にそって形成される。これにより、外部端子接合材15のフィレットをより長く設けることが可能となり、外部端子9と貫通導体5との接合強度をより向上させることが可能となる。
図14および図15に示す電子素子実装用基板1を製造する方法として例えば、第1実施形態の製造方法において各絶縁層に貫通導体5を設ける工程において異なる位置に貫通導体5を設けたのち切欠き部4を形成することで製造することができる。
なお、本発明は上述の実施形態の例に限定されるものではなく、数値などの種々の変形は可能である。また、例えば、各図に示す例では、電極パッド3の形状は上面視において矩形状であるが、円形状やその他の多角形状であってもかまわない。また、本実施形態における電極パッド3の配置、数、形状および電子素子の実装方法などは指定されない。なお、本実施形態における特徴部の種々の組み合わせは上述の実施形態の例に限定されるものではい。