JP2020072146A - 電子素子実装用基板、電子装置、および電子モジュール - Google Patents

Abstract

【課題】 電子装置に振動または応力がかかった場合でも、電子素子実装用基板の枠体と基板とが剥離をすることを低減させることが可能となり、電子装置が作動する際に動作不良を起こすことを低減させることが可能となる。【解決手段】 電子素子実装用基板１は、上面に電子素子が実装される実装領域４を有する基板２を有する。基板２の上面には、実装領域４を囲んで位置した、金属材料を含む枠体５を備えている。基板２の外周は、枠体５との接合部において、傾斜部２ａを有する。基板２の側面は傾斜部２ａに沿って複数の溝部２ｂを有する。【選択図】図１

Description

本発明は、電子素子等が実装される電子素子実装用基板、電子装置および電子モジュールに関するものである。

絶縁層と配線層を含む基板を備えた電子素子実装用基板が知られている。また、このような電子素子実装用基板は上面に金属材料を含む枠体と接合する構造が知られている。（特許文献１参照）。

特開２０１５−０２９２４４号公報

近年、電子装置は小型化の要求があり、電子素子実装用基板も小型化が進んでいる。しかしながら、電子素子実装用基板が小型化することで基板と枠体との接合面積が小さくなる。これにより、電子装置に外部から振動または応力等が加わった場合において枠体と基板とが剥離する場合があり、枠体と基板とが剥離をすることで、電子装置が作動する際に動作不良を起こすことが懸念されていた。

本発明の１つの態様に係る電子素子実装用基板は、上面に電子素子が実装される実装領域を有する基板と、前記基板の上面に、前記実装領域を囲んで位置した、金属材料を含む枠体とを備えており、前記基板は前記上面から側面にかけて傾斜部を有しており、前記基板と前記枠体とは、前記上面および前記傾斜部に接合部を有するとともに、前記傾斜部は、複数の溝部を有することを特徴としている。

本発明の１つの態様に係る電子装置は、電子素子実装用基板と、実装領域に実装された電子素子とを備えていることを特徴としている。

本発明の１つの態様に係る電子モジュールは、電子装置と、電子装置の上面に位置した筐体とを備えていることを特徴としている。

本発明の１つの態様に係る電子素子実装用基板は、基板の外周の接合部に傾斜部を有するとともに基板の側面が傾斜部に沿って複数の溝部を有している。電子素子実装用基板の基板が側面に、傾斜部を有していることで、基板の上面のみで枠体を接合する場合と比較して、電子素子実装用基板の外形サイズを大きくすることなく、基板と枠体との接合面積を大きくすることが可能となる。また、傾斜部に溝部を有していることで、基板と枠体とを接合する接合材が溝部に入り込むことによってより接合性を向上させることが可能となる。

図１（ａ）は本発明の第１の実施形態に係る電子素子実装用基板および電子装置の蓋体を省略した外観を示す上面図であり、図１（ｂ）は図１（ａ）のＸ１−Ｘ１線に対応する縦断面図である。 図２（ａ）は本発明の第１のその他の態様に係る実施形態に係る電子モジュールの外観を示す上面図であり、図２（ｂ）は図２（ａ）のＸ２−Ｘ２線に対応する縦断面図である。 図３（ａ）および（ｂ）は本発明の第１の実施形態のその他の態様に係る電子素子実装用基板の外観を示す側面図である。 図４は本発明の第１の実施形態のその他の態様に係る電子素子実装用基板の基板部分の外観を示す斜視図である。 図５（ａ）は本発明の第２の実施形態の態様に係る電子素子実装用基板の外観を示す側面図であり、図５（ｂ）は本発明の第２の実施形態のその他の態様に係る電子素子実装用基板の外観を示す側面図である。 図６（ａ）は本発明の第３の実施形態の態様に係る電子素子実装用基板の外観を示す側面図であり、図６（ｂ）は本発明の第３の実施形態のその他の態様に係る電子素子実装用基板の外観を示す側面図である。 図７（ａ）は本発明の第４の実施形態の態様に係る電子素子実装用基板の外観を示す側面図であり、図７（ｂ）は本発明の第４の実施形態のその他の態様に係る電子素子実装用基板の外観を示す側面図である。 図８（ａ）は本発明の第５の実施形態の態様に係る電子素子実装用基板の外観を示す側面図であり、図８（ｂ）は本発明の第５の実施形態のその他の態様に係る電子素子実装用基板の外観を示す側面図である。 図９は本発明の第６の実施形態の態様に係る電子素子実装用基板の基板部分の外観を示す斜視図である。 図１０は本発明の第７の実施形態の態様に係る電子素子実装用基板の基板部分の外観を示す斜視図である。 図１１は本発明の第７の実施形態のその他の態様に係る電子素子実装用基板の基板部分の外観を示す斜視図である。 図１２は本発明の第１の実施形態の態様に係る電子素子実装用基板の基板部分の要部Ａを示す拡大断面図である。

＜電子素子実装用基板および電子装置の構成＞
以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。なお、以下の説明では、電子素子実装用基板に電子素子が実装された構成を電子装置とする。また、電子素子実装用基板の上面側に位置するようにまたは電子装置を囲んで設けられた筐体または部材を有する構成を電子モジュールとする。電子素子実装用基板、電子装置および電子モジュールは、いずれの方向が上方若しくは下方とされてもよいが、便宜的に、直交座標系ｘｙｚを定義するとともに、ｚ方向の正側を上方とする。

（第１の実施形態）
図１〜図４、図１２を参照して本発明の第１の実施形態に係る電子素子実装用基板１、並びにそれを備えた電子モジュール３１および電子装置２１について説明する。なお、本実施形態では図１では電子装置２１を示している。図２では電子モジュール３１を示している。また、図３では、電子素子実装用基板１のＸ軸およびＹ軸方向における外観の側面図を示している。図４に電子素子実装用基板１の基板２のみの斜視図を示している。図１２に電子素子実装用基板１の基板２の要部Ａの拡大図を示している。

電子素子実装用基板１は、上面に電子素子が実装される実装領域４を有する基板２を有する。基板２の上面には、実装領域４を囲んで位置した、金属材料を含む枠体５を備えている。基板２の外周は、枠体５との接合部において、傾斜部２ａを有する。基板２の側面は傾斜部２ａに沿って複数の溝部２ｂを有する。

電子素子実装用基板１は、上面に電子素子１０が実装される実装領域４を有する基板２を有する。ここで、図１に示す例では、電子素子１０は基板２の最上面に実装されているが、最下面に実装されていてもよい。また、基板２は上面または／および下面に枠状等のその他の絶縁層が設けられていてもよく、枠状の絶縁層の内側に電子素子１０は位置していてもよい。言い換えると、基板２は枠状等のその他の絶縁層を含む凹部を有していてもよく、凹部の底面に電子素子１０は位置していてもよい。ここで、実装領域４とは少なくとも１つ以上の電子素子１０が実装される領域であり、例えば後述する電極パッド３の最外周の内側、蓋体が実装される領域、またはそれ以上等、適宜定めることが可能である。また、実装領域４に実装される部品は電子素子１０に限らず、例えば電子部品であってもよく、電子素子１０または／および電子部品の個数は指定されない。

図１および図２に示す例では、基板２は複数の絶縁層で構成されているが、例えばモールドで形成された構成、金型等の押圧で形成された構成またはその他、１層のみの構成等であってもよい。基板２を構成する絶縁層の材料は例えば、電気絶縁性セラミックスまたは樹脂が含まれる。

基板２を形成する絶縁層の材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック焼結体等が含まれる。基板２を形成する絶縁層の材料として使用される樹脂としては例えば、熱可塑性の樹脂、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、フェノール樹脂またはフッ素系樹脂等が含まれる。フッ素系樹脂としては例えば、四フッ化エチレン樹脂が含まれる。

基板２は、図１に示すように６層の絶縁層から形成されていてもよいし、５層以下または７層以上の絶縁層から形成されていてもよい。絶縁層が５層以下の場合には、電子素子実装用基板１の薄型化を図ることができる。また、絶縁層が７層以上の場合には、電子素子実装用基板１の剛性を高めることができる。また、図１に示す例のように、各絶縁層に開口部を設けて凹部を有していてもよく、設けた開口部（凹部）の大きさを異ならせた上面に段差部を形成していてもよい。

電子素子実装用基板１は例えば、最外周の１辺の大きさは０．３ｍｍ〜１０ｃｍであり、平面視において電子素子実装用基板１が四角形状あるとき、正方形であってもよいし長方形であってもよい。また例えば、電子素子実装用基板１の厚みは０．２ｍｍ以上である。

電子素子実装用基板１の基板２は、電極パッド３を有していてもよい。ここで、電極パッド３は、例えば電子素子１０と電気的に接続されるパッドを指している。

また、電子素子実装用基板１の基板２の上面、側面または下面には、外部回路接続用電極が設けられていてもよい。外部回路接続用電極は、基板２と外部回路基板、あるいは電子装置２１と外部回路基板とを電気的に接続していてもよい。

さらに基板２の上面または下面には、電極パッド３または／および外部回路接続用電極以外に、絶縁層間に形成される電極、内部配線導体および内部配線導体同士を上下に接続する貫通導体が設けられていてもよい。これら電極、内部配線導体または貫通導体は、基板２の表面に露出していてもよい。この電極、内部配線導体または貫通導体によって、電極パッド３または／および外部回路接続用電極はそれぞれ電気的に接続されていてもよい。

電極パッド３、外部回路接続用電極、電極、内部配線導体または／および貫通導体は、
複数の絶縁層が電気絶縁性セラミックスから成る場合には、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、パラジウム（Ｐｄ）、銀（Ａｇ）若しくは銅（Ｃｕ）またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等が含まれる。また、銅（Ｃｕ）のみからなっていてもよい。また、電極パッド３、外部回路接続用電極、内部配線導体または／および貫通導体は、複数の層が樹脂から成る場合には、銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）若しくはチタン（Ｔｉ）またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等が含まれる。

電極パッド３、外部回路接続用電極、電極、内部配線導体または／および貫通導体の露出表面に、さらにめっき層を有していてもよい。この構成によれば、外部回路接続用の電極、導体層および貫通導体の露出表面を保護して酸化を低減することができる。また、この構成によれば、電極パッド３と電子素子１０と、をワイヤボンディング等の電子素子接合材１３を介して良好に電気的接続することができる。めっき層は、例えば、厚さ０．５μｍ〜１０μｍのＮｉめっき層を被着させるか、またはこのＮｉめっき層および厚さ０．５μｍ〜３μｍの金（Ａｕ）めっき層を順次被着させてもよい。

電子素子実装用基板１の基板２の上面には、実装領域４を囲んで位置した、金属材料を含む枠体５を備えている。枠体５は、実装領域４を囲んで位置している。言い換えると枠体５は実装領域４と上面視で重なる部分に開口部を有している。ここで、例えば実装領域４が２か所あるとき、枠体５は２か所に開口部を有していてもよい。

金属材料を含む枠体５は、ステンレス（ＳＵＳ）や、Ｆｅ−Ｎｉ−Ｃｏ合金、４２アロイ，銅（Ｃｕ），銅合金等の金属等から成る。特に、枠体５が銅等の熱伝導率の高い材質を用いると、放熱性を高くすることができる。ここで、基板２として熱膨張率が約５〜１０（×１０^−６／℃）である酸化アルミニウム質焼結体を用いる場合、枠体５として、熱膨張率が約１０（×１０^−６／℃）のステンレス（ＳＵＳ４１０）等を用いると、使用時に基板２と枠体５との熱膨張差が小さくなる。これにより、枠体５と基板２を接合する工程、電子素子１０を実装する工程等において基板２と枠体５との間の熱膨張によるゆがみを低減させることが可能となる。よって、電子素子実装用基板１の平衡度を良好とすることが可能となる。

枠体５は上述した金属材料のみで構成されていてもよいし、例えば絶縁物の表面に金属材料を被覆または接合したものであってもよい。

枠体５と基板２とは、枠体接続部材１５によって接合されている。枠体接続部材１５には、電子素子１０を実装する時の温度や電子素子１０の作動時の温度によって変性しないものを用いることで、電子素子１０の実装時や、作動時に絶縁基体２と枠体５とが剥離することを低減させることができる。

枠体５と基板２とは電気的に接続していてもよく、枠体５と基板２とが電気的に接続している場合、枠体接続部材１５は導電性を有するものであってもよい。枠体５と基板２とが電気的に接続していることで、例えば接地電位で接続していることで基板２に対するシールド効果を有することが可能となる。

枠体５は後述する筐体３２の一部が入ることができる穴または／および切欠きを有していてもよい。また、それらの穴および切欠きは複数個備えていてもよい。ここで、穴または／および切欠きとは、枠体５の上面から下面まで貫通した状態のものであってもよいし、枠体５の上面または下面から枠体５の途中まで設けられたものであってもよい。

基板２と枠体５とは基板２の上面または下面に位置する接合部において、枠体接続部材１５で接合している。ここで、接合部とは、実装領域４の周囲に位置し、基板２の外周部分に位置している。例えば、基板２が凹部を有し、凹部の内部に電子素子１０が位置している時、接合部は凹部の側壁の上面に位置していてもよい。

電子素子実装用基板１の基板２の外周は、枠体５との接合部において、傾斜部２ａを有する。基板２の側面は傾斜部２ａに沿って複数の溝部２ｂを有する。

近年、電子装置は小型化の要求があり、電子素子実装用基板も小型化が進んでいる。しかしながら、電子素子実装用基板が小型化することで基板と枠体との接合面積が小さくなる。これにより、電子装置に外部から振動または応力等が加わった場合において枠体と基板とが剥離する場合があり、枠体と基板とが剥離をすることで、電子装置が作動する際に動作不良を起こすことが懸念されていた。

これに対し、本実施形態では基板２は接合部に傾斜部２ａを有しており、傾斜部２ａに沿って複数の溝部２ｂを有している。電子素子実装用基板１の基板２が側面に、傾斜部２ａを有していることで、基板の上面のみで枠体と接合する場合と比較して、電子素子実装用基板１の外形サイズを大きくすることなく、基板２の上面から側面（傾斜部２ａ）にかけて接合することができるため、基板２と枠体５との接合面積を大きくすることが可能となる。また、傾斜部２ａに溝部２ｂを有していることで、基板２と枠体５とを接合する枠体接続部材１５を溝部２ｂに流れ込ませることが可能となる。これにより、基板２と枠体５との接合面積をより大きくすることが可能となる。さらに、枠体接続部材１５が溝部２ｂに引っかかることで、電子装置２１に振動または応力がかかった場合でも、剥離を低減させることが可能となる。よって、電子素子実装用基板１の枠体５と基板２とが剥離をすることを低減させることが可能となり、電子装置２１が作動する際に動作不良を起こすことを低減させることが可能となる。

図１２に図１に示す例の要部Ａの拡大図を示す。図１２に示す傾斜部２ａの角度αは例えば１０°〜８０°であることで枠体接続部材１５を流れやすくすることが可能となる。傾斜部２ａの角度αが小さい場合は、傾斜部２ａの上面側で枠体接続部材１５を滞留させることが可能となり、枠体５近傍で枠体接続部材１５の厚みを大きくすることが可能となる。傾斜部２ａの角度αが大きい場合は、傾斜部２ａ全体に枠体接続部材１５を広げることが容易となり、接合面積を大きくすることができる。さらに。溝部２ｂに入り込む枠体接続部材１５の量を大きくすることでより溝部２ｂで枠体接続部材１５が引っ掛かりやすくなる。これらのことにより、枠体５と基板２との接合強度をより向上させることが可能となる。

溝部２ｂの外縁は直線であってもよいし、微細な凹凸が連なった形状であってもよい。溝部２ｂの外縁が微細な凹凸が連なった形状であることで、溝部２ｂに入り込む枠体接続部材１５が剥がれる方向に力がかかった場合において、より溝部２ｂ内部に引っ掛かりやすくなる。これにより、枠体５と基板２との接合強度をより向上させることが可能となる。

溝部２ｂは基板２の１辺に対して少なくとも２つ以上設けられていればよい。また、溝部２ｂの個数がさらに増えることで枠体５と基板２との接合強度をより向上させることが可能となる。よって、本実施形態の効果をより向上させることが可能となる。

図１に示す例のように、電子素子実装用基板１は平面視において枠体５の外縁が、基板２の外縁よりも外側に位置していてもよい。枠体５の外縁が基板２の外縁よりも外側に位置していることで、本実施形態の効果を奏するとともに、枠体５と基板２とを接合する枠
体接続部材１５がフィレットを大きく形成することができる。よって、電子装置２１に外部からの振動または応力が加わった場合においても、フィレットによって枠体接続部材１５の一部に応力が集中することを低減させることが可能となり、枠体５と基板２との剥離をより低減させることが可能となる。また、基板２の傾斜部２ａに溝部２ｂを有することにより枠体接続部材１５はその外縁部が凹凸しやすくなり、外縁部の凹凸により枠体接続部材１５が電子装置２１の外周部に露出することで、移載の工程等で枠体接続部材１５が傷つき劣化してしまう懸念がある。これに対し、枠体５の外縁が基板２の外縁よりも外側に位置していることで、枠体接続部材１５の外縁部が凹凸した場合であっても電子装置２１の外周部に露出することを低減させることが可能となる。よって、電子装置２１の移載の工程等で枠体接続部材１５が傷つき劣化することを低減させ、枠体５と基板２とが剥離することを低減させることが可能となる。

図１に示す例のように、基板２は凹部を有しており、実装領域４は凹部の底面に位置していてもよい。基板２が凹部を有しており電子素子１０（実装領域４）が凹部の底面に位置していることで、電子装置２１の薄型化が可能となる。また、枠体１５と基板２の接合部、傾斜部２ａおよび溝部２ｂは凹部の側壁の上面と連続する位置に位置させることが可能となる。よって、傾斜部および溝部２ｂの面積を大きく設けることが可能となり、枠体５と基板２との接合面積を大きくすることが可能となる。また、溝部２ｂに入り込む枠体接続部材１５の量が大きくすることができることでより溝部２ｂで枠体接続部材１５が引っ掛かりやすくなる。これらのことにより、枠体５と基板２との接合強度をより向上させることが可能となる。

図３（ａ）および図３（ｂ）に本実施形態における電子装置２１のｘ軸方向およびｙ軸方向の外観の側面図を示す。

図３（ａ）および図３（ｂ）に示す例のように、傾斜部２ａは基板２の全周にわたって位置していてもよい。傾斜部２ａが基板２の全集にわたって位置していることで、枠体５と基板２との接合面積を大きくすることが可能となる。また、傾斜部２ａが基板２の全周にわたって位置していることで、例えば基板２が矩形状であるとき、向かい合う辺同士の枠体接続部材１５が形成するフィレットの大きさ（量・面積）を同等としやすくなる。よって、枠体接続部材１５のフィレットによる応力を向かい合う辺同士で同等とすることが可能となり、フィレットによる応力で枠体接続部材１５の位置がずれるまたは変形が生じる可能性を低減させることが可能となる。よって、本実施形態の効果を向上させることが可能となる。

傾斜部２ａが基板２の全周にわたって位置している時、溝部２ｂは少なくともその傾斜部２ａの何れか一部に位置していればよい。特に例えば基板２が矩形状であるとき、各辺のうち短辺に位置する傾斜部２ａに溝部２ｂが位置していることで接合面積が小さく接合強度が小さい箇所を補強することが可能となる。

図３（ａ）および図３（ｂ）に示す例のように、傾斜部２ａが基板２の全周にわたって位置している時、各辺の傾斜部２ａのそれぞれに溝部２ｂが位置していてもよい。これにより、枠体５と基板２との接合面積を大きくすることが可能となる。また、溝部２ｂが基板２の全周にわたって位置していることで、例えば基板２が矩形状であるとき、向かい合う辺同士の枠体接続部材１５が溝部２ｂに入り込む量を同等としやすくなる。よって、枠体５または基板２に塗布する枠体接続部材１５の量を調整しやすくなり、また、塗布した枠体接続部材１５の量の差で枠体接続部材１５の位置がずれるまたは変形が生じる可能性を低減させることが可能となる。

図３に示す例のように、複数の溝部２ｂは互いに並行に位置していてもよい。溝部２ｂ
が互いに並行に位置していることで、枠体接続部材１５が溝部２ｂに流れ込み易くなる。よって、本実施形態の効果を向上させることが可能となり、電子素子実装用基板１の枠体５と基板２とが剥離をすることを低減させることが可能となり、電子装置２１が作動する際に動作不良を起こすことを低減させることが可能となる。

図３に示す例では、基板２が複数の絶縁層からなるとき、傾斜部２ａは２層の絶縁層にわたって位置しているが、例えば２層以上の絶縁層にわたって位置していてもよいし、１層の絶縁層にのみ位置していてもよい。また、１層の絶縁層の途中まで設けられていてもよい。これら傾斜部２ａの大きさは求める接合強度の大きさによって異なる。例えば、傾斜部２ａが少なくとも２層以上の絶縁層に位置していることで、接合強度をより向上させることが可能となる。また、例えば傾斜部２ａが１層の絶縁層の途中まで設けられていることで、枠体接続部材１５のフィレットの形状（角度）を緩やかにすることが可能となり、枠体接続部材１５と枠体５との間でダスト等をトラップしてしまうことを低減させることが可能となる。

図４に本実施形態における電子装置２１の外観の斜視図を示す。なお、図４では枠体５、枠体接続部材１５、電極パッド３、電子素子１０については省略している。図４に示す例のように、複数の溝部２ｂは基板２の側面から基板２の上面まで連続して位置していてもよい。言い換えると、複数の溝部２ｂの端部の１つが基板２の上面と重なっており、開口が開いている構造である。溝部２ｂが基板２の上面側に開口部を有していることで、枠体接続部材１５が流れ込み易くすることが可能となる。よって、本実施形態の効果を向上させることが可能となる。これにより電子素子実装用基板１の枠体５と基板２とが剥離をすることを低減させることが可能となり、電子装置２１が作動する際に動作不良を起こすことを低減させることが可能となる。

図４に示す例のように、複数の溝部２ｂは上面視で半円状であってもよい。複数の溝部２ｂが上面視で半円状であることで、枠体接続部材１５と溝部２ｂとが接する面積を大きくすることが可能となる。また、枠体接続部材１５と溝部２ｂとの間に空隙が発生しづらくなることで、空隙中の気体により枠体接続部材１５が劣化することを低減させることが可能となる。また、さらに空隙があることで溝部２ｂと枠体接続部材１５との接合強度が低下することを低減させることが可能となる。よって、本実施形態の効果を向上させることが可能となる。これにより、電子素子実装用基板１の枠体５と基板２とが剥離をすることを低減させることが可能となり、電子装置２１が作動する際に動作不良を起こすことを低減させることが可能となる。

＜電子装置の構成＞
図１に電子装置２１の例を示す。電子装置２１は、電子素子実装用基板１と、電子素子実装用基板１の上面または下面に実装された電子素子１０を備えている。

電子装置２１は、電子素子実装用基板１と、電子素子実装用基板１に実装された電子素子１０を有している。電子素子１０の一例としては、例えばＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子、ＬＥＤ（Light Emitting Diode）等の発光素子、圧力、気圧、加速度、ジャイロ等のセンサー機能を有する素子、または集積回路等である。なお、電子素子１０は、接着材を介して、基板２の上面に配置されていてもよい。この接着材は、例えば、銀エポキシまたは熱硬化性樹脂等が使用される。

電子素子１０と電子素子実装用基板１とは例えばワイヤボンディング、半田ボール、金バンプ等を含む電子素子接合材１３で電気的に接続されていてもよい。

電子装置２１は、電子素子１０を覆うとともに、電子素子実装用基板１の上面に接合された蓋体を有していてもよい。蓋体は、例えば電子素子１０がＣＭＯＳ、ＣＣＤ等の撮像素子、またはＬＥＤなどの発光素子である場合ガラス材料等の透明度の高い部材が用いられる。また蓋体は例えば、電子素子１０が集積回路等であるとき、金属製材料、セラミック材料または有機材料が用いられていてもよい。

蓋体は、蓋体接続部材１５を介して電子素子実装用基板１と接合していてもよい。蓋体接続部材１５を構成する材料として例えば、熱硬化性樹脂または低融点ガラスまたは金属成分からなるろう材等がある。

電子装置２１が図１に示すような電子素子実装用基板１を有することで、枠体５と基板２とが剥離することを低減させることが可能となる。よって、電子装置２１が作動する際に動作不良を起こすことを低減させることが可能となる。

＜電子モジュールの構成＞
図２に電子素子実装用基板１を用いた電子モジュール３１の一例を示す。電子モジュール３１は、電子装置２１と電子装置２１の上面または電子装置２１上に位置した筐体３２とを有している。なお、以下に示す例では説明のため撮像モジュールを例に説明する。ここで、電子装置２１の上面に位置した筐体３２とは、例えば電子装置２１自体が筐体３２で覆われている場合なども、筐体３２の一部が電子装置２１上に位置しているため、本構成に含まれる。

電子モジュール３１は筐体３２（レンズホルダー等）を有していてもよい。筐体３２を有することでより気密性の向上または外部からの応力が直接電子装置２１に加えられることを低減することが可能となる。筐体３２は、例えば樹脂または金属材料等から成る。また、筐体３２がレンズホルダーであるとき筐体３２は、樹脂、液体、ガラスまたは水晶等からなるレンズが１個以上組み込まれていてもよい。また、筐体３２は、上下左右の駆動を行う駆動装置等が付いていて、電子素子実装用基板１の表面に位置するパッド等と半田などの接合材を介して電気的に接続されていてもよい。

なお、筐体３２は上面視において４方向または下面側の少なくとも一つの辺において開口部が設けられていてもよい。そして、筐体３２の開口部から外部回路基板が挿入され電子素子実装用基板１と電気的に接続していてもよい。また筐体３２の開口部は、外部回路基板が電子素子実装用基板１と電気的に接続された後、樹脂等の封止材等で開口部の隙間を閉じて電子モジュール３１の内部が気密されていてもよい。

筐体３２は枠体５と接合していてもよい。この場合、筐体３２と枠体５とは、電気的に接続していてもよいし、電気的に接続していなくもよい。筐体３２と枠体５とが電気的に接続している場合は、枠体５と基板２とも電気的に接続していてもよい。

電子モジュール３１が図３に示すような電子素子実装用基板１を有することで、枠体５と基板２とが剥離することで電子モジュール３１が作動する際に動作不良を起こすことを低減させることが可能となる。

＜電子素子実装用基板および電子装置の製造方法＞
次に、本実施形態の電子素子実装用基板１および電子装置２１の製造方法の一例について説明する。なお、下記で示す製造方法の一例は、多数個取り配線基板を用いた基板２の製造方法である。

（１）まず、基板２を構成するセラミックグリーンシートを形成する。例えば、酸化ア
ルミニウム（Ａｌ_２Ｏ_３）質焼結体である基板２を得る場合には、Ａｌ_２Ｏ_３の粉末に焼結助材としてシリカ（ＳｉＯ_２）、マグネシア（ＭｇＯ）またはカルシア（ＣａＯ）等の粉末を添加し、さらに適当なバインダー、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、ドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。

なお、基板２が、例えば樹脂から成る場合は、所定の形状に成形できるような金型を用いて、トランスファーモールド法、インジェクションモールド法または金型等での押圧等で成形することによって基板２を形成することができる。また、基板２は、例えばガラスエポキシ樹脂のように、ガラス繊維から成る基材に樹脂を含浸させたものであってもよい。この場合には、ガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって基板２を形成できる。

（２）次に、前述のグリーンシートを金型等によって加工する。ここで基板２が開口部またはノッチ等を有する場合、基板２となるグリーンシートの所定の箇所に、開口部またはノッチ等を形成してもよい。

（３）次に基板２の各絶縁層となるセラミックグリーンシートを積層して加圧する。このことにより各絶縁層となるグリーンシートを積層し、基板２（電子素子実装用基板１）となるセラミックグリーンシート積層体を作製してもよい。

（４）次に、スクリーン印刷法等によって、上記（１）〜（３）の工程で得られたセラミックグリーンシートまたセラミックグリーンシート積層体に電極パッド３、外部回路接続用電極、内部配線導体、内部貫通導体となる部分に、金属ペーストを塗布または充填する。この金属ペーストは、前述した金属材料から成る金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、基板２との接合強度を高めるために、ガラスまたはセラミックスを含んでいても構わない。

また、基板２が樹脂から成る場合には、電極パッド３、外部回路接続用電極、内部配線導体および貫通導体は、スパッタ法、蒸着法等によって作製することができる。また、表面に金属膜を設けた後に、めっき法を用いて作製してもよい。

（５）次にグリーンシートの所定の位置に、金型、パンチング、またはレーザー等を用いて分割溝を設けてもよい。なお、分割溝は、焼成後にスライシング装置により多数個取り配線基板の厚みより小さく切り込むことによって形成することができるが、多数個取り配線基板用のセラミックグリーンシート積層体にカッター刃を押し当てたり、スライシング装置によりセラミックグリーンシート積層体の厚みより小さく切り込んだりすることによって形成してもよい。なおこの時、基板２の側面の一部に、分割溝と重る位置に傾斜部２ａおよび溝部２ｂを、金型、パンチング、またはレーザー等を用いて作製することができる。とくに、分割溝を形成するため金型を傾斜部２ａおよび溝部２ｂが形成されるように作成しておくことで、分割溝を設ける工程、傾斜部２ａを形成する工程、溝部２ｂを形成する工程を１回で行うことが可能となる。

（６）次に、このセラミックグリーンシート積層体を約１５００℃〜１８００℃の温度で焼成して、基板２（電子素子実装用基板１）が複数配列された多数個取り配線基板を得る。なお、この工程によって、前述した金属ペーストは、基板２（電子素子実装用基板１）となるセラミックグリーンシートと同時に焼成され、電極パッド３、外部回路接続用電極、内部配線導体および貫通導体となる。

（７）次に、焼成して得られた多数個取り配線基板を複数の基板２（電子素子実装用基板１）に分断する。この分断においては、基板２（電子素子実装用基板１）の外縁となる箇所に沿って多数個取り配線基板に（５）の工程で分割溝を形成しておき、この分割溝に沿って破断させて分割する方法がある。また、（５）の工程を行わずスライシング法等により基板２（電子素子実装用基板１）の外縁となる箇所に沿って切断する方法もある。なおこの時、多数個取り配線基板からスライシング法などにより基板２を切断した場合、レーザーまたは薬液等で基板２に傾斜部２ａおよび溝部２ｂを作製することもできる。または、セラミックグリーンシートの状態で傾斜部２ａおよび溝部２ｂを金型またはレーザーなどで形成しておき、その後スライシング法などで切断することもできる。なお、上述した多数個取り配線基板を複数の基板２（電子素子実装用基板１）に分割する前もしくは分割した後に、それぞれ電解または無電解めっき法を用いて、電極パッド３、外部接続用パッドおよび露出した配線導体にめっきを被着させてもよい。

（８）基板２の主面に接合される枠体５を用意する。枠体５は、例えば金属からなる板材に、従来周知のスタンピング金型を用いた打ち抜き加工やエッチング加工等により、中央部の開口部および必要であれば外周部の貫通孔または切欠きを形成することによって作製される。しかる後、枠体５がＦｅ−Ｎｉ−Ｃｏ合金や42アロイ，Ｃｕ，銅合金等の金属から成る場合には、その表面にニッケルめっき層および金めっき層を被着してもよい。これにより、枠体５の表面の酸化腐食を有効に防止することができる。

（９）枠体接続部材１５を介して、枠体５を絶縁基体２に接合する工程。この工程では、ペースト状の熱硬化性樹脂をスクリーン印刷法やディスペンス法等で絶縁基体２または枠体５のいずれか一方の接合面に塗布しトンネル式の雰囲気炉またはオーブン等で乾燥させた後、絶縁基体２と枠体５とを重ねた状態でトンネル式の雰囲気炉またはオーブン等に通炉させ約150℃で約90分間、加熱することで枠体接続部材１５を完全に熱硬化させ、基板２と枠体５とを強固に接着させる。

枠体接続部材１５は、例えばビスフェノールＡ型液状エポキシ樹脂，ビスフェノールＦ型液状エポキシ樹脂，フェノールノボラック型液状樹脂等からなる主剤に、球状の酸化珪素等から成る充填材，テトラヒドロメチル無水フタル酸等の酸無水物などを主とする硬化剤および着色剤としてカーボン紛末等を添加し遠心攪拌機等を用いて混合，混練してペースト状とすることによって得られる。

また、枠体接続部材１５としては、この他にも例えばビスフェノールＡ型エポキシ樹脂やビスフェノールＡ変性エポキシ樹脂，ビスフェノールＦ型エポキシ樹脂，フェノールノボラック型エポキシ樹脂，クレゾールノボラック型エポキシ樹脂，特殊ノボラック型エポキシ樹脂，フェノール誘導体エポキシ樹脂，ビスフェノール骨格型エポキシ樹脂等のエポキシ樹脂にイミダゾール系やアミン系，リン系，ヒドラジン系，イミダゾールアダクト系，アミンアダクト系，カチオン重合系，ジシアンジアミド系等の硬化剤を添加したもの等を使用することができる。

また、枠体接続部材１５は、樹脂以外にも低融点ガラスを用いることができる。低融点ガラスは、例えば、酸化鉛５６〜６６質量％、酸化硼素４〜１４質量％、酸化珪素１〜６質量％および酸化亜鉛１〜１１質量％を含むガラス成分に、フィラーとして酸化ジルコニウムシリカ系化合物を４〜１５質量％添加したものが用いられる。これらの組成を有するガラス粉末に適当な有機溶剤、溶媒を添加混合してガラスペーストを得る。このガラスペーストを従来周知のスクリーン印刷法により絶縁基体２や枠体５のいずれか一方の接合面に所定厚みに積層印刷塗布し、これを約４３０℃の温度で焼成することによって前述の基板２または枠体５の表面に枠体接続部材１５が固着される。この後、枠体５と基板２とを重ねた状態でトンネル式の雰囲気炉またはオーブン等に通炉させ約４７０℃に加熱することで枠体接続部材１５を溶融して固着させ、基板２と枠体５とを強固に接合して電子素子実装用基板１を作製する。

（１０）次に、電子素子実装用基板１に電子素子１０を実装する。電子素子１０はワイヤボンディング等の電子素子接合材１３で電子素子実装用基板１と電気的に接合させる。またこのとき、電子素子１０または電子素子実装用基板１に接着材等を設け、電子素子実装用基板１に固定しても構わない。また、電子素子１０を電子素子実装用基板１に実装した後、蓋体を蓋体接合材で接合してもよい。

以上（１）〜（９）の工程のようにして電子素子実装用基板１を作製し、電子素子１０を実装することで、電子装置２１を作製することができる。なお、上記（１）〜（１０）の工程順番は加工可能な順番であれば指定されない。また上記した工程以外でも例えば３Ｄプリンター等を用いることでも作製することが可能となる。

（第２の実施形態）
図５を参照して本発明の第２の実施形態における電子装置２１、および電子素子実装用基板１について説明する。なお、図５はｙ軸方向の側面図を示している。

本実施形態における電子素子実装用基板１において、第１の実施形態の電子素子実装用基板１と異なる点は、溝部２ｂの形状が異なっている点である。

図５（ａ）に示す例では、溝部２ｂは、側面視において円弧部分を有している。このような構成であっても、本発明の効果を奏することが可能であり、電子素子実装用基板１の枠体５と基板２とが剥離をすることを低減させることが可能となる。よって、電子装置２１が作動する際に動作不良を起こすことを低減させることが可能となる。また、例えば枠体５に下面側から上面側へ引き上げるような応力がかかった場合、枠体接続部材１５が上面側にぬけてしまう懸念がある。このような場合、溝部２ｂが円弧部分を有していることで、溝部２ｂの円弧部分に入っている枠体接続部材１５にかかる引き上げる応力に対して、枠体接続部材１５の辺の上側に基板２が位置することになる。これにより、Ｚ軸方向に応力がかかった場合においても抜けづらくなる。これにより、枠体５と基板２とが剥離することを低減させることが可能となる。よって、本発明の効果をより向上させることが可能となる。

図５（ｂ）に示す例では、溝部２ｂは、側面視において傾斜して位置している。このような構成であっても、本発明の効果を奏することが可能であり、電子素子実装用基板１の枠体５と基板２とが剥離をすることを低減させることが可能となる。よって、電子装置２１が作動する際に動作不良を起こすことを低減させることが可能となる。また、例えば枠体５に下面側から上面側へ引き上げるような応力がかかった場合、枠体接続部材１５が上面側にぬけてしまう懸念がある。このような場合、溝部２ｂが傾斜して位置していることで、枠体接続部材１５を引き上げる応力を低減させることが可能となる。これにより、枠体５と基板２とが剥離することを低減させることが可能となる。よって、本発明の効果をより向上させることが可能となる。

図５に示す電子素子実装用基板１を製造する方法として例えば、３Ｄプリンター等を用いて作製する方法等がある。また、例えば第１実施形態に記載の方法で焼成後の基板２を作製した後、基板２を切削することで作製することもできる。また、例えば基板２をモールド樹脂等で作製することでも作製することができる。また、例えば、第１実施形態の切断の工程において円形刃等を用いて円形刃を回転させることでも作製することが可能となる。

（第３の実施形態）
図６を参照して本発明の第３の実施形態における電子装置２１、および電子素子実装用基板１について説明する。なお、図６はｙ軸方向の側面図を示している。

本実施形態における電子素子実装用基板１において、第１の実施形態の電子素子実装用基板１と異なる点は、溝部２ｂの形状が異なっている点である。

図６（ａ）に示す例では溝部２ｂは側面視において開口が上面側から下面側へかけて小さくなっている。言い換えると、溝部２ｂは下面側へすぼんだ形状となっている。このような構成であっても、本発明の効果を奏することが可能であり、電子素子実装用基板１の枠体５と基板２とが剥離をすることを低減させることが可能となる。よって、電子装置２１が作動する際に動作不良を起こすことを低減させることが可能となる。また、基板２の上面側において溝部２ｂの開口が大きいことで枠体５を接続する工程において枠体接続部材１５が溝部２ｂへ流れ込み易くなる。さらに、溝部２ｂは下面側がすぼんだ形状であることで、枠体接続部材１５が溝部２ｂに流れ込みすぎて溝部２ｂの下端部から抜け落ちることを低減させることが可能となる。よって、枠体５と基板２との間に必要な枠体接続部材１５を確保しやすくなり、枠体５と基板２との接合強度を向上させることが可能となる。以上のことより、本実施形態の効果をより向上させることが可能となる。

図６（ｂ）に示す例では溝部２ｂは側面視において開口が上面側から下面側へかけて大きくなっている。言い換えると、溝部２ｂは上面側へすぼんだ形状となっている。このような構成であっても、本発明の効果を奏することが可能であり、電子素子実装用基板１の枠体５と基板２とが剥離をすることを低減させることが可能となる。よって、電子装置２１が作動する際に動作不良を起こすことを低減させることが可能となる。また、例えば枠体５に下面側から上面側へ引き上げるような応力がかかった場合、枠体接続部材１５が上面側にぬけてしまう懸念がある。このような場合、溝部２ｂの上端部分がすぼんだ形状を有していることで、枠体接続部材１５が上端部の開口から抜けることを低減させることが可能となる。これにより、枠体５と基板２とが剥離することを低減させることが可能となる。よって、本発明の効果をより向上させることが可能となる。

複数の溝部２ｂは上端側がすぼんだ形状と下端側がすぼんだ形状のそれぞれが混在していてもよい。例えば、上端側がすぼんだ形状の溝部２ｂの隣に下端側がすぼんだ形状の溝部が位置していてもよい。このような構造であることで、上述した２つの効果を奏することが可能となる。よって、本発明の効果をより向上させることが可能となる。

図６に示す電子素子実装用基板１を製造する方法として例えば、３Ｄプリンター等を用いて作製する方法等がある。また、例えば第１実施形態に記載の方法で焼成後の基板２を作製した後、基板２を切削することで作製することもできる。また、例えば基板２をモールド樹脂等で作製することでも作製することができる。また、例えば第１実施形態に記載の方法において溝部２ｂを作成する金型を、上端または下端がすぼんだ形状とすることで形成することが可能となる。

（第４の実施形態）
図７を参照して本発明の第４の実施形態における電子装置２１、および電子素子実装用基板１について説明する。なお、図７はｙ軸方向の側面図を示している。

本実施形態における電子素子実装用基板１において、第１の実施形態の電子素子実装用基板１と異なる点は、溝部２ｂの形状が異なっている点である。

図７（ａ）に示す例では、複数の溝部２ｂは隣り合う溝部２ｂ同士が平行でなく、上端
部または下端部でそれぞれが連続している。このような構成であっても、本発明の効果を奏することが可能であり、電子素子実装用基板１の枠体５と基板２とが剥離をすることを低減させることが可能となる。よって、電子装置２１が作動する際に動作不良を起こすことを低減させることが可能となる。また、複数の溝部２ｂは隣り合う溝部２ｂ同士が平行でない。言い換えると、溝部２ｂ側面視でそれぞれが異なる方向を向くように傾斜して位置している。溝部２ｂが傾斜していることで、枠体接続部材１５を引き上げる応力を低減させることが可能となる。言いかえると、溝部２ｂが傾斜して位置している事で基板２が上面側に位置することになり、Ｚ軸方向に応力がかかった場合においても抜けづらくなる。た、隣り合う溝部２ｂ同士が異なる方向に傾斜していることで、枠体５に斜め上面側の様々な方向に向いた応力がかかった場合においても、枠体接続部材１５が溝部２ｂから抜けることを低減させることが可能となる。よって、本発明の効果をより向上させることが可能となる。

図７（ｂ）に示す例では、複数の溝部２ｂは上面側または／および下面側にかけて貫通していない。このような構成であっても、本発明の効果を奏することが可能であり、電子素子実装用基板１の枠体５と基板２とが剥離をすることを低減させることが可能となる。よって、電子装置２１が作動する際に動作不良を起こすことを低減させることが可能となる。また、上面側に貫通していないことで上方向に係る応力により枠体接続部材１５が溝部２ｂから抜けることを低減させることが可能となり、枠体５と基板２との接合強度が低下することを低減させることが可能となる。また、枠体接続部材１５が溝部２ｂから下面側へ流れ出ることを低減させることが可能となり、枠体接続部材１５が溝部２ｂから下面側へ流れて枠体５と基板２との間の枠体接合材１５の量に変動が生じた結果、少なくなって基板２と枠体５との接合強度が低下することを低減させることが可能となる。よって、本発明の効果をより向上させることが可能となる。

図７に示す電子素子実装用基板１を製造する方法として例えば、３Ｄプリンター等を用いて作製する方法等がある。また、例えば第１実施形態に記載の方法で焼成後の基板２を作製した後、基板２を切削することで作製することもできる。また、例えば基板２をモールド樹脂等で作製することでも作製することができる。また、例えば第１実施形態に記載の方法において溝部２ｂを作成する金型を、図７（ａ）および図７（ｂ）の形状とすることで形成することが可能となる。

（第５の実施形態）
図８を参照して本発明の第５の実施形態における電子装置２１、および電子素子実装用基板１について説明する。なお、図８はｙ軸方向の側面図を示している。

本実施形態における電子素子実装用基板１において、第１の実施形態の電子素子実装用基板１と異なる点は、傾斜部２ａを有する層数が異なっている点および溝部２ｂの形状が異なっている点である。

図８に示す例では、基板２は複数の層を有しており、傾斜部２ａは複数の層のうち最上層に位置している。また、傾斜部２ａは最上層の下面から上面まで位置していてもよい。このような構成であっても、本発明の効果を奏することが可能であり、電子素子実装用基板１の枠体５と基板２とが剥離をすることを低減させることが可能となる。よって、電子装置２１が作動する際に動作不良を起こすことを低減させることが可能となる。また、一般的に、枠体５は基板２の上面、言い換えると最上層の上面に枠体接続部材１５は塗布されて枠体５と基板２とは接続される。そのため、傾斜部２ａが最上層に位置していることで、枠体接続部材１５が傾斜部２ａにまで到達しやすく、接合面積を大きくすることが可能となる。よって、本発明の効果をより向上させることが可能となる。

図８（ａ）に示す例では、基板２は複数の層を有しており、傾斜部２ａは複数の層のうち最上層に位置し、溝部２ａは基板２の上面から最上層の途中まで位置している。このような構造であることで、枠体接続部材１５が溝部２ｂから下面側へ流れ出ることを低減させることが可能となる。よって、枠体接続部材１５が溝部２ｂから下面側へ流れて枠体５と基板２との間の枠体接合材１５の量に変動が生じた結果、少なくなって基板２と枠体５との接合強度が低下することを低減させることが可能となる。よって、本発明の効果をより向上させることが可能となる。

図８（ｂ）に示す例では、基板２は複数の層を有しており、傾斜部２ａは複数の層のうち最上層に位置しており、複数の溝部２ｂは、最上層の上面から下面にかけて位置している。このような構成であっても、本発明の効果を奏することが可能であり、電子素子実装用基板１の枠体５と基板２とが剥離をすることを低減させることが可能となる。よって、電子装置２１が作動する際に動作不良を起こすことを低減させることが可能となる。また、溝部２ｂが最上層の上面から下面にかけて位置していることで、溝部２ｂにおける枠体接続部材１５の接合面積を大きくすることができる。これにより、枠体５と基板２の接合強度を向上させることが可能となる。よって、本発明の効果をより向上させることが可能となる。

（第６の実施形態）
図９を参照して本発明の第６の実施形態における電子装置２１、および電子素子実装用基板１について説明する。なお、図９は基板２の斜視図を示している。なお、図９では枠体５、枠体接続部材１５、電極パッド３、電子素子１０については省略している。

本実施形態における電子素子実装用基板１において、第１の実施形態の電子素子実装用基板１と異なる点は、上面視における複数の溝部２ｂの形状が異なっている点である。

図９に示す例では、複数の溝部２ｂは上面視においてＶ字形状をしている。言い換えると、複数の溝部２ｂは上面視において基板中央側から基板外周側へ向かって広がった形状をしている。このような構成であっても、本発明の効果を奏することが可能である。また、溝部２ｂが上面視において、基板中央側から基板外周側へ向かって広がった形状であることで、枠体接続部材１５が流れるとき溝部２ｂ内部にたまっている空気を押し出しやすくなり、枠体接続部材１５が溝部２ｂ内部に入り込みやすくなる。また、図９に示す例では、上面視において複数の溝部２ｂの側面が傾斜し、かつ直線となっているため、枠体接続部材１５が溝部２ｂ内部に入り込みやすくなる。これにより、枠体５と基板２の接合強度を向上させることが可能となる。よって、本発明の効果をより向上させることが可能となる。

複数の溝部２ｂが上面視においてＶ字形状をしているとき、その頂点は円弧状であってもよい。これにより、枠体接続部材１５と溝部２ｂとの間に空隙が発生しづらくなることで、空隙中の気体により枠体接続部材１５が劣化し、剥離することを低減させることが可能となる。よって、電子素子実装用基板１の枠体５と基板２とが剥離をすることを低減させることが可能となり、電子装置２１が作動する際に動作不良を起こすことを低減させることが可能となる。

（第７の実施形態）
図１０および図１１を参照して本発明の第７の実施形態における電子装置２１、および電子素子実装用基板１について説明する。なお、図１０および図１１は基板２の斜視図を示している。なお、図１０および図１１では枠体５、枠体接続部材１５、電極パッド３、電子素子１０については省略している。

本実施形態における電子素子実装用基板１において、第１の実施形態の電子素子実装用基板１と異なる点は、上面視における複数の溝部２ｂの形状が異なっている点である。

図１０および図１１に示す例では、複数の溝部２ｂは上面視においてコの字形状（矩形状）をしている。コの字形状とは、例えば、三方を囲んだ形状のことを言う。このような構成であっても、本発明の効果を奏することが可能である。また、複数の溝部２ｂがコの字の形状であることで、枠体接続部材１５と複数の溝部２ｂとの接合面積をより大きくすることが可能となる。これにより、枠体５と基板２の接合強度を向上させることが可能となる。よって、本発明の効果をより向上させることが可能となる。

複数の溝部２ｂが上面視においてこの字形状（矩形状）をしているとき、その頂点は円弧状であってもよい。これにより、枠体接続部材１５と溝部２ｂとの間に空隙が発生しづらくなることで、空隙中の気体により枠体接続部材１５が劣化し、剥離することを低減させることが可能となる。よって、電子素子実装用基板１の枠体５と基板２とが剥離をすることを低減させることが可能となり、電子装置２１が作動する際に動作不良を起こすことを低減させることが可能となる。

複数の溝部２ｂの下端部は図１０に示す例のように傾斜部２ａ内に位置していてもよいし、図１１に示す例のようにその一部が傾斜部２ａの外側に位置していてもよい。複数の溝部２ｂの下端部が、傾斜部２ａ内に位置している場合には、基板２の剛性を保ちつつも本発明の効果を奏することができる。また、複数の溝部２ｂの下端部の一部が、傾斜部２ａの外側に位置している場合には、より多くの接合材を使用することができ、より接合強度を向上させることができる。どちらの場合においても、傾斜部２ａ内に溝部２ｂが位置しているため、本発明の効果を奏することが可能となる。

複数の溝部２ｂが基板２の各辺に設けられているとき、上面視における溝部２ｂの形状はそれぞれ異なっていてもよい。さらには、１辺に設けられている複数の溝部２ｂの上面視における形状はそれぞれ異なっていてもよい。これらにより、それぞれ上述した効果をそれぞれの溝部２ｂで奏することが可能となる。

なお、本発明は上述の実施形態の例に限定されるものではなく、数値などの種々の変形は可能である。また、例えば、各図に示す例では、電極パッド３の形状は上面視において矩形状であるが、円形状やその他の多角形状であってもかまわない。また、本実施形態における電極パッド３の配置、数、形状および電子素子の実装方法などは指定されない。なお、本実施形態における特徴部の種々の組み合わせは上述の実施形態の例に限定されるものではい。

１・・・・電子素子実装用基板
２・・・・基板
２ａ・・・傾斜部
２ｂ・・・溝部
３・・・・電極パッド
４・・・・実装領域
５・・・・枠体
１０・・・電子素子
１３・・・電子素子接続部材
１５・・・枠体接続部材
２１・・・電子装置
３１・・・電子モジュール
３２・・・筐体

Claims (10)

1. 上面に電子素子が実装される実装領域を有する基板と、
   前記基板の上面に、平面視で前記実装領域を囲んで位置した、金属材料を含む枠体とを備えており、
   前記基板は前記上面から側面にかけて傾斜部を有しており、前記基板と前記枠体とは、前記上面および前記傾斜部に接合部を有するとともに、前記傾斜部は、複数の溝部を有することを特徴とする電子素子実装用基板。
2. 平面視において、前記枠体の外縁は、前記基板の外縁よりも外側に位置していることを特徴とする請求項１に記載の電子素子実装用基板。
3. 前記傾斜部は、前記基板の全周に渡って位置していることを特徴とする請求項１または請求項２に記載の電子素子実装用基板。
4. 前記複数の溝部は、互いに並行に位置していることを特徴とする請求項１〜３のいずれか１つに記載の電子素子実装用基板。
5. 前記複数の溝部は、前記基板の前記側面から前記基板の上面まで連続して位置していることを特徴とする請求項１〜４のいずれか１つに記載の電子素子実装用基板。
6. 前記基板は、凹部を有しており、
   前記実装領域は、前記凹部の底面に位置していることを特徴とする請求項１〜５のいずれか１つに記載の電子素子実装用基板。
7. 前記基板は、複数の層を有しており、
   前記傾斜部は、前記複数の層のうち最上層の下面から前記最上層の上面にかけて位置していることを特徴とする請求項１〜６のいずれか１つに記載の電子素子実装用基板。
8. 前記複数の溝部は、前記最上層の上面から下面にかけて位置していることを特徴とする請求項７に記載の電子素子実装用基板。
9. 請求項１〜８のいずれか１つに記載の電子素子実装用基板と、
   前記電子素子実装用基板の前記実装領域に実装された電子素子と、を備えたことを特徴とする電子装置。
10. 請求項９に記載の電子装置と、
    前記電子装置上に位置した筐体と、を備えたことを特徴とする電子モジュール。