JP2019029401A - 電子素子実装用基板、電子装置および電子モジュール - Google Patents

電子素子実装用基板、電子装置および電子モジュール Download PDF

Info

Publication number
JP2019029401A
JP2019029401A JP2017144591A JP2017144591A JP2019029401A JP 2019029401 A JP2019029401 A JP 2019029401A JP 2017144591 A JP2017144591 A JP 2017144591A JP 2017144591 A JP2017144591 A JP 2017144591A JP 2019029401 A JP2019029401 A JP 2019029401A
Authority
JP
Japan
Prior art keywords
substrate
electronic element
electrode
electronic
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017144591A
Other languages
English (en)
Other versions
JP7086536B2 (ja
Inventor
大樹 岩元
Daiki Iwamoto
大樹 岩元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2017144591A priority Critical patent/JP7086536B2/ja
Priority to CN201810511674.6A priority patent/CN109309059B/zh
Priority to US15/988,851 priority patent/US10468316B2/en
Publication of JP2019029401A publication Critical patent/JP2019029401A/ja
Application granted granted Critical
Publication of JP7086536B2 publication Critical patent/JP7086536B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

【課題】 複数の導体層間のショートのおそれを低減させることができる電子素子実装用基板、電子装置および電子モジュールを提供することが可能となる。【解決手段】 電子素子実装用基板１は、上下に積層された複数の層で構成され、電子素子１０が実装される基板２を有する。基板２は、複数の層の間に位置した複数の導体層５を有している。基板２は複数の層の側面に連続して位置した凹部７を有している。基板２の凹部７は凹部７内に位置するとともに、凹部７における少なくとも１つの導体層５の端部を覆った電極７ａを有している。導体層５と、電極７ａとは、異なる金属材料を含有している。導体層５の外縁５ａは平面視において、基板２の外縁よりも内側に位置している。【選択図】図１

Description

本発明は、電子素子、例えばＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子、ＬＥＤ（Light Emitting Diode）等の発光素子または集積回路等が実装される電子素子実装用基板、電子装置および電子モジュールに関するものである。
従来より、絶縁層からなる配線基板を備えた電子素子実装用基板が知られている。また、このような電子素子実装用基板に電子素子が実装された電子装置が知られている（特許文献１参照）。
特開２０１５−２０７８６７号公報
特許文献１の電子素子実装用基板は、側面に凹部を有し、凹部の表面を覆う電極と、複数の絶縁層の間に導体層が設けられている。一般的に、電子素子実装用基板は薄型化および小型化の要求がある。そのため、複数の絶縁層はより薄型化し、導体層の厚みと複数の絶縁層の厚みとの比率として、導体層の厚みが従来と比較すると大きくなっている。また、電子素子実装用基板は小型化の要求により、電極間の距離も小さくなっている。これにより、隣り合う電極間の間に露出した複数の導体層間でマイグレーションが発生するまたは、電極とほかの部材を接続するための半田が露出した導体層上に流れることが懸念される。このとき、隣り合う電極間のショートが発生するおそれ、または、他の部品とのショートが発生するおそれがあった。これらのショートの発生により、電子素子実装用基板、電子装置または電子モジュールにおいて、誤作動が発生する場合があった。
本発明の１つの態様に係る電子素子実装用基板は、上下に積層された複数の層で構成され、電子素子が実装される基板を有する。基板は、複数の層の間に位置した複数の導体層を有している。基板は複数の層の側面に連続して位置した凹部を有している。基板の凹部は凹部内に位置するとともに、凹部における少なくとも１つの導体層の端部を覆った電極を有している。導体層と、電極とは、異なる金属材料を含有している。導体層の外縁は平面視において、基板の外縁よりも内側に位置している。
本発明の１つの態様に係る電子装置は、電子素子実装用基板と、前記電子素子実装用基板に実装された電子素子とを備えていることを特徴としている。
本発明の１つの態様に係る電子モジュールは、電子装置の上面または電子装置を囲んで位置した筐体と、を備えている。
本発明の１つの態様に係る電子素子実装用基板は、上記のような構成により、導体層の露出した部分の劣化を低減させることが可能となる。よって導体層がマイグレーションを起こし、複数の導体層間にショートが起きることを低減さることが可能となる。また、上記のような構成により、側面に導体層が露出することを低減させることが可能となるため
、電極とほかの部材を接続するための半田が露出した導体層を流れ、隣り合う電極間のショートまたは、他の部品とのショートが発生することを低減させることが可能となる。さらに、上述した電子素子実装用基板を備えた電子装置を用いることによって、薄型化・小型化した場合においてもショートを低減させ誤作動が発生することを低減させることが可能な電子装置および電子モジュールを提供することが可能となる。
図１（ａ）は本発明の第１の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図１（ｂ）は図１（ａ）のＸ１−Ｘ１線に対応する縦断面図である。 図２（ａ）は本発明の第１の実施形態に係る電子モジュールの外観を示す上面図であり、図２（ｂ）は図２（ａ）のＸ２−Ｘ２線に対応する縦断面図である。 図３（ａ）は本発明の第１の実施形態に係る電子素子実装用基板および電子装置の内層を示す平面図であり、図３（ｂ）は第１の実施形態のその他の態様に係る電子素子実装用基板および電子装置の内層を示す平面図である。 図４（ａ）および図４（ｂ）は本発明の第１の実施形態のその他の態様に係る電子素子実装用基板の要部Ａを示す拡大平面図である。 図５（ａ）は本発明の第２の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図５（ｂ）は図５（ａ）のＸ５−Ｘ５線に対応する縦断面図である。 図６は本発明の第２の実施形態に係る電子素子実装用基板および電子装置の内層を示す平面図である。 図７（ａ）は本発明の第３の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図７（ｂ）は図７（ａ）のＸ７−Ｘ７線に対応する縦断面図である。 図８（ａ）は本発明の第３の実施形態に係る電子モジュールの外観を示す上面図であり、図８（ｂ）は図８（ａ）のＸ８−Ｘ８線に対応する縦断面図である。 図９（ａ）は本発明の第３の実施形態に係る電子素子実装用基板および電子装置の内層を示す平面図であり、、図９（ｂ）は第３の実施形態のその他の態様に係る電子素子実装用基板および電子装置の内層を示す平面図である。 図１０は第３の実施形態のその他の態様に係る電子素子実装用基板および電子装置の内層を示す平面図である。
＜電子素子実装用基板および電子装置の構成＞
以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。なお、以下の説明では、電子素子実装用基板に電子素子が実装された構成を電子装置とする。また、電子素子実装用基板の上面側に位置するようにまたは電子装置を囲んで設けられた筐体または部材を有する構成を電子モジュールとする。電子素子実装用基板、電子装置および電子モジュールは、いずれの方向が上方若しくは下方とされてもよいが、便宜的に、直交座標系ｘｙｚを定義するとともに、ｚ方向の正側を上方とする。
（第１の実施形態）
図１〜図４を参照して本発明の第１の実施形態における電子モジュール３１、電子装置２１、および電子素子実装用基板１について、図３を参照して本発明の第１の実施形態における電子素子実装用基板１の内層について、図４に要部Ａの説明をする。本実施形態における電子装置２１は、電子素子実装用基板１と電子素子１０とを備えている。なお、本実施形態では図１では電子装置２１を示しており、図２では電子モジュール３１を示しており、図３〜図４では電子素子実装用基板１の内層およびその要部の拡大図を示している。また、図１〜図２では導体層５をドットおよび点線で、図３〜図４ではドットおよび実線で示している。
電子素子実装用基板１は、上下に積層された複数の層で構成され、電子素子１０が実装される基板２を有する。基板２は、複数の層の間に位置した複数の導体層５を有している。基板２は複数の層の側面に連続して位置した凹部７を有している。基板２の凹部７は凹部７内に位置するとともに、凹部７における少なくとも１つの導体層５の端部を覆った電極７ａを有している。導体層５と、電極７ａとは、異なる金属材料を含有している。導体層５の外縁５ａは平面視において、基板２の外縁よりも内側に位置している。
電子素子実装用基板１は、上下に積層された複数の層で構成され、電子素子１０が実装される基板２を有する。基板２を構成する絶縁層の材料は例えば、電気絶縁性セラミックスまたは樹脂が使用される。樹脂としては例えば、熱可塑性樹脂等が使用される。
基板２を形成する絶縁層の材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック焼結体等である。基板２を形成する絶縁層の材料として使用される樹脂としては例えば、熱可塑性の樹脂、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、フェノール樹脂またはフッ素系樹脂等である。フッ素系樹脂としては例えば、ポリエステル樹脂または四フッ化エチレン樹脂等である。
基板２は、図１および図２に示すように６層の絶縁層から形成されていてもよいし、５層以下または７層以上の絶縁層から形成されていてもよい。絶縁層が５層以下の場合には、電子素子実装用基板１の薄型化を図ることができる。また、絶縁層が６層以上の場合には、電子素子実装用基板１の剛性を高めることができる。また、図１〜図２に示す例のように、各絶縁層に開口部を設け、設けた開口部の大きさを異ならせた上面に段差部を形成していてもよく、後述する電極パッド３が段差部に設けられていてもよい。
電子素子実装用基板１は例えば、最外周の１辺の大きさは０．３ｍｍ〜１００ｍｍであり、平面視において電子素子実装用基板１が四角形状あるとき、正方形であってもよいし長方形であってもよい。また例えば、電子素子実装用基板１の厚みは０．２ｍｍ以上である。
電子素子実装用基板１の基板２は複数の層の側面に連続して位置した凹部７を有している。ここで凹部７とは、図１〜図４に示す例のように略半円形上であってもよいし、後述する矩形状もしくは楕円形状、その他多角形状であってもよい。また、基板２は凹部７が複数の層の側面に連続して位置しているが、例えば上面側または／および下面側に大きさの異なるもしくは凹部７を有さない層を有していてもよい。言い換えると、凹部７は断面視において、上面側または／および下面側に外側に突出した層を有していてもよい。
凹部７を構成する複数の層は断面視において外側に突出した層と内側に凹んでいる層とを有していてもよい。言い換えると、凹部７の側面（外縁）は、断面視で凸凹した形状をしていてもよい。このような構造により、半田などの接合材が凸凹に入り込み、接合強度を向上させることが可能となる。
凹部７の側面の上面側または／および下面側は断面視において外側に向かって傾斜していてもよい。凹部７の側面の上面側が断面視において外側に向かっていることで例えば外部回路と凹部７とを半田または樹脂からなる接合材で接合するときに接合材が上面側へ這い上がることを低減させることが可能となる。また、凹部７の側面の下面側が断面視において外側に向かっていることで、例えば外部回路と凹部７とを半田または樹脂からなる接合材で接合するときに、接合材が側面に乗るため接合強度を向上させることが可能となる
。
電子素子実装用基板１の基板２は、複数の層の間に位置した複数の導体層５を有している。電子素子実装用基板１の基板２の凹部７は凹部７内に位置するとともに、凹部７における少なくとも１つの導体層５の端部を覆った電極７ａを有している。また、電子素子実装用基板１の基板２は表面に電極パッド３を有していてもよい。
基板２の上面、側面または下面には、外部回路接続用電極が設けられていてもよい。外部回路接続用電極は、基板２と外部回路基板、あるいは電子装置２１と外部回路基板とを電気的に接続していてもよい。電極７ａは例えば、基板２と外部回路基板、基板２と後述する筐体３２、あるいは電子装置２１と外部回路基板とを電気的に接続してもよい。
さらに基板２の上面または下面には、電極パッド３、複数の導体層５、電極７ａまたは／および外部回路接続用電極以外に、絶縁層間に形成される内部配線導体および内部配線導体同士を上下に接続する貫通導体が設けられていてもよい。これら内部配線導体または貫通導体は、基板２の表面に露出していてもよい。この内部配線導体または貫通導体によって、電極パッド３、複数の導体層５、電極７ａまたは／および外部回路接続用電極はそれぞれ電気的に接続されていてもよい。
電極パッド３、複数の導体層５、電極７ａ、外部回路接続用電極、内部配線導体または／および貫通導体は、複数の層が電気絶縁性セラミックスから成る場合には、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、銀（Ａｇ）若しくは銅（Ｃｕ）またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等から成る。また、電極パッド３、複数の導体層５、電極７ａ、外部回路接続用電極、内部配線導体または／および貫通導体は、複数の層が樹脂から成る場合には、銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）若しくはチタン（Ｔｉ）またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等から成る。
電極パッド３、複数の導体層５、電極７ａ、外部回路接続用電極、内部配線導体または／および貫通導体の露出表面に、めっき層が設けられてもよい。この構成によれば、外部回路接続用の電極、導体層および貫通導体の露出表面を保護して酸化を抑制できる。また、この構成によれば、電極パッド３と電子素子１０とをワイヤボンディング等の電子素子接続材１３を介して良好に電気的接続することができる。めっき層は、例えば、厚さ０．５μｍ〜１０μｍのＮｉめっき層を被着させるか、またはこのＮｉめっき層および厚さ０．５μｍ〜３μｍの金（Ａｕ）めっき層を順次被着させてもよい。
電子素子実装用基板１の導体層５と、電極７ａとは、異なる金属材料を含有している。電子素子実装用基板１の導体層５の外縁５ａは平面視において、基板２の外縁よりも内側に位置している。ここで、基板２の外縁とは、基板２の凹部７を除く部分の外縁を指している。言い換えると、基板２の外縁とは図１〜図４においては基板２の最外周であって、直線である部分のことを指している。一般的に、電子素子実装用基板は薄型化および小型化の要求がある。そのため、複数の絶縁層はより薄型化し、導体層の厚みと複数の絶縁層の厚みとの比率として、導体層の厚みが従来と比較すると大きくなっている。また、電子素子実装用基板は小型化の要求により、隣り合う凹部の距離も小さくなっている。これにより、隣り合う電極間の間に露出した複数の導体層間でマイグレーションが発生する、または、凹部の電極と他の部材を接続するための半田が露出した導体層上に流れ、隣り合う凹部（電極）のショートするおそれ、または、他の部品とのショートが発生するおそれがあった。
これに対し、本発明の実施形態に係る電子素子実装用基板１は、電子素子実装用基板１
の導体層５の外縁５ａは平面視において、基板２の外縁よりも内側に位置している。これにより、基板２の側面に導体層５を露出させることを低減させることが可能となる。よって、基板２の凹部７の電極７ａと他の部材を接続するための半田が露出した導体層５上に流れることを低減させることができ、隣り合う凹部７（電極７ａ）のショートまたは他の部品とのショートが発生を低減させることが可能となる。
また、一般的に、電子素子実装用基板１は電気特性の向上の要求があり、導体層を構成する材料は、例えば銅（Ｃｕ）若しくは銀（Ａｇ）単体またはこれらを含む複合体が使用される傾向にある。この要求に対して、導体層が電子素子実装用基板の表面に露出していることにより、表面に露出している導体層が空気中に存在している水分などにより劣化する懸念があった。また劣化個所から水分が侵入することにより導体層がマイグレーションを起こし、複数の導体層５の間にショートが起きる懸念があった。
これに対し、本発明の実施形態に係る電子素子実装用基板１は、まず、導体層５と電極７ａとが異なる金属材料を含有している。これにより、導体層５が銅（Ｃｕ）または銀（Ａｇ）を含む低抵抗材料である場合においても、導体層５を覆っている電極７ａが銅または銀とは異なる金属材料を含有していることで、導体層５を外面に露出することを低減させることが可能となる。よって、表面に露出している導体層５が空気中に存在している水分などにより劣化することを低減させることが可能となる。さらに、導体層５と電極７ａとが異なる金属材料を含有していることで、電極７ａを劣化に強い金属とすることが可能となる。このことで、表面に露出している導体層５を保護することが可能となり、表面に露出している導体層５が空気中に存在している水分などにより劣化することを低減させることが可能となる。
電子素子実装用基板１の導体層５と、電極７ａとは、異なる金属材料を含有している。例えば、導体層５が銅（Ｃｕ）または銀（Ａｇ）等を含有する混合材料であるとき、電極７はモリブテンである場合などがあげられる。なおこの時、例えば導体層５と電極７ａに共通する金属材料を含んでいる場合においても、少なくとも１種類以上の金属材料が異なっていればよい。また、例えば導体層５は銅単体であり、電極７ａはモリブデンの単体からなる材料のように混合材料でなくてもよい。また、導体層５と電極７ａは単体材料と混合材料の差であってもよい。
電子素子実装用基板１の複数の導体層５を構成する材料は、電極７ａを構成する材料よりも銅の含有率が高くてもよい。銅は、電流が流れることで、隣接する配線とマイグレーションを発生しやすい場合がある。特に、表面に銅を含む金属導体が露出していると、例えば湿度の高い雰囲気での使用または外的要因で、水分等が電子素子実装用基板１、電子装置２１または／および電子モジュール３１に付着し、よりマイグレーションが発生しやすい場合がある。これに対し、本発明では複数の導体層５を構成する材料は、電極７ａを構成する材料よりも銅の含有率が高い。言い換えると、電子素子実装用基板１の表面に露出している電極７ａは複数の導体層５よりも銅の含有率が低いことで、複数の電極７ａの間でマイグレーションが発生することを低減させることが可能となる。このため、電極７ａがマイグレーションで劣化し、複数の導体５にまでマイグレーションが伝達することを低減させることが可能となる。よって、複数の電極７ａ間または／および複数の導体層５間でショートが発生することをより低減させることが可能となる。
図１〜図２に示す例では、基板２の外周すべてにおいて等間隔に凹部７および電極７ａを有しているが、凹部７および電極７ａは１辺のみに設けられていてもよいし、１辺の１部に複数個設けられていてもよい。特に、凹部７および電極７ａが１辺の１部に複数個設けられているとき、本発明の実施形態の特徴を有することで本発明と同様の効果を得ることが可能となる。
電極７ａは凹部７の側壁を全体的に覆っていてもよいし一部のみを覆っていてもよい。なお、電極７ａは凹部７の側壁を全体的に覆っていることで、例えば後述する筐体３２の一部または／および外部回路基板と電極７ａとを半田などの接合材で接合する場合において、接合強度の向上および接合面の抵抗を低減させることが可能となる。また、電極７ａは凹部７の側壁を一部のみを覆っていることで、例えば後述する筐体３２の一部または／および外部回路基板と電極７ａとを半田などの接合材で接合する場合において、接合材の量および広がりをコントロールすることが可能となる。なおこのとき、電極７ａは複数の導体層５を覆う程度の大きさであればよい。
次に図３（ａ）に本発明の第１の実施形態に係る電子素子実装用基板および電子装置の内層を示す平面図を、図３（ｂ）に第１の実施形態のその他の態様に係る電子素子実装用基板および電子装置の内層を示す平面図を示す。また、図４に本発明の要部Ａの拡大図を示す。
電子素子実装用基板１の複数の電極７ａは図３（ａ）に示す例のように、導体層５のすべてを覆っていてもよいし、図３（ｂ）および図４に示す例のように、一部の導体層５のみ覆っていてもよい。これらは電極７ａをどのような用途／信号で用いるかで適宜選択することが可能となる。
図３（ａ）に示す例では、すべての電極７ａと互いに導体層５のすべてとが電気的に接続している。このとき、例えば電極７ａおよび導体層５がグランド電位等であるとき、電極７ａおよび導体層５にシールド効果を持たせることができる。よって、導体層５の上下の層に設けられたそのほかの内部配線等に外部からのノイズが影響することを低減させることが可能となる。また、電極７ａは図３（ａ）に示す例では基板２のすべての辺に設けられていることで、電子装置２１が作動する場合において、外部へノイズを放出することを低減させることが可能となる。
＜電子装置の構成＞
図１に電子装置２１の例を示す。電子装置２１は、電子素子実装用基板１と、電子素子実装用基板１の上面または下面に実装された電子素子１０を備えている。
電子装置２１は、電子素子実装用基板１と、電子素子実装用基板１に実装された電子素子１０を有している。電子素子１０は、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）、ＣＣＤ（Charge Coupled Device）等の撮像素子、またはＬＥＤ（Light Emitting Diode）などの発光素子、またはＬＳＩ（Large Scale Integrated Circuit）等の集積回路等である。なお、電子素子１０は、接着材を介して、基板２の上面に配置されていてもよい。この接着材は、例えば、銀エポキシまたは熱硬化性樹脂等が使用される。
電子装置２１は、電子素子１０を覆うとともに、電子素子実装用基板１の上面に接合された蓋体１２を有していてもよい。ここで、電子素子実装用基板１は基板２の枠状部分の上面に蓋体１２を接続してもよいし、蓋体１２支え、基板２の上面であって電子素子１０を取り囲むように設けられた枠状体を設けてもよい。また、枠状体と基板２とは同じ材料から構成されていてもよいし、別の材料で構成されていてもよい。
枠状体と基板２と、が同じ材料から成る場合、基板２は枠状体とは開口部を設けるなどして最上層の絶縁層と一体化するように作られていてもよい。また、別に設けるろう材等でそれぞれ接合してもよい。
また、基板２と枠状体とが別の材料から成る例として枠状体が蓋体１２と基板２とを接
合する蓋体接合材１４と同じ材料から成る場合がある。このとき、蓋体接合材１４を厚く設けることで、接着の効果と枠状体（蓋体１２を支える部材）としての効果を併せ持つことが可能となる。このときの蓋体接合材１４は例えば熱硬化性樹脂または低融点ガラスまたは金属成分から成るろう材等が挙げられる。また、枠状体と蓋体１２とが同じ材料から成る場合もあり、このときは枠状体と蓋体１２は同一個体として構成されていてもよい。
蓋体１２は、例えば電子素子１０がＣＭＯＳ、ＣＣＤ等の撮像素子、またはＬＥＤなどの発光素子である場合ガラス材料等の透明度の高い部材が用いられる。また蓋体１２は例えば、電子素子１０が集積回路等であるとき、金属製材料、セラミック材料または有機材料が用いられていてもよい。
蓋体１２は、蓋体接合材１４を介して電子素子実装用基板１と接合している。蓋体接合材１４を構成する材料として例えば、熱硬化性樹脂または低融点ガラスまたは金属成分から成るろう材等がある。
電子装置が図１に示すような電子素子実装用基板１を有することで、薄型化・小型化した場合においてもショートを低減させることができる。その結果、誤作動が発生することを低減させることが可能となる。
＜電子モジュールの構成＞
図２に電子素子実装用基板１を用いた電子モジュール３１の一例を示す。電子モジュール３１は、電子装置２１と電子装置２１の上面または電子装置２１を覆うように設けられた筐体３２とを有している。なお、以下に示す例では説明のため撮像モジュールを例に説明する。
電子モジュール３１は筐体３２（レンズホルダー）を有している。筐体３２を有することでより気密性の向上または外部からの応力が直接電子装置２１に加えられることを低減することが可能となる。筐体３２は、例えば樹脂または金属材料等から成る。また、筐体３２がレンズホルダーであるとき筐体３２は、樹脂、液体、ガラスまたは水晶等からなるレンズが１個以上組み込まれていてもよい。また、筐体３２は、上下左右の駆動を行う駆動装置等が付いていて、電子素子実装用基板１の電極７ａまたはその他のパッド等と半田などの接合材を介して電気的に接続されていてもよい。
なお、筐体３２は上面視において４方向の少なくとも一つの辺において開口部が設けられていてもよい。そして、筐体３２の開口部から外部回路基板が挿入され電子素子実装用基板１と電気的に接続していてもよい。また筐体３２の開口部は、外部回路基板が電子素子実装用基板１と電気的に接続された後、樹脂等の封止材等で開口部の隙間を閉じて電子モジュール３１の内部が気密されていてもよい。
電子モジュール３１が図２に示すような電子素子実装用基板１および電子装置２１を有することで、薄型化・小型化した場合においてもショートを低減させることができる。この結果、誤作動が発生することを低減させることが可能となる。
＜電子素子実装用基板および電子装置の製造方法＞
次に、本実施形態の電子素子実装用基板１および電子装置２１の製造方法の一例について説明する。なお、下記で示す製造方法の一例は、基板２を多数個取り配線基板を用いた製造方法である。
（１）まず、基板２を構成するセラミックグリーンシートを形成する。例えば、酸化アルミニウム（Ａｌ２Ｏ３）質焼結体である基板２を得る場合には、Ａｌ２Ｏ３の粉末に焼
結助材としてシリカ（ＳｉＯ２）、マグネシア（ＭｇＯ）またはカルシア（ＣａＯ）等の粉末を添加し、さらに適当なバインダー、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、ドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。
なお、基板２が、例えば樹脂から成る場合は、所定の形状に成形できるような金型を用いて、トランスファーモールド法またはインジェクションモールド法等で成形することによって基板２を形成することができる。また、基板２は、例えばガラスエポキシ樹脂のように、ガラス繊維から成る基材に樹脂を含浸させたものであってもよい。この場合には、ガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって基板２を形成できる。
（２）次に、スクリーン印刷法等によって、上記（１）の工程で得られたセラミックグリーンシートに導体層５、電極パッド３、外部回路接続用電極、内部配線導体および貫通導体となる部分に、金属ペーストを塗布または充填する。この金属ペーストは、前述した金属材料から成る金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、基板２との接合強度を高めるために、ガラスまたはセラミックスを含んでいても構わない。なお、このとき各層に後述する手法で凹部７を設けその表面にスクリーン印刷法等を用いて金属ペーストを塗布または充填することで、電極７ａを作製することが可能となる。
また、基板２が樹脂から成る場合には、導体層５、電極パッド３、外部回路接続用電極、内部配線導体および貫通導体は、スパッタ法、蒸着法等によって作製することができる。また、表面に金属膜を設けた後に、めっき法を用いて作製してもよい。
（３）次に、前述のグリーンシートを金型等によって加工する。ここで基板２が凹部またはノッチ等を有する場合、基板２となるグリーンシートの所定の箇所に、凹部（貫通孔）またはノッチ等を形成してもよい。また、この時、金型またはレーザー加工等によって、凹部７を設け、前述した手法で電極７ａを作製してもよい。
（４）次に、各絶縁層となるセラミックグリーンシートを積層して加圧する。このことにより各絶縁層となるグリーンシートを積層し、基板２（電子素子実装用基板１）となるセラミックグリーンシート積層体を作製してもよい。また、この時、積層したセラミックグリーンシートに金型またはレーザー加工等によって、凹部７を設け、前述した手法で電極７ａを作製してもよい。
（５）次に、このセラミックグリーンシート積層体を約１５００℃〜１８００℃の温度で焼成して、基板２（電子素子実装用基板１）が複数配列された多数個取り配線基板を得る。なお、この工程によって、前述した金属ペーストは、基板２（電子素子実装用基板１）となるセラミックグリーンシートと同時に焼成され、導体層５、電極パッド３、外部回路接続用電極、内部配線導体および貫通導体となる。
（６）次に、焼成して得られた多数個取り配線基板を複数の基板２（電子素子実装用基板１）に分断する。この分断においては、基板２（電子素子実装用基板１）の外縁となる箇所に沿って多数個取り配線基板に分割溝を形成しておき、この分割溝に沿って破断させて分割する方法またはスライシング法等により基板２（電子素子実装用基板１）の外縁となる箇所に沿って切断する方法等を用いることができる。なお、分割溝は、焼成後にスライシング装置により多数個取り配線基板の厚みより小さく切り込むことによって形成することができるが、多数個取り配線基板用のセラミックグリーンシート積層体にカッター刃を押し当てたり、スライシング装置によりセラミックグリーンシート積層体の厚みより小
さく切り込んだりすることによって形成してもよい。なお、上述した多数個取り配線基板を複数の基板２（電子素子実装用基板１）に分割する前もしくは分割した後に、それぞれ電解または無電解めっき法を用いて、電極パッド３、外部接続用パッドおよび露出した配線導体にめっきを被着させてもよい。
（７）次に、電子素子実装用基板１の上面または下面に電子素子１０を実装する。電子素子１０はワイヤボンディング等の電子素子接続材１３で電子素子実装用基板１と電気的に接合させる。またこのとき、電子素子１０または電子素子実装用基板１に接着材等を設け、電子素子実装用基板１に固定しても構わない。また、電子素子１０を電子素子実装用基板１に実装した後、蓋体１２を蓋体接合材１４で接合してもよい。
以上（１）〜（７）の工程のようにして電子素子実装用基板１を作製し、電子素子１０を実装することで、電子装置２１を作製することができる。なお、上記（１）〜（７）の工程順番は指定されない。
（第２の実施形態）
次に、本発明の第２の実施形態による電子素子実装用基板１について、図５〜図６を参照しつつ説明する。本実施形態における電子素子実装用基板１において、第１の実施形態の電子素子実装用基板１と異なる点は、基板２は複数の導体層５を有している点、電極７ａの形状が異なる点である。なお、図５では導体層５をドットおよび点線で、図６ではドットおよび実線で示している。
図５に示す例では、電子素子実装用基板１の導体層５は複数個設けられており、それぞれが電気的に絶縁している。このような構成であっても、本発明の効果を奏することは可能である。
また、一般的に導体層が複数個設けられており、電気的に絶縁しているときは、それぞれの電位が異なる場合がある。そのため、基板の内部、つまり層間に水分などが侵入した場合または湿度の高い雰囲気で電子装置が作動し電圧が加わった場合、複数の導体層間においてマイグレーションが発生する懸念がある。この場合において、複数の導体層５の外縁５ａは平面視において、基板２の外縁よりも内側に位置し、導体層５の露出している部分には異なる金属材料が覆っていることで、導体層５が端部から劣化することを低減させることが可能となる。特に、このとき、上述したように異なる金属材料とは、銅の含有率が違うものであってもよく、さらに導体層５が電極７ａよりも銅の含有率が高くてもよい。このことから、導体層５が端部から劣化し、劣化した際に生じた隙間から水分が入り込み、複数の導体層５間においてマイグレーションが発生することを低減させることが可能となる。
図５に示す例のように、導体層５は複数の層間に設けられていてもよい、また、複数の導体層５はそれぞれ同じ電位であってもよいし異なる電位であってもよい。また複数の層間に設けられた複数の導体層５の間は上面視で重なっていてもよいしずれて位置していてもよい。
図５に示す例のように電子素子実装用基板１の電極７ａは、凹部７内から連続して基板２の上面にも位置していてよい。このような構成であると、例えば電極７ａが電子素子１０と直接ワイヤーボンディング等の電子素子接続材１３によって筐体３２の駆動を操作する信号と接続されている場合において、電子素子１０から筐体３２までの抵抗をより少なくすることができる。このことから、より劣化の少ない信号を筐体３２に送信することが可能となる。よって、筐体３２の誤作動を低減させることが可能となる。また、電極７ａが上面にも位置していることで、筐体３２と電子素子実装用基板１を接合する半田などの接合材が上面に設けられた電極７ａと筐体３２の側壁との間でフィレットを設けることが可能となるため、接合強度を向上させることが可能となる。
図５に示す例のように電子素子実装用基板１の電極７ａは、凹部７内から連続して基板２の下面にも位置していてもよい。このような構成であると、例えば電極７ａが外部回路接続用電極として使用される場合、底面に設けられた電極７ａと凹部７の内側に設けられた電極７ａとで接合材により接合されるため、接合材がフィレットを形成するため接合強度を向上させることが可能となる。
図５に示す例のように電子素子実装用基板１の電極７ａは、凹部７内から連続して基板２の上面および下面にも位置していてもよい。このような構成であることで、電子素子１０と電子素子接続材１３を介して上面に設けられた電極７ａを接続することで、下面に設けられた電極７ａと外部回路までの経路を最も短くすることができ、より低抵抗化を図ることが可能となる。
図５および図６に示す例のように電子素子実装用基板１は基板２を構成する各層の凹部７の周辺に内部配線が設けられていてもよい。言い換えると上面視において凹部７の周囲を囲むように内部配線が設けられており、断面視において電極７ａと凹部７の周囲に設けられた内部配線とは電気的に接合していてもよい。これにより、電極７ａの上下における電気的接合性をより向上させることが可能となる。
（第３の実施形態）
次に、本発明の第３の実施形態による電子素子実装用基板１について、図７〜図１０を参照しつつ説明する。なお、図７および図８は本実施形態における電子素子実装用基板１、電子装置および電子モジュールの形状を示しており、図９および図１０の内層を示す。本実施形態における電子素子実装用基板１において、第１の実施形態の電子素子実装用基板１と異なる点は、基板２が貫通孔を有する（電子素子１０の実装方法が異なる）点、凹部７が基板２の上面から下面まで連続していない点である。なお図７および図８では導体層５をドットおよび破線で示している。また、図９および図１０では導体層５をドットおよび実線で示している。
図７に示す例では、電子素子実装用基板１の基板２の複数の層の積層方向に貫通している貫通孔２ａを有している。また、電子装置２１に実装された電子素子１０は上面視において基板２に設けられた貫通孔２ａの中に位置するように設けられている。つまり、貫通孔２ａは、上面視において電子素子１０と同程度の大きさもしくは電子素子１０よりもわずかに小さくてよい。このような構成であっても、電子素子実装用基板１の導体層５の外縁５ａが平面視において、基板２の外縁よりも内側に位置していることで、基板２の側面に導体層５を露出させることを低減させることが可能となる。よって、基板２の凹部７の電極７ａと他の部材を接続するための半田が露出した導体層５上に流れることを低減させることができ、隣り合う凹部７（電極７ａ）のショートまたはほか部品とのショートが発生を低減させることが可能となる。
また、図７に示す例のような構成により、例えば電子素子１０が撮像素子である場合において、基板２の下に撮像素子が実装され、レンズと撮像素子との距離を確保することができるため、より電子モジュール３１の低背化が可能となる。また、電子素子実装用基板１は表面に電子部品を有していてもよく、図７に示す構造においてはより多くの電子部品を実装することが可能となるため、電子装置の更なる小型化が可能となる。なお、貫通孔２ａは基板２の中央部に設けられていてもよいし、基板２の中央部から偏心して設けられていてもよい。
電子部品は例えばチップコンデンサ、インダクタ、抵抗等の受動部品、またはＯＩＳ（Optical Image Stabilization）、信号処理回路、ジャイロセンサー等の能動部品などである。これら電子部品はハンダ、導電性樹脂等によって接合材により、基板２に設けられたパッドに接続されている。なお、これら電子部品は基板２に設けられた、上述した導体層５、内部配線導体および貫通導体等の導体を介して電子素子１０と接続していても構わない。
なお図７に示す例の様な実装の場合、電子素子１０は金バンプまたは半田ボール等の電子素子接続材１３で電子素子実装用基板１に接続された後、封止材で接続を強化し、さらに封止されていてもよい。また、例えばＡＣＦ（Anisotropic Conductive Film）等の電
子素子接続材１３で接続されていてもよい。
図７に示す例では凹部７は上面視において略矩形状である。このような構造であることでも本願の効果を奏する。さらに、例えば凹部７が筐体３２の足部をはめ込む用途に使用される場合などにおいては、筐体３２の足部を大きく作成しやすく、また安定性を向上させることが可能となる。また、凹部７は上面視において略矩形状であることで、凹部７を幅広く儲けたい場合においても、略円形状であるときと比較して基板２の中央部側へ凹部７が突出することを低減させることが可能となる。
図８に本実施形態の電子モジュール３１を示している。図８に示す例のように、レンズ筐体３２は基板２の上面に設けられており、凹部７（および電極７ａ）の部分は筐体３２の一部が入り込んでいてもよい。このような構成において、本願のように導体層５の外縁５ａが平面視において、基板２の外縁よりも内側に位置していることで、筐体３２を接続する半田等の接続材が凹部７から流出し、露出した導体層５上に流れることを低減させることができる。よって、隣り合う凹部７（電極７ａ）のショートまたはほか部品とのショートが発生を低減させることが可能となる。また、半田等の接続材が凹部７から流出し、露出した導体層５上に流れることで、基板２の外縁が想定よりも大きくなり、筐体３２がうまく実装できないまたはほかの部品などと接触しショートが発生することを低減させることが可能となる。
図８に示す例では、凹部７の下面であってその下の層が飛び出ている個所において電極７ａは外側へ延出するように設けられている。これにより、筐体３２との接続を筐体３２の端部でも接合できるため、接合強度及び接合信頼性を向上させることが可能となる。
次に図９（ａ）に本発明の第３の実施形態に係る電子素子実装用基板および電子装置の内層を示す平面図を、図９（ｂ）および図１０に第３の実施形態のその他の態様に係る電子素子実装用基板および電子装置の内層を示す平面図を示す。
電子素子実装用基板１の複数の電極７ａは第１の実施形態と同様に、図９（ａ）に示す例のように、導体層５のすべてを覆っていてもよいし、図９（ｂ）に示す例のように、一部の導体層５のみ覆っていてもよい。これらは電極７ａをどのような用途／信号で用いるかで適宜選択することが可能となる。また、図９（ｂ）に示す例のように、電極７ａが一部の導体層５とのみ接続している時、その上層または下層の面で異なる信号を有する導体層５とそのほかの電極７ａが接続していてもよい。これにより、例えば電子モジュール３１の筐体３２が駆動する機能を有しているとき、電極７ａをその駆動に対する信号として使用することが可能となる。
図１０に示す例では、２つのそれぞれ電気的に独立した導体層５を有している。この場合においても、第２の実施形態と同様に、導体層５が端部から劣化することを低減させることが可能となる。このことから、導体層５が端部から劣化し、劣化した際に生じた隙間
から水分が入り込み、複数の導体層５間においてマイグレーションが発生することを低減させることが可能となる。
図７〜図１０に示す例の様な電子素子実装用基板１の製造方法は、第１の実施形態に記載の工程に加えて、基板２となるセラミックグリーンシートの貫通孔２ａを設ける位置に金型またはレーザーを用いて貫通させることで作成することが可能となる。その後、第１の実施形態に記載した工程と同様に作成することで、図７〜図１０に示す例のような電子素子実装用基板１を作製することができる。
なお、本発明は上述の実施形態の例に限定されるものではなく、数値などの種々の変形は可能である。また、例えば、図１〜図１０に示す例では、電極パッド３の形状は上面視において四角形状であるが、円形状やその他の多角形状であってもかまわない。また、例えば、図１〜図１０に示す例では、凹部７は半円状または略矩形状であるが、楕円形上もしくは多角形状であってもよく、それぞれが複数組み合わさって設置されていてもよい。また、本実施形態における電極パッド３の配置、数、形状および電子素子の実装方法などは指定されない。なお、本実施形態における特徴部の種々の組み合わせは上述の実施形態の例に限定されるものでなく、本発明に係る各実施形態は、その内容に矛盾をきたさない限り、組合せ可能である。
１・・・・電子素子実装用基板
２・・・・基板
２ａ・・・貫通孔
３・・・・電極パッド
５・・・・導体層
５ａ・・・導体層の外縁
７・・・・凹部
７ａ・・・電極
１０・・・電子素子
１２・・・蓋体
１３・・・電子素子接続材
１４・・・蓋体接合材
３１・・・電子モジュール
３２・・・筐体

Claims (7)

  1. 上下に積層された複数の層と、前記複数の層の間に位置した複数の導体層と、前記複数の層の側面に連続して位置した凹部と、を有する電子素子が実装される基板と、
    前記凹部内に位置するとともに、前記凹部における前記少なくとも１つの導体層の端部を覆った電極と、を備えており、
    前記導体層と、前記電極とは、異なる金属材料を含有しているとともに、平面視において、前記導体層の外縁は、前記基板の外縁よりも内側に位置していることを特徴とする電子素子実装用基板。
  2. 前記複数の導体層を構成する材料は、前記電極を構成する材料よりも銅の含有率が高いことを特徴とする請求項１に記載の電子素子実装用基板。
  3. 前記電極は、前記凹部内から連続して前記基板の上面にも位置していることを特徴とする請求項１または２に記載の電子素子実装用基板。
  4. 前記電極は、前記凹部内から連続して前記基板の下面にも位置していることを特徴とする請求項１〜３のいずれか１つに記載の電子素子実装用基板。
  5. 前記基板は、前記複数の層の積層方向に貫通している貫通孔を有していることを特徴とする請求項１〜４のいずれか１つに記載の電子素子実装用基板。
  6. 請求項１〜５のいずれか１つに記載の電子素子実装用基板と、
    前記電子素子実装用基板に実装された電子素子とを備えていることを特徴とする電子装置。
  7. 請求項６に記載の電子装置と、
    前記電子装置の上面または電子装置を囲んで位置した筐体とを備えていることを特徴とする電子モジュール。
JP2017144591A 2017-07-26 2017-07-26 電子素子実装用基板、電子装置および電子モジュール Active JP7086536B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017144591A JP7086536B2 (ja) 2017-07-26 2017-07-26 電子素子実装用基板、電子装置および電子モジュール
CN201810511674.6A CN109309059B (zh) 2017-07-26 2018-05-24 电子元件安装用基板、电子装置以及电子模块
US15/988,851 US10468316B2 (en) 2017-07-26 2018-05-24 Electronic component mounting board, electronic device, and electronic module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017144591A JP7086536B2 (ja) 2017-07-26 2017-07-26 電子素子実装用基板、電子装置および電子モジュール

Publications (2)

Publication Number Publication Date
JP2019029401A true JP2019029401A (ja) 2019-02-21
JP7086536B2 JP7086536B2 (ja) 2022-06-20

Family

ID=65038875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017144591A Active JP7086536B2 (ja) 2017-07-26 2017-07-26 電子素子実装用基板、電子装置および電子モジュール

Country Status (3)

Country Link
US (1) US10468316B2 (ja)
JP (1) JP7086536B2 (ja)
CN (1) CN109309059B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190172861A1 (en) * 2017-12-05 2019-06-06 Semiconductor Components Industries, Llc Semiconductor package and related methods
JP7194518B2 (ja) * 2018-05-31 2022-12-22 浜松ホトニクス株式会社 電子部品、電子部品の製造方法、電子装置
US11107753B2 (en) 2018-11-28 2021-08-31 Semiconductor Components Industries, Llc Packaging structure for gallium nitride devices
JP7176103B2 (ja) * 2019-03-29 2022-11-21 京セラ株式会社 電子素子実装用基板、および、電子装置
US20220216171A1 (en) * 2021-01-06 2022-07-07 Huawei Technologies Co., Ltd. Chip package structure, preparation method, and electronic device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196240A (ja) * 1998-12-24 2000-07-14 Kyocera Corp 積層回路基板
JP2004103608A (ja) * 2002-09-04 2004-04-02 Murata Mfg Co Ltd 積層型電子部品
JP2004235206A (ja) * 2003-01-28 2004-08-19 Kyocera Corp セラミック多層回路基板
JP2008135763A (ja) * 2007-12-20 2008-06-12 Seiko Epson Corp 半導体モジュール、電子機器および半導体モジュールの製造方法
JP2008171962A (ja) * 2007-01-11 2008-07-24 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2011249805A (ja) * 2010-05-24 2011-12-08 Lg Innotek Co Ltd 発光素子
WO2013031842A1 (ja) * 2011-09-02 2013-03-07 株式会社 村田製作所 フェライト磁器組成物、セラミック電子部品、及びセラミック電子部品の製造方法
WO2016204163A1 (ja) * 2015-06-18 2016-12-22 京セラ株式会社 電子素子実装用基板および電子装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104335345B (zh) * 2012-05-30 2018-01-26 京瓷株式会社 布线基板以及电子装置
JP2015207867A (ja) 2014-04-18 2015-11-19 日本電波工業株式会社 発振器装置
JP6738588B2 (ja) * 2014-09-02 2020-08-12 セイコーエプソン株式会社 発振器、電子機器、および移動体
US9865531B2 (en) * 2016-04-29 2018-01-09 Delta Electronics, Inc. Power module package having patterned insulation metal substrate

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196240A (ja) * 1998-12-24 2000-07-14 Kyocera Corp 積層回路基板
JP2004103608A (ja) * 2002-09-04 2004-04-02 Murata Mfg Co Ltd 積層型電子部品
JP2004235206A (ja) * 2003-01-28 2004-08-19 Kyocera Corp セラミック多層回路基板
JP2008171962A (ja) * 2007-01-11 2008-07-24 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2008135763A (ja) * 2007-12-20 2008-06-12 Seiko Epson Corp 半導体モジュール、電子機器および半導体モジュールの製造方法
JP2011249805A (ja) * 2010-05-24 2011-12-08 Lg Innotek Co Ltd 発光素子
WO2013031842A1 (ja) * 2011-09-02 2013-03-07 株式会社 村田製作所 フェライト磁器組成物、セラミック電子部品、及びセラミック電子部品の製造方法
WO2016204163A1 (ja) * 2015-06-18 2016-12-22 京セラ株式会社 電子素子実装用基板および電子装置

Also Published As

Publication number Publication date
JP7086536B2 (ja) 2022-06-20
CN109309059A (zh) 2019-02-05
CN109309059B (zh) 2022-08-19
US10468316B2 (en) 2019-11-05
US20190035701A1 (en) 2019-01-31

Similar Documents

Publication Publication Date Title
JP5823043B2 (ja) 電子素子搭載用基板、電子装置および撮像モジュール
JP7086536B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
JPWO2014115766A1 (ja) 電子素子搭載用パッケージ、電子装置および撮像モジュール
CN108461453B (zh) 电子元件安装用基板、电子装置以及电子模块
JP7011395B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
JP7072644B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP7025819B2 (ja) 撮像素子実装用基板、撮像装置および撮像モジュール
JP2023091083A (ja) 電子素子実装用基板、電子装置および電子モジュール
CN111418055A (zh) 电子元件安装用基板、电子装置以及电子模块
JP7005186B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
JP6978258B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
JP6989292B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
JP7062569B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP7210191B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
WO2020111125A1 (ja) 電子素子実装用基板、および電子装置
JP6943710B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
WO2020241775A1 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP7088749B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
WO2021020447A1 (ja) 電子素子実装用基板、電子装置、電子モジュールおよび電子素子実装用基板の製造方法
JP7433766B2 (ja) 回路基板、電子部品および電子モジュール
JP2015076584A (ja) 電子部品収納用パッケージ
JP2020136310A (ja) 回路基板、電子部品および電子モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210507

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210830

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20211027

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20211027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220608

R150 Certificate of patent or registration of utility model

Ref document number: 7086536

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150