JP7011395B2 - 電子素子実装用基板、電子装置および電子モジュール - Google Patents
電子素子実装用基板、電子装置および電子モジュール Download PDFInfo
- Publication number
- JP7011395B2 JP7011395B2 JP2017012797A JP2017012797A JP7011395B2 JP 7011395 B2 JP7011395 B2 JP 7011395B2 JP 2017012797 A JP2017012797 A JP 2017012797A JP 2017012797 A JP2017012797 A JP 2017012797A JP 7011395 B2 JP7011395 B2 JP 7011395B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic element
- layer
- wiring board
- via conductor
- electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structure Of Printed Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Led Device Packages (AREA)
Description
以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。なお、以下の説明では、電子素子実装用基板に電子素子が実装され、電子素子実装用基板の上面に蓋体が接合された構成を電子装置とする。また、電子素子実装用基板の上面側、下面側または電子装置を覆うように設けられた筐体または部材を有する構成を電子モジュールとする。電子素子実装用基板、電子装置および電子モジュールは、いずれの方向が上方若しくは下方とされてもよいが、便宜的に、直交座標系xyzを定義するとともに、z方向の正側を上方とする。
図1~図4を参照して本発明の第1の実施形態における電子装置21、および電子素子実装用基板1について説明する。本実施形態における電子装置21は、電子素子実装用基板1と電子素子10とを備えている。なお、本実施形態では図1~図3では電子装置21を示している。図4では電子モジュール31の一例を示している。
て配線基板2が矩形状あるとき、正方形であってもよいし長方形であってもよい。また例えば、配線基板2の厚みは0.2mm以上である。
るメタライズ層7の体積比率が、最上層から最下層になるに連れて大きくなっていてもよい。この場合も同様に実装領域4bと上面視で重なる位置にメタライズ層7を集中的に設けることで、上面視において実装領域4bと重なる位置、つまり上面視において電子素子10と重なる位置で放熱性を高めることが可能となる。その結果、電子素子10の発熱した熱をより効率的に放熱することが可能となる。
図1~図3に電子装置21の例を示す。電子装置21は、電子素子実装用基板1と、電子素子実装用基板1の実装領域4bに実装された電子素子10と、を備えている。
図4に、電子素子実装用基板1を用いた電子モジュール31の一例を示す。電子モジュール31は、電子装置21と電子装置21の配線基板2の上面に設けられた筐体32とを有している。なお、以下図4に示す例では説明のため撮像モジュールを例に説明する。
次に、本実施形態の電子素子実装用基板1および電子装置21の製造方法の一例について説明する。なお、下記で示す製造方法の一例は、配線基板2を多数個取り配線基板を用いた製造方法である。
とによって配線基板2を形成することができる。また、配線基板2は、例えばガラスエポキシ樹脂のように、ガラス繊維から成る基材に樹脂を含浸させたものであってもよい。この場合には、ガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって配線基板2を形成できる。
次に、本発明の第2の実施形態による電子素子実装用基板1について、図5を参照しつ
つ説明する。本実施形態における電子素子実装用基板1において、第1の実施形態の電子素子実装用基板1と異なる点は、実装領域4bに設けたビア導体6が上下の絶縁層間で連なっている部分が無い点である。
次に、本発明の第3の実施形態による電子素子実装用基板1について、図6を参照しつつ説明する。本実施形態における電子素子実装用基板1において、第1の実施形態の電子素子実装用基板1と異なる点は、配線基板2が断面視において下面側へ凸の形状になっている点である。
次に、本発明の第4の実施形態による電子素子実装用基板1について、図7を参照しつつ説明する。本実施形態における電子素子実装用基板1において、第1の実施形態の電子素子実装用基板1および電子装置21と異なる点は、電子素子10が発熱部10aを有しており、配線基板2は上面視において電子素子10の発熱部10aを中心に広がっている点である。
可能となる。
2・・・・配線基板
3・・・・電極パッド
4a・・・周辺領域
4b・・・実装領域
6・・・・ビア導体
7・・・・メタライズ層
10・・・電子素子
10a・・発熱部
12・・・蓋体
13・・・接続部材
14・・・蓋体接合材
21・・・電子装置
31・・・電子モジュール
32・・・筐体
Claims (7)
- 上面に電子素子が実装される実装領域を有するとともに、ビア導体を有する絶縁層が複数積層された配線基板を備えており、
前記配線基板は、前記絶縁層に対する前記ビア導体の体積比率が、最上層から最下層になるに連れて大きくなっており、断面視において連続する2つの前記絶縁層のそれぞれに位置した前記ビア導体同士は連なっていないことを特徴とする電子素子実装用基板。 - 上面視において、前記配線基板の上面に設けられた、前記実装領域を挟んで位置した複数の電極をさらに備えており、
前記電極に挟まれた前記実装領域と重なる位置において、前記配線基板は、前記絶縁層に対する前記ビア導体の体積比率が、最上層から最下層になるに連れて大きくなっていることを特徴とする請求項1に記載の電子素子実装用基板。 - 前記ビア導体の数は、最上層から最下層に連れて多くなっていることを特徴とする請求項1または請求項2のいずれか1つに記載の電子素子実装用基板。
- 断面視において、各層の最も外側に位置する前記ビア導体は、最上層から最下層になるに連れて外側に位置することを特徴とする請求項1~3のいずれか1つに記載の電子素子実装用基板。
- 前記ビア導体は、断面視において左右対称に並んでいることを特徴とする請求項1~4のいずれか1つに記載の電子素子実装用基板。
- 前記実装領域は、断面視において下に凸の形状になっていることを特徴とする請求項1~5のいずれか1つに記載の電子素子実装用基板。
- 請求項1~6のいずれか1つに記載の電子素子実装用基板と、
前記電子素子実装用基板の前記実装領域に実装された電子素子とを備えたことを特徴とする電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017012797A JP7011395B2 (ja) | 2017-01-27 | 2017-01-27 | 電子素子実装用基板、電子装置および電子モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017012797A JP7011395B2 (ja) | 2017-01-27 | 2017-01-27 | 電子素子実装用基板、電子装置および電子モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018121005A JP2018121005A (ja) | 2018-08-02 |
JP7011395B2 true JP7011395B2 (ja) | 2022-01-26 |
Family
ID=63044015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017012797A Active JP7011395B2 (ja) | 2017-01-27 | 2017-01-27 | 電子素子実装用基板、電子装置および電子モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7011395B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113169129B (zh) * | 2018-11-28 | 2024-06-04 | 京瓷株式会社 | 电子元件安装用基板以及电子装置 |
JP7162725B2 (ja) | 2019-03-20 | 2022-10-28 | 三菱電機株式会社 | 半導体装置 |
JP7240953B2 (ja) * | 2019-05-20 | 2023-03-16 | 日本シイエムケイ株式会社 | 金属ベース基板 |
JP7236930B2 (ja) * | 2019-05-23 | 2023-03-10 | 三菱電機株式会社 | 放熱装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001077540A (ja) | 1999-09-06 | 2001-03-23 | Toshiba Corp | セラミック基板 |
JP2006005071A (ja) | 2004-06-16 | 2006-01-05 | Matsushita Electric Ind Co Ltd | 半導体装置用パッケージおよび半導体装置ならびに半導体装置用パッケージの製造方法 |
JP2012018948A (ja) | 2010-07-06 | 2012-01-26 | Asahi Glass Co Ltd | 素子用基板、発光装置及び素子用基板の製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3259420B2 (ja) * | 1993-03-05 | 2002-02-25 | ソニー株式会社 | フリップチップの接続構造 |
JP3266505B2 (ja) * | 1996-05-20 | 2002-03-18 | 京セラ株式会社 | 多層回路基板 |
-
2017
- 2017-01-27 JP JP2017012797A patent/JP7011395B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001077540A (ja) | 1999-09-06 | 2001-03-23 | Toshiba Corp | セラミック基板 |
JP2006005071A (ja) | 2004-06-16 | 2006-01-05 | Matsushita Electric Ind Co Ltd | 半導体装置用パッケージおよび半導体装置ならびに半導体装置用パッケージの製造方法 |
JP2012018948A (ja) | 2010-07-06 | 2012-01-26 | Asahi Glass Co Ltd | 素子用基板、発光装置及び素子用基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2018121005A (ja) | 2018-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6732932B2 (ja) | 撮像素子実装用基体、撮像装置および撮像モジュール | |
JP7011395B2 (ja) | 電子素子実装用基板、電子装置および電子モジュール | |
JP7025819B2 (ja) | 撮像素子実装用基板、撮像装置および撮像モジュール | |
JP7072644B2 (ja) | 電子素子実装用基板、電子装置、および電子モジュール | |
CN107851616B (zh) | 布线基板以及电子装置 | |
JP7569885B2 (ja) | 電子素子実装用基板、電子装置および電子モジュール | |
JP2019029401A (ja) | 電子素子実装用基板、電子装置および電子モジュール | |
JP6974499B2 (ja) | 電子素子実装用基板、電子装置および電子モジュール | |
JP6760796B2 (ja) | 電子素子実装用基板、電子装置および電子モジュール | |
CN108735706B (zh) | 电子元件安装用基板、电子装置以及电子模块 | |
JP2011249526A (ja) | 多数個取り配線基板 | |
JP2019009375A (ja) | 電子素子実装用基板、電子装置および電子モジュール | |
JP6849425B2 (ja) | 電子装置および電子モジュール | |
JP7088749B2 (ja) | 電子素子実装用基板、電子装置、および電子モジュール | |
JP7210191B2 (ja) | 電子素子実装用基板、電子装置、および電子モジュール | |
JP6989292B2 (ja) | 電子素子実装用基板、電子装置および電子モジュール | |
JPWO2020111125A1 (ja) | 電子素子実装用基板、および電子装置 | |
WO2020241775A1 (ja) | 電子素子実装用基板、電子装置、および電子モジュール | |
WO2020158808A1 (ja) | 電子部品実装用基体および電子装置 | |
JP6943710B2 (ja) | 電子素子実装用基板、電子装置および電子モジュール | |
JP2019054074A (ja) | 電子素子実装用基板、電子装置および電子モジュール | |
JP6258768B2 (ja) | 配線基板および電子装置 | |
JP2021158322A (ja) | 実装基板、電子装置、および電子モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201006 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210601 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210709 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20210830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220114 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7011395 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |