JP3259420B2 - フリップチップの接続構造 - Google Patents

フリップチップの接続構造

Info

Publication number
JP3259420B2
JP3259420B2 JP07095893A JP7095893A JP3259420B2 JP 3259420 B2 JP3259420 B2 JP 3259420B2 JP 07095893 A JP07095893 A JP 07095893A JP 7095893 A JP7095893 A JP 7095893A JP 3259420 B2 JP3259420 B2 JP 3259420B2
Authority
JP
Japan
Prior art keywords
substrate
flip chip
heat
heat conduction
connection structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07095893A
Other languages
English (en)
Other versions
JPH06260532A (ja
Inventor
夏也 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP07095893A priority Critical patent/JP3259420B2/ja
Publication of JPH06260532A publication Critical patent/JPH06260532A/ja
Application granted granted Critical
Publication of JP3259420B2 publication Critical patent/JP3259420B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、所定の配線パターンが
形成された基板と、配線パターンと接続するためのバン
プが形成されたフリップチップとの接続構造に関するも
のである。
【０００２】
【従来の技術】半導体装置をプリント配線板上に実装す
るには、半導体装置から延出するリードをプリント配線
板のスルーホールに挿入したり、リードとプリント配線
板上に形成された配線パターンとを面接触させ、それぞ
れはんだ付け等により固定している。また、薄型化に対
応するために、ベア状の半導体素子にバンプが形成され
たフリップチップを基板の表面に実装することも行われ
ている。
【０００３】ここで、従来のフリップチップと基板との
接続構造を図５の概略断面図に基づいて説明する。すな
わち、この接続構造は、ベア状の半導体素子１０にはん
だ等のバンプ１１が形成されたフリップチップ１を、所
定の配線パターン２１が形成された基板２の表面に実装
するものであり、バンプ１１と配線パターン２１とを接
触させた状態でリフロー等によりバンプ１１を溶融させ
て接続が成されている。また、フリップチップ１と基板
２との間には、半導体素子１０やバンプ１１の接続部分
等の保護のための樹脂４が塗布されている。
【０００４】
【発明が解決しようとする課題】このようなフリップチ
ップの接続構造において、半導体素子から発生する熱は
主として半導体素子の上面から外部に放出されることに
なるが、半導体素子の大規模化にともない、ここからの
放熱だけでは不十分となる。すなわち、半導体素子の発
熱量が増えると、外部に放出しきれない熱がフリップチ
ップと基板との間の樹脂に蓄積されてしまい、温度上昇
による半導体素子の特性劣化を招くことになる。そこ
で、半導体素子の上面に放熱板を設けて放熱効果を高め
ることも考えられるが、放熱板を取り付けることで全体
の厚さが増してしまい、薄型化という目的に対して相反
することになる。よって、本発明は薄型化を損なうこと
なく放熱効果の高いフリップチップの接続構造を提供す
ることを目的とする。
【０００５】
【課題を解決するための手段】本発明は、このような課
題を解決するために成されたフリップチップの接続構造
である。すなわち、この接続構造は、配線パターンが設
けられた基板にバンプを介してフリップチップを接続す
るものであり、フリップチップと基板の表面との間にの
み封止材が充填されており、フリップチップの位置に対
応する基板に貫通した穴を設け、この穴に金属を充填し
て熱伝導部材とし、この熱伝導部材の一端側をフリップ
チップと接触させ、他端側がを基板の裏面側に露出させ
て放熱面としたものである。しかも、フリップチップが
接続されていない基板の裏面側に放熱用パターンを設
け、この放熱用パターンと熱伝導部材とを接続された構
造でもある。
【０００６】また、フリップチップと基板の表面との間
にのみ封止材を充填し、基板に設けた貫通孔に金属を充
填して熱伝導路を形成し、基板の裏面側にこの熱伝導路
と接触する放熱用パターンを設け、さらにフリップチッ
プには、熱伝導路と接続するための熱伝導用バンプを設
けた接続構造である。また、このフリップチップが接続
される基板の表面に、熱伝導路と接続されるパッドを設
け、このパッドを介して熱伝導路と熱伝導用バンプとを
接続する構造でもある。
【０００７】
【作用】フリップチップの配置位置に対応する基板に
は、穴に金属が充填された熱伝導部材が設けられ、その
一端側がフリップチップに接触し、また他端側が基板の
裏面側に露出して放熱面となっているため、フリップチ
ップから発生した熱がこの熱伝導部材に伝わり、基板の
裏面側から外部に放出されることになる。すなわち、フ
リップチップを構成する半導体素子の上面側と下面側と
から放熱できることになる。しかも、フリップチップが
接続されていない基板の裏面に放熱用パターンを設け、
熱伝導部材と接続することでより放熱効果が高まること
になる。
【０００８】また、基板の貫通孔に金属を充填して設け
た熱伝導路と、フリップチップが接続されない基板の裏
面に設けた放熱用パターンとを接触させ、この熱伝導路
とフリップチップに設けた熱伝導用バンプとを接続する
ことで、半導体素子下面の所望の位置から熱を放出でき
ることになる。さらに、フリップチップの熱伝導用バン
プと基板の熱伝導路とをパッドを介して接続すること
で、熱伝導用バンプの高さを他のバンプとほぼ等しくで
きるため、容易で確実な接続ができるようになる。
【０００９】
【実施例】以下に、本発明のフリップチップの接続構造
の実施例を図に基づいて説明する。図１は、本発明のフ
リップチップの接続構造を説明する概略断面図である。
すなわち、この接続構造は、配線パターン２１が設けら
れた基板２の表面に所定高さのバンプ１１を介してフリ
ップチップ１を接続するものであり、例えば、半導体素
子１０に設けられたはんだ等のバンプ１１と基板２表面
の配線パターン２１とをリフロー等により接続して、フ
リップチップ１を電気的、および機械的に接続してい
る。
【００１０】このフリップチップ１が配置される基板２
には穴３１が設けられており、この穴３１に銅やアルミ
等から成る金属３２が充填されて成る熱伝導部材３が配
置されている。しかも、この熱伝導部材３の一端側がフ
リップチップ１を構成する半導体素子１０の下面に接触
し、他端側が基板２の裏面側に露出して放熱面３ａとな
っている。このため、半導体素子１０から発生した熱
は、半導体素子１０の上面から放出されるとともに、図
中矢印のように半導体素子１０の下面から熱伝導部材３
に伝わり、基板２の裏面側の放熱面３ａから外部に放出
されることになる。
【００１１】基板２に熱伝導部材３を形成するには、先
ず、接続されるフリップチップ１の下方の基板２に穴３
１を開け、この穴３１に金属３２を金属板挿入やめっき
等により充填する。そして、この金属３２を基板２の表
面からわずかに突出させる。すなわち、接続するフリッ
プチップ１の半導体素子１０と基板２の表面との隙間に
応じた高さだけ突出させる。このような基板２にフリッ
プチップ１を接続するには、先ず、基板２表面の所定位
置にフリップチップ１を位置合わせし、フリップチップ
１のバンプ１１と基板２の配線パターン２１とを接触さ
せる。この状態で、熱圧着やリフロー等を用いてバンプ
１１と配線パターン２１とを接合するとともに、半導体
素子１０の下面と熱伝導部材３とを接触させて熱的接続
を行う。また、必要に応じて半導体素子１０と基板２と
の間に封止材４を充填し、半導体素子１０やバンプ１１
の接続部分等を保護する。
【００１２】また、図２の概略断面図に示す接続構造
は、基板２の裏面側に放熱用パターン５を形成して、熱
伝導部材３と接続したものである。すなわち、フリップ
チップ１と基板２とをバンプ１１を介して接続した状態
で半導体素子１０の下面と熱伝導部材３とが接触してお
り、基板２の裏面側に広く形成された放熱用パターン５
と熱伝導部材３とが接続している。放熱用パターン５
は、配線パターン２１と同様に形成されるものであり、
基板２の裏面に沿って延出されている。このため、半導
体素子１０から発生した熱は、図中矢印に示すように半
導体素子１０の下面から熱伝導部材３を介して放熱用パ
ターン５に伝わり、効率良く外部に放出されることにな
る。
【００１３】次に、図３、図４に基づいて、他のフリッ
プチップの接続構造を説明する。なお、図３、図４に示
す接続構造は図１、図２に示す接続構造のバンプ１１部
分を拡大したもので、いずれにおいてもフリップチップ
１と基板２の表面との間にのみ封止材４（図１、図２参
照）が充填されているものとする。先ず、図３の部分断
面図に示す接続構造は、フリップチップ１の位置に対応
する基板２に貫通孔２２ａが設けられ、この貫通孔２２
ａ内に金属３２が充填されて成る熱伝導路２２が形成さ
れている。熱伝導路２２は、フリップチップ１の下方の
所望の位置に配置されており、フリップチップ１の設計
パターンに応じて設ければよく、また複数箇所に設けて
もよい。しかも、この熱伝導路２２は基板２の裏面側に
設けられた放熱用パターン５と接続されている。
【００１４】この基板２に接続するフリップチップ１に
は配線パターン２１と接続するためのバンプ１１の他
に、熱伝導路２２と接続するための熱伝導用バンプ１２
が設けられている。つまり、熱伝導路２２に対応する位
置のフリップチップ１に熱伝導用バンプ１２が設けられ
ており、接続用のバンプ１１を配線パターン２１に接続
すると同時に、この熱伝導用バンプ１２と熱伝導路２２
とを接続する。
【００１５】これにより、半導体素子１０から発生した
熱は、熱伝導用バンプ１２を介して熱伝導路２２に伝わ
り、熱伝導路２２と接続する放熱用パターン５から外部
に放出されることになる。熱伝導路２２は細長状のもの
で形成が容易であり、フリップチップ１のうち特に放熱
を要する部分に設けることができる。
【００１６】また、図４に示す接続構造では、基板２の
表面に熱伝導路２２と接続されるパッド２３が形成され
ており、このパッド２３を介して熱伝導路２２と熱伝導
用バンプ１２とが接続されるものである。すなわち、こ
のパッド２３を配線パターン２１と同様に形成すること
で、配線パターン２１とパッド２３との高さがほぼ等し
くなる。このため、バンプ１１による配線パターン２１
との接続高さと、熱伝導用バンプ１２によるパッド２３
との接続高さとを揃えることができ、フリップチップ１
の接続と基板２との接続、およびフリップチップ１と熱
伝導路２２との熱的接続を容易に行える。
【００１７】また、パッド２３を介して熱伝導路２２と
熱伝導用バンプ１２とを接続しているため、熱伝導用バ
ンプ１２との確実な熱的接続が得られることになる。こ
れにより、半導体素子１０から発生した熱は、半導体素
子１０の上面から放出されるとともに、半導体素子１０
の下面の熱伝導用バンプ１２、パッド２３、および熱伝
導路２２を介して放熱用パターン５から外部に放出され
る。
【００１８】なお、いずれの接続構造においても、フリ
ップチップ１のバンプ１１と基板２の配線パターン２１
とをリフロー等により接続することで、同時に熱伝導用
バンプ１２と熱伝導路２２とを熱的接続できる。これに
より、半導体素子１０の上面からの放熱の他、半導体素
子１０の下面からも熱を伝えて外部に放出できるように
なる。
【００１９】
【発明の効果】以上説明したように、本発明のフリップ
チップの接続構造によれば次のような効果がある。すな
わち、半導体素子の下面に熱伝導部材や熱伝導路を接触
させ、基板の裏面からも熱を放出できるため、半導体素
子の全体的な放熱効果を高めることが可能となる。この
ため、発熱量の多い半導体素子を用いた場合であって
も、半導体素子の上面に放熱板等を設けなくても効率良
く放熱を行えるとともに、フリップチップの接続構造に
おける薄型化を達成できることになる。
【図面の簡単な説明】
【図１】本発明のフリップチップの接続構造を説明する
概略断面図である。
【図２】他の例を説明する概略断面図である。
【図３】他の接続構造を説明する部分断面図（その１）
である。
【図４】他の接続構造を説明する部分断面図（その２）
である。
【図５】従来例を説明する概略断面図である。
【符号の説明】
１ フリップチップ ２ 基板 ３ 熱伝導部材 ３ａ 放熱面 ４ 封止材 ５ 放熱用パターン １０ 半導体素子 １２ 熱伝導用バンプ １１ バンプ ２１ 配線パターン ２２ 熱伝導路２２ａ 貫通孔 ２３ パッド ３１ 穴 ３２ 金属
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/29 H01L 23/12 H01L 21/60

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 配線パターンが設けられた基板の表面に
    バンプを介してフリップチップを接続する構造におい
    て、前記フリップチップと前記基板の表面との間にのみ封止
    材が充填されており、 前記フリップチップの位置に対応
    する前記基板には貫通した穴が設けられ、前記穴に金属
    が充填されて成る熱伝導部材が設けられ、 前記熱伝導部材の一端側が該フリップチップと接触し、
    かつ、他端側が放熱面として前記基板の裏面側に露出し
    ていることを特徴とするフリップチップの接続構造。
  2. 【請求項２】 前記基板の裏面側には放熱用パターンが
    設けられており、 前記放熱用パターンと前記熱伝導部材の放熱面とが接続
    されていることを特徴とする請求項１記載のフリップチ
    ップの接続構造。
  3. 【請求項３】 表面に配線パターンが設けられた基板
    と、 前記配線パターンと接続するためのバンプが形成された
    フリップチップとを接続する構造であって、前記フリップチップと前記基板の表面との間にのみ充填
    される封止材と、 前記フリップチップの位置に対応する前記基板に設けた
    貫通孔に金属が充填されてなる熱伝導路と、 前記基板の裏面側で前記熱伝導路と熱的に接続される放
    熱用パターンとが設けられ、 前記フリップチップには、前記熱伝導路と接続するため
    の熱伝導用バンプが設けられていることを特徴とするフ
    リップチップの接続構造。
  4. 【請求項４】 前記基板の表面には、前記熱伝導路に接
    続されるパッドが設けられており、 前記パッドを介して前記熱伝導路と前記熱伝導用バンプ
    とが接続されていることを特徴とする請求項３記載のフ
    リップチップの接続構造。
JP07095893A 1993-03-05 1993-03-05 フリップチップの接続構造 Expired - Fee Related JP3259420B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07095893A JP3259420B2 (ja) 1993-03-05 1993-03-05 フリップチップの接続構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07095893A JP3259420B2 (ja) 1993-03-05 1993-03-05 フリップチップの接続構造

Publications (2)

Publication Number Publication Date
JPH06260532A JPH06260532A (ja) 1994-09-16
JP3259420B2 true JP3259420B2 (ja) 2002-02-25

Family

ID=13446546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07095893A Expired - Fee Related JP3259420B2 (ja) 1993-03-05 1993-03-05 フリップチップの接続構造

Country Status (1)

Country Link
JP (1) JP3259420B2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
KR100583494B1 (ko) 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
JP5025481B2 (ja) * 2004-10-14 2012-09-12 アギア システムズ インコーポレーテッド 熱エネルギー放散を改善したプリント回路板組立体
US7554193B2 (en) 2005-08-16 2009-06-30 Renesas Technology Corp. Semiconductor device
KR100737162B1 (ko) * 2006-08-11 2007-07-06 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
JP2008270511A (ja) * 2007-04-20 2008-11-06 Denso Corp 電子装置
JP2009076634A (ja) * 2007-09-20 2009-04-09 Kinsus Interconnect Technology Corp 熱伝導設計を具えた両面フレキシブル基板
JP5223047B2 (ja) * 2008-02-22 2013-06-26 独立行政法人産業技術総合研究所 光モジュール
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8866278B1 (en) 2011-10-10 2014-10-21 Amkor Technology, Inc. Semiconductor device with increased I/O configuration
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
JP7011395B2 (ja) * 2017-01-27 2022-01-26 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール

Also Published As

Publication number Publication date
JPH06260532A (ja) 1994-09-16

Similar Documents

Publication Publication Date Title
JP3259420B2 (ja) フリップチップの接続構造
US6657311B1 (en) Heat dissipating flip-chip ball grid array
US6188578B1 (en) Integrated circuit package with multiple heat dissipation paths
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
EP0729180B1 (en) Packaging multi-chip modules without wirebond interconnection
KR100231589B1 (ko) 반도체장치 및 그 실장구조
TWI529878B (zh) 集成電路封裝件及其裝配方法
TWI235469B (en) Thermally enhanced semiconductor package with EMI shielding
US6262489B1 (en) Flip chip with backside electrical contact and assembly and method therefor
JP2881575B2 (ja) ヒートシンク付着ボールグリッドアレイ半導体パッケージ
JP3196762B2 (ja) 半導体チップ冷却構造
JPH0917919A (ja) 半導体装置
US20020189853A1 (en) BGA substrate with direct heat dissipating structure
JP2001110926A (ja) フリップチップパッケージ
JP3228339B2 (ja) 半導体装置およびその製造方法
JPH11312769A (ja) デバイス放熱用のヒートシンクアセンブリ
US6396699B1 (en) Heat sink with chip die EMC ground interconnect
JP2001267699A (ja) Ｃｔｅが一致した印刷配線板上のチップスケールパッケージング
JP2002319781A (ja) 電子部品実装モジュール
JP4193702B2 (ja) 半導体パッケージの実装構造
JP3959839B2 (ja) 半導体装置の製造方法
JP2907187B2 (ja) ベアチップ実装方法および半導体集積回路装置
JP3117688B2 (ja) 表面実装用の半導体パッケージ
JP2000315747A (ja) 半導体パッケージ
JP3965867B2 (ja) 半導体パッケージ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071214

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081214

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091214

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees