JP6849425B2 - 電子装置および電子モジュール - Google Patents
電子装置および電子モジュール Download PDFInfo
- Publication number
- JP6849425B2 JP6849425B2 JP2016249296A JP2016249296A JP6849425B2 JP 6849425 B2 JP6849425 B2 JP 6849425B2 JP 2016249296 A JP2016249296 A JP 2016249296A JP 2016249296 A JP2016249296 A JP 2016249296A JP 6849425 B2 JP6849425 B2 JP 6849425B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electronic element
- electronic
- electronic device
- convex portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Die Bonding (AREA)
Description
本発明の1つの態様に係る電子装置は、上面に複数の凸部を有するとともに、電子素子が実装される基板と、前記第凸部の上面に固定された電子素子とを備えており、断面視において、前記複数の凸部は、前記電子素子の外縁よりも内側に位置しており、断面視において、前記凸部よりも外側に位置する前記電子素子の下面と前記基板の上面とは間が空いており、前記基板の前記凸部にビア導体が設けられており、平面視において、前記電子素子と重なる位置に設けられた、前記ビア導体よりも外径の小さいサーマルビアをさらに備えていることを特徴としている。
以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。なお、以下の説明では、基板に電子素子が実装された構成を電子装置とする。電子装置は、いずれの方向が上方若しくは下方とされてもよいが、便宜的に、直交座標系xyzを定義するとともに、z方向の正側を上方とする。
図1〜図3を参照して本発明の第1の実施形態における電子装置21、および電子モジュール31について説明する。なお、基板2の内部に設けられたビア導体6は、上面図および断面図においてはドットで示している。
す例の様に凸部6aは上面がなだらかな弧を描いていることで、電子素子10を実装する工程において、凸部6aからの応力で電子素子10に傷がつくことを低減させることが可能となる。図2および図3に示す例の様に、凸部6aは上面が平らであることで、電子素子10と基板2とが平面で接する面積を大きくすることが可能となる。よって、電子素子10をより安定して実装することが可能となる。
板2が矩形状あるとき、正方形であってもよいし長方形であってもよい。また例えば、基板2の厚みは0.2mm以上である。
S(Complementary Metal Oxide Semiconductor)型等の撮像素子、LED(Light emitting Diode)等の発光素子または集積回路等が用いられる。なお、電子素子10は、接着材を介して、基板2の凸部6aの上面に配置されていてもよい。この接着材は、例えば、銀エポキシまたは熱硬化性樹脂等が使用される。
クラックが発生する場合があった。特に、電子素子10の外縁は中心付近と比較して、衝撃によりクラックおよび欠け等が生じやすい。これにより、電子装置21を作製するにあたっての歩留まりが低下すること、および電子素子10の欠陥により電子装置21が作動しないまたは誤動作をする場合がある。
られた、複数のビア導体6が設けられていてもよい。基板2の凸部6aは図1に示す例の様に基体2のみで構成されていることで、複数の凸部6a同士の高さ位置を揃えやすくすることが可能となる。ここで基板2の凸部6aが基体2のみで構成されているとは、例えば基板2を下面側から押圧する、絶縁材料からなるペーストを凸部6aとなる箇所に1回〜複数回印刷する、または凸部6aとなる箇所に絶縁層を設けることで構成される。図2〜図3に示す例の様に、基板2の凸部6aには、基板2の上面から基板2の厚み方向に設けられた、複数のビア導体6が設けられていることで、電子素子10を凸部6aの上面で実装する際に、実装時の加圧により凸部6aが変形しづらいものとなる。このため、より安定して実装することが可能となる。また、電子素子10の実装の応力により凸部6aが厚み方向に変形しづらいことによって、電子素子10を実装する際、電子素子10の傾きをより低減させることが可能となる。
図3に、電子装置21を用いた電子モジュール31を示す。電子モジュール31は、電子装置21の基板2の上面に設けられた筐体32とを有している。なお、以下図3に示す例では説明のため撮像モジュールを例に説明する。
次に、本実施形態の基板2および電子装置21の製造方法の一例について説明する。なお、下記で示す製造方法の一例は、基板2を多数個取り配線基板を用いた製造方法である。また、下記で示す製造方法の一例は、凸部6aにビア導体6を有している場合の製造方法である。
次に、本発明の第2の実施形態による電子装置21について、図4〜図6を参照しつつ説明する。本実施形態における電子装置21において、第1の実施形態の電子装置21と異なる点は、凸部6aの位置が異なる点、接合材9を基板2と電子素子10との間に設けている点である。
たはクラックが発生することを低減させることが可能となる。また、これにより、電子装置21を作製するにあたっての歩留まりが低下すること、および電子素子10の欠陥により電子装置21が作動しないまたは誤動作をすることを低減させることが可能となる。
次に、本発明の第3の実施形態による電子装置21について、図7〜図8を参照しつつ説明する。本実施形態における電子装置21において、第1の実施形態の電子装置21と異なる点は、凸部6aの位置が異なる点、サーマルビア7を有している点、中央部にも凸部6aを有している点である。
第1実施形態において貫通導体および凸部6aまたはビア導体6を形成する工程において、サーマルビア7または電子素子10の中央部に位置する凸部6aを設けることで作製することが可能となる。
次に、本発明の第4の実施形態による電子装置21について、図9を参照しつつ説明する。本実施形態における基板2において、第1の実施形態の基板2と異なる点は、凸部6aに設けられたビア導体6の上面に電極パッド5を設けている点である。
次に、本発明の第5の実施形態による電子装置21について、図10を参照しつつ説明する。本実施形態における基板2において、第1の実施形態の基板2と異なる点は、周辺領域4aと実装領域4bとの表面に導体層8を設けている点である。
としても、導体層8で電子素子10の外縁にかかる衝撃を吸収する事が可能となる。よって電子素子10にクラックまたは割れが発生する可能性を低減させることが可能となる。
2・・・・基板
3・・・・パッド
4a・・・周辺領域
4b・・・実装領域
5・・・・電極パッド
6・・・・ビア導体
6a・・・凸部
7・・・・サーマルビア
8・・・・導体層
9・・・・接合材
10・・・電子素子
12・・・蓋体
13・・・接続部材
14・・・蓋体接合材
21・・・電子装置
31・・・電子モジュール
32・・・筐体
Claims (11)
- 上面に複数の凸部を有するとともに、電子素子が実装される基板と、
前記凸部の上面に固定された電子素子とを備えており、
前記複数の凸部は、断面視において、前記電子素子の外縁よりも内側に位置しており、断面視において、前記凸部よりも外側に位置する前記電子素子の下面と前記基板の上面とは間が空いており、
前記基板の前記凸部にビア導体が設けられていることを特徴とする電子装置。 - 上面に複数の凸部を有するとともに、電子素子が実装される基板と、
前記凸部の上面に固定された電子素子とを備えており、
前記複数の凸部は、断面視において、前記電子素子の外縁よりも内側に位置しており、断面視において、前記凸部よりも外側に位置する前記電子素子の下面と前記基板の上面とは間が空いており、
前記基板の前記凸部にビア導体が設けられており、
平面視において、前記電子素子と重なる位置に設けられた、前記ビア導体よりも外径の小さいサーマルビアをさらに備えていることを特徴とする電子装置。 - 前記電子素子の下面と、前記基板の上面とは間が空いていることを特徴とする請求項1または請求項2に記載の電子装置。
- 前記電子素子は矩形状であり、
断面視において、前記電子素子の角部は、前記基板の上面と間が空いていることを特徴とする請求項1〜3のいずれか1つに記載の電子装置。 - 平面視において、前記複数の凸部は、前記電子素子の中心を囲んで矩形状に等間隔に並んでいることを特徴とする請求項1〜4のいずれか1つに記載の電子装置。
- 前記ビア導体は、前記基板の上面から前記基板の厚み方向に前記基板の下面まで貫通して設けられていることを特徴とする請求項1〜5のいずれか1つに記載の電子装置。
- 前記基板の下面は、平坦面であることを特徴とする請求項1〜6のいずれか1つに記載の電子装置。
- 前記ビア導体の上面に設けられた、前記ビア導体と電気的に接続される電極パッドをさ
らに備えていることを特徴とする請求項1〜7のいずれか1つに記載の電子装置。 - 前記基板の上面と、前記電子素子との間には、接合材が設けられていることを特徴とする請求項1〜8のいずれか1つに記載の電子装置。
- 断面視において、前記凸部の内側に位置した、前記電子素子の下面と前記基板の上面との間に設けられた、導体層をさらに備えていることを特徴とする請求項1〜9のいずれか1つに記載の電子装置。
- 請求項1〜10のいずれか1つに記載の電子装置と、
前記電子装置の上面に設けられた筐体とを備えていることを特徴とする電子モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016249296A JP6849425B2 (ja) | 2016-12-22 | 2016-12-22 | 電子装置および電子モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016249296A JP6849425B2 (ja) | 2016-12-22 | 2016-12-22 | 電子装置および電子モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018107181A JP2018107181A (ja) | 2018-07-05 |
JP6849425B2 true JP6849425B2 (ja) | 2021-03-24 |
Family
ID=62787523
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016249296A Active JP6849425B2 (ja) | 2016-12-22 | 2016-12-22 | 電子装置および電子モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6849425B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116830259A (zh) * | 2021-01-29 | 2023-09-29 | 京瓷株式会社 | 电子元件安装用基板 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62140742U (ja) * | 1986-02-27 | 1987-09-05 | ||
US6166333A (en) * | 1998-01-14 | 2000-12-26 | Packard Hughes Interconnect Company | Bumps with plural under-bump dielectric layers |
JPH11284109A (ja) * | 1998-03-26 | 1999-10-15 | Sumitomo Metal Electronics Devices Inc | 電子部品用セラミックパッケージ |
JP2006005071A (ja) * | 2004-06-16 | 2006-01-05 | Matsushita Electric Ind Co Ltd | 半導体装置用パッケージおよび半導体装置ならびに半導体装置用パッケージの製造方法 |
JP4427467B2 (ja) * | 2005-02-21 | 2010-03-10 | 京セラ株式会社 | 配線基板およびそれを用いた電気素子モジュール |
JP4203501B2 (ja) * | 2005-09-30 | 2009-01-07 | 京セラ株式会社 | 半導体装置 |
JP2008181908A (ja) * | 2007-01-23 | 2008-08-07 | Rohm Co Ltd | 半導体装置及び半導体装置用リードフレーム |
JP2009176824A (ja) * | 2008-01-22 | 2009-08-06 | Kyocera Chemical Corp | モジュール基板、及びカメラモジュール |
-
2016
- 2016-12-22 JP JP2016249296A patent/JP6849425B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018107181A (ja) | 2018-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6732932B2 (ja) | 撮像素子実装用基体、撮像装置および撮像モジュール | |
WO2015163192A1 (ja) | 電子素子実装用基板および電子装置 | |
JP7072644B2 (ja) | 電子素子実装用基板、電子装置、および電子モジュール | |
JP6483854B2 (ja) | 電子素子実装用基板および電子装置 | |
CN107851616B (zh) | 布线基板以及电子装置 | |
JP6760796B2 (ja) | 電子素子実装用基板、電子装置および電子モジュール | |
WO2019082923A1 (ja) | 撮像素子実装用基板、撮像装置および撮像モジュール | |
JP6962746B2 (ja) | 撮像素子実装用基板、撮像装置および撮像モジュール | |
US20200402873A1 (en) | Electronic device mounting board, electronic package, and electronic module | |
JP7011395B2 (ja) | 電子素子実装用基板、電子装置および電子モジュール | |
JP2023091083A (ja) | 電子素子実装用基板、電子装置および電子モジュール | |
JP6892252B2 (ja) | 電子素子実装用基板および電子装置 | |
JP6849425B2 (ja) | 電子装置および電子モジュール | |
CN108735706B (zh) | 电子元件安装用基板、电子装置以及电子模块 | |
JP7005186B2 (ja) | 電子素子実装用基板、電子装置および電子モジュール | |
WO2020203824A1 (ja) | 電子素子実装用基板、および、電子装置 | |
US10879184B2 (en) | Electronic device mounting board, electronic package, and electronic module | |
JP6989292B2 (ja) | 電子素子実装用基板、電子装置および電子モジュール | |
JPWO2020111125A1 (ja) | 電子素子実装用基板、および電子装置 | |
JP2016122978A (ja) | 電子素子実装用基板および電子装置 | |
JP4404684B2 (ja) | 配線基板 | |
JP6943710B2 (ja) | 電子素子実装用基板、電子装置および電子モジュール | |
WO2020241775A1 (ja) | 電子素子実装用基板、電子装置、および電子モジュール | |
JP2021158322A (ja) | 実装基板、電子装置、および電子モジュール | |
JP6693754B2 (ja) | 撮像素子実装用基板および撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190819 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200818 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210304 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6849425 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |