JP6892252B2 - 電子素子実装用基板および電子装置 - Google Patents

Description

本発明は、電子素子、例えばＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子、ＬＥＤ（Light Emitting Diode）等の発光素子又は集積回路等が実装される電子素子実装用基板および電子装置に関するものである。

従来より、絶縁層からなる絶縁基板を有する電子素子実装用基板が知られている。また、このような電子素子実装用基板は電子素子が実装された電子装置が知られている（特許文献１参照）。

特開２０１２−１９５６１７号公報

特許文献１に開示された技術では、電子素子実装用基板とその上面に設けられる蓋体とは熱膨張率が異なる。このため、蓋体を接合する工程において熱等が加わる際に、電子素子実装用基板と蓋体との熱膨張による変形に差が生じ、電子素子実装用基板と蓋体との間に剥がれが生じる場合がある。特に、近年の電子素子実装用基板は小型化の要求に伴い、電子素子実装用基板と蓋体との接合面積が小さくなってきており、より剥がれが生じやすくなる場合があった。このとき、電子部品と蓋体との間に剥がれが生じると電子装置の気密性が低下し、塵等のダスト、または水分が混入する場合があった。

本発明の１つの態様に係る電子素子実装用基板は、上面に電子素子が実装される実装領域と、前記実装領域を取り囲む周辺領域とを有するセラミック材料から成る基板と、前記基板の前記周辺領域の上面に設けられた、接合材が接合されるとともに、前記基板よりも気孔率の高いセラミック材料から成るセラミック層と、を備えており、前記セラミック層は、前記基板の上面が露出した、複数の貫通孔が設けられており、前記セラミック層の外縁は、上面視において前記基板の外縁よりも内側に位置している。
また、本発明の１つの態様に係る電子素子実装用基板は、上面に電子素子が実装される実装領域と、前記実装領域を取り囲む周辺領域とを有するセラミック材料から成る基板と、前記基板の前記周辺領域の上面に設けられた、前記基板よりも気孔率の高いセラミック材料から成るセラミック層と、前記セラミック層の上面に位置した接合材と、前記接合材の上面に設けられた、絶縁層と、前記絶縁層の上面に設けられた、第２のセラミック層と、を備えており、前記セラミック層は、前記基板の上面が露出した、複数の貫通孔が設けられており、前記第２のセラミック層は、前記絶縁層よりも気孔率が高い。

本発明の１つの態様に係る電子装置は、前記実装領域に実装された電子素子と、前記電子素子を覆うとともに、前記電子素子実装用基板の上面に接合された蓋体とを備えている。

本発明の１つの態様に係る電子素子実装用基板は、上記のような構成により、電子素子実装用基板と蓋体等との間のアンカー効果を向上させることが可能となる。これにより、接合強度を向上させることが可能となる。また、上述した電子素子実装用基板を備えていることによって、塵または水分の混入による誤作動を低減することが可能な電子装置を提供することが可能となる。

図１（ａ）は本発明の第１の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ線に対応する縦断面図である。 図２（ａ）は本発明の第１の実施形態のその他の態様に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図２（ｂ）は図２（ａ）のＤ−Ｄ線に対応する縦断面図である。 図３は本発明の第１の実施形態に係る電子素子実装用基板および電子装置の要部Ｂの拡大図を示す上面図である。 図４（ａ）および図４（ｂ）は本発明の第１の実施形態に係る電子素子実装用基板および電子装置の要部Ｂの変更例の拡大図である。 図５（ａ）および図５（ｂ）は本発明の第１の実施形態に係る電子素子実装用基板および電子装置の要部Ｂの変更例の拡大図である。 図６（ａ）、図６（ｂ）および図６（ｃ）は本発明の第１の実施形態に係る電子素子実装用基板の要部Ｃの拡大図の一例である。 図７（ａ）は本発明の第２の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図７（ｂ）は図７（ａ）のＥ−Ｅ線に対応する縦断面図である。 図８（ａ）は本発明の第３の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図８（ｂ）は図８（ａ）のＦ−Ｆ線に対応する縦断面図である。 図９（ａ）は本発明の第４の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、図９（ｂ）は図９（ａ）のＧ−Ｇ線に対応する縦断面図である。

＜電子素子実装用基板および電子装置の構成＞
以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。なお、以下の説明では、電子素子実装用基板に電子素子が実装され、電子素子実装用基板の上面に蓋体が接合された構成を電子装置とする。電子素子実装用基板および電子装置は、いずれの方向が上方若しくは下方とされてもよいが、便宜的に、直交座標系ｘｙｚを定義するとともに、ｚ方向の正側を上方とする。

（第１の実施形態）
図１〜図６を参照して本発明の第１の実施形態における電子装置２１、および電子素子実装用基板１について説明する。なお、基板２の上面に設けられたセラミック層５は、上面図においてはドットおよび点線で示しており、断面図においてはドットで示している。また、基板２の上面に設けられたセラミック層５の貫通孔５ａは、図１（ａ）のＢ部のみに図示し、図１のＢ部以外、図２では省略しているが、実際にはＢ部のように貫通孔が設けられている。

電子素子実装用基板１の基板２は、上面に電子素子１０が実装される実装領域４と、実装領域４を取り囲む周辺領域７とを有するセラミック材料から成る。電子素子実装用基板１は基板２の周辺領域７の上面に設けられ、接合材１４が接合されるとともに、基板２よりも気孔率の高いセラミック材料から成るセラミック層５を有する。セラミック層は、基板２の上面が露出した、複数の貫通孔５ａが設けられている。このとき、基板２の周辺領域７の上面に電極パターンが形成されており、この電極パターンが貫通孔５ａによって、露出しているものの、基板２の上面が露出したものとして扱う。

電子素子実装用基板１の基板２は、上面に電子素子１０が実装される実装領域４と、実装領域４を取り囲む周辺領域７とを有するセラミック材料から成る。基板２を形成する材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック焼結体等である。

実装領域４は、基板２の中心部近傍に設けられていてもよいし、基板２の中心部から偏心した位置に設けられていてもよい。また、実装領域４は、電極パッド３の内側端部または外側端部に囲まれた領域となり、実装領域４は少なくとも電子素子１０と同程度もしくはそれ以上の大きさであればよい。また、周辺領域７とは、基板２上であって、実装領域４を取り囲む領域のことであって、基板２の外縁に沿った領域のことである。

基板２は、前述した材料から成る絶縁層を複数上下に積層して形成されていてもよい。基板２を形成する絶縁層は、図１に示すように６層の絶縁層から形成されていてもよいし、単層、２層〜５層または７層以上の絶縁層から形成されていてもよい。基板２を形成する絶縁層が６層以上であると、基板２に十分な厚みと配線エリアを確保することが可能となり、基板２の電気的特性を向上するとともに基板２の反り、クラックまたは割れを抑制することが可能となる。また、基板２を形成する絶縁層が５層以下であるとき、より基板２の薄型化を可能となる。

基板２は例えば、1辺の大きさは０．３ｍｍ〜１０ｃｍ程度であり、平面視において基
板２が四角形状であるとき正方形であってもよいし長方形であってもよい。また例えば、基板２の厚みは０．２ｍｍ以上である。

また、基板２の上面、側面または下面に、外部回路接続用パッドが設けられていてもよい。外部回路接続用パッドは、基板２と外部回路基板、あるいは電子装置２１と外部回路基板とを電気的に接続するものである。

基板２の内部には、絶縁層間に形成される内部配線、内部配線同士を上下に接続する貫通導体が設けられていてもよい。これら内部配線または貫通導体は、基板２の表面に露出していてもよい。この内部配線または貫通導体によって、外部回路接続用電極および電極パッド３が電気的に接続されていてもよい。

電極パッド３、外部回路接続用電極、内部配線および貫通導体は、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、銀（Ａｇ）若しくは銅（Ｃｕ）またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等から成る。

電極パッド３、外部回路接続用電極、内部配線および貫通導体の露出表面に、めっき層が設けられてもよい。この構成によれば、電極パッド３、外部回路接続用電極、内部配線および貫通導体の露出表面を保護して酸化を抑制できる。また、この構成によれば、電極パッド３と電子素子１０とをワイヤボンディング等の電子素子接続材１３を介して良好に電気的接続することができる。めっき層は、例えば、厚さ０．５μｍ〜１０μｍのＮｉめっき層を被着させるか、またはこのＮｉめっき層および厚さ０．５μｍ〜３μｍの金（Ａｕ）めっき層を順次被着させてもよい。

電子素子実装用基板１は、基板２の周辺領域７の上面に設けられ、接合材１４が接合されるとともに、基板２よりも気孔率の高いセラミック材料から成るセラミック層５を有する。セラミック層５を形成する材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック焼結体等である。なおこのとき基板２とセラミック層５とは同じ材料を主成分としていても良いし、異なる材料を主成分としていてもよい。

また、セラミック層５の厚みは、基板２を構成する絶縁層と同程度またはそれ以上の厚みであってもよい。また、基板２に設けられた電極パッド３、内部配線または外部回路接
続用パッド等と同程度またはそれ以下の厚みであってもよい。

また、セラミック層５は基板２を構成する絶縁層と同様に、層から構成されていても良いし、基板２に設けられた電極パッド３、内部配線または外部回路接続用パッド等と同様に、ペースト状に設けられていてもよい。

セラミック層５は基板２よりも気孔率の高いセラミック材料から成る。電気絶縁性セラミックスの粒子間には空洞が発生する場合がある。本発明の実施形態では、この粒子間の空隙であって外気と接続している空洞（例えば、開気孔と呼ばれる）を、ここでは、気孔と称する。ここで、気孔率とは任意に決めることができる単位面積当たりの気孔の面積の大きさの比較である。つまり、気孔率が高いとは、単位面積当たりの気孔の面積が大きいことを指す。なお、この場合には、基板２とセラミック層５の単位面積は同じである。ここでは、例えば基板２の表面の気孔の単位面積当たりの平均値を基板２の気孔率としている。また、セラミック層５はセラミック層５の表面の気孔の単位面積当たりの平均値をセラミック層５の気孔率としている。これらの気孔率がセラミック層５は基板２と比較して表面における単位面積当たりの気孔の占める面積が大きいということである。なお、気孔は、基板２またはセラミック層５の表面を例えばＳＥＭ（scanning electron microscope；走査型電子顕微鏡）を用いて観察し、その面積を確認および算出することが可能となる。

貫通孔５ａは、大きさが基板２の気孔よりも大きく、例えば１辺が３０μｍ〜５０ｍｍである。貫通孔５ａは、セラミック層５が基板２の上面まで貫通していることによって設けられるできる状態である。

電子装置２１の電子素子実装用基板１と、その上面に設けられる蓋体１２と、は熱膨張率が異なる場合が多い。これにより、蓋体１２を接合する工程の熱等で、電子素子実装用基板１と蓋体１２との間に、熱膨張による変形で差が生じる場合がある。この熱膨張による変形の差で、電子素子実装用基板１と蓋体１２とを接合している接合材１４に応力がかかり、接合材１４と電子素子実装用基板１との間に剥がれが生じる場合がある。特に、近年の電子装置２１の小型化の要求により、電子素子実装用基板１と蓋体１２との接合面積が小さくなってきており、剥がれが生じる場合がより大きくなる懸念がある。

これらの要因から、電子素子実装用基板１と蓋体１２との間に剥がれが生じると、電子装置２１の気密性が低下して、塵等のダストまたは水分が混入する場合があった。その結果、電子装置２１の作動に誤作動が生じる場合がある。

これに対し、本実施形態では電子素子実装用基板１は周辺領域７の接合材１４が接合される位置に、基板２よりも気孔率の高いセラミック層５が設けられている。これにより、基板２よりも気孔率の高いセラミック層５の気孔に接合材１４が入り込み、接合材１４のアンカー効果を向上させることが可能となる。さらに、セラミック層５は基板２の上面が露出した複数の貫通孔５ａが設けられている。これにより、電子素子実装用基板１と蓋体１２とを接合する接合面積が小さくなったとしても、貫通孔５ａを設けることで、厚み方向に接合面積を大きくすることが可能となる。よって、気孔によるアンカー効果を向上させるとともに接合面積を大きくすることが可能となるため、電子素子実装用基板１と蓋体１２との接合強度を向上させることが可能となる。よって、電子装置２１の気密性が低下し、電子装置２１の内部に塵、または水分が混入することを低減させることが可能となる。

ここで、電子素子実装用基板１のセラミック層５と基板２とは一体的に形成されていても良い。セラミック層５と基板２とが一体的に形成されていることで、蓋体１２と電子素
子実装用基板１との間に熱変形の差による応力が発生した場合、その応力によりセラミック層５と基板２との間に解離が起きる可能性を低減させることが可能となる。なお、ここで、一体的にとは、例えばガラス焼結等のことである。

図１〜図２に本実施形態の電子素子実装用基板１を示す。図１に示す例では、電子素子実装用基板１の基板２は、枠部２ａと基部２ｂとから形成されている。この構成によれば、電子素子接続材１３の使用量を減らすことが可能となる。また、蓋体１２を設ける高さ位置を固定することができる為、蓋体１２と電子素子接続材１３との接触を低減させることが可能と成る。

図１に示す例では、セラミック層５は少なくとも蓋体１２が接合される部分に設けられていればよい。例えば、図１に示す例の様に基板２は、枠部２ａを形成する絶縁層の開口部の大きさを異ならせ上面に段差部を形成し、段差部に複数の電極パッド３が設けられていてもよい。このとき、セラミック層５は枠部２ａの最上部または蓋体１２が実装される段差部分（層）に少なくとも設けられていればよく、セラミック層５は電極パッド３が設けられている段差部分には設けられていてもよいし、設けられていなくてもよい。電極パッド３が設けられている段差部分に設けられていると、電極パッド３が設けられている段差部分まで接合材１４を設けることが可能となる。よって、より接合強度を向上させることが可能となる。

なお、基板２を構成する枠部２ａと基部２ｂとは同種のセラミックス材料から成っていてもよいし、異なるセラミックス材料を用いていてもよい。また、枠部２ａと基部２ｂとは焼成により一体化していてもよいし、半田等のろう材を用いて接合していてもよい。また枠部２ａと基部２ｂとは内部配線等を用いて電気的に接合していてもよい。

図２に示す例では、基板２は基部２ｂで形成されている。この構成によれば、電子素子実装用基板１の薄型化が可能となる。また、電極パッド近傍もしくは電極パッド以外の部分を蓋体１２と電子素子実装用基板１との接合箇所として仕様できるため、蓋体１２と電子素子実装用基板１との接合面積を大きく設けることが可能となる。

図２に示す例では、セラミック層５は少なくとも蓋体１２が接合される部分に設けられていればよく、他の部分にも設けられていてもよい。例えば、図２に示す例の様に、周囲領域７の一部に設けられていてもよいが、電極パッド３と重なる部分を除く周囲領域７の全面に設けられていてもよい。また、実装領域４にまで設けられていてもよい。また、電極パッド３とセラミック層５とは上面視において一部のみが重なっていてもよい。

ここで、図１（ａ）では要部Ｂにのみ貫通孔５ａを記載しているが、実際はセラミック層５全体に設けられていてもよいし、セラミック層５の一部にのみ設けられていても良い。また、図２では貫通孔５ａを省略して記載しているが、実際には図１と同様にセラミック層５に複数の貫通孔５ａが設けられている。

図３〜図５に要部Ｂの拡大図を示す。図３に示す例では、電子素子実装用基板１の複数の貫通孔５ａは等間隔に設けられているが、等間隔に並べて設けていなくてもよい。貫通孔５ａが等間隔に設けられていることで、場所によって電子素子実装用基板１と蓋体１２との接合強度に差が生じることを低減させることが可能となる。よって、電子装置２１において電子素子実装用基板１と蓋体１２との剥がれをより低減させることが可能となる。また、複数の貫通孔５ａが等間隔に並べて設けていないことで、より剥がれが生じやすいと考えられる箇所、例えば極端に接合面積が小さい個所または角部、もしくは外縁部周辺等に集中的に貫通孔５ａを配置することが可能となる。このことで電子装置２１において電子素子実装用基板１と蓋体１２との剥がれをより低減させることが可能となる。

図３に示す例では、電子素子実装用基板１の貫通孔５ａは上面視において矩形状であるが、各貫通孔５ａの角部は円弧状なっていてもよい。蓋体１２と電子素子実装用基板１との間に応力がかかった場合、その応力は接合材１４にも伝わる。よって、貫通孔５ａに入り込んだ接合材１４からセラミック層５に応力がかかり、セラミック層５に剥がれまたはクラックが発生する恐れがある。これに対し、貫通孔５ａの角部が円弧状となっていることで、応力により、貫通孔５ａの角部に応力が集中しセラミック層５が剥がれ、またはクラックが発生することを低減させることが可能となる。

図４〜図５に要部Ｂのその他の態様の拡大図を示す。図４（ａ）に示す例では、貫通孔５ａは上面視において円形である。このように、貫通孔５ａが円形であることで、接合材１４からセラミック層５にかかる応力を均等に分散させることが可能となる。よって、接合材１４からの応力によりセラミック層５が剥がれるまたはクラックが発生することを低減させることが可能となる。

図４（ｂ）に示す例では、セラミック層５の外縁は上面視において基板２の外縁よりも内側に位置している。このように、セラミック層５が基板２の外縁よりも内側に設けられていることで、セラミック層５の側面と基板２の上面とを用いて接合材１４の外周部にフィレットを形成することが可能となる。よって、蓋体１２と電子素子実装用基板１との接合強度をより向上させることが可能となる。なお、このときセラミック層５の外縁と基板２の外縁とは上面視において３０μｍ以上あけていることで、より接合強度を向上させることが可能となる。

図５（ａ）に示す例では、セラミック層５の外縁または内縁、もしくは外縁および内縁は上面視において凹凸を有している。この凹凸は、例えば、凹の下端と凸の上端との差が３０μｍ以上あるものをいう。これにより、セラミック層５の外縁、または内縁が直線状の場合と比較して、より接合面積を増加させることが可能となるとともに、接合材１４にフィレットを形成しやすくなる。よって、蓋体１２と電子素子実装用基板１との接合強度をより向上させることが可能となる。なお、図５（ａ）では上面視において矩形の凹凸となっているが、波形状であっても良い。

図５（ｂ）に示す例では、電子素子実装用基板１の貫通孔５ａは上面視において連なるようにて設けられている。このように、セラミック層５は複数の大きな貫通孔５ａが設けられていても、気孔によるアンカー効果を向上させ、また接合面積を増やすことが可能となるため、電子素子実装用基板１と蓋体１２との接合強度を向上させることが可能となる。よって、電子装置２１の気密性が低下し、電子装置２１の内部に塵、または水分が混入することを低減させることが可能となる。

図６に図１（ｂ）の要部Ｃにおける拡大図およびその変形例を示す。なお、要部Ｃはセラミック層５の断面図の拡大図である。

図６（ａ）に示す例では、セラミック層５に貫通孔が設けられ貫通孔５ａが形成されている断面図を示す。このように、電子素子実装用基板１に貫通孔５ａを設ける為にはセラミック層５にセラミック層５の上面から下面まで貫通した貫通孔を設けることで、基板２の表面が露出した電子素子実装用基板１を設けることが可能となる。

図６（ｂ）に示す例では、セラミック層５に設けられた貫通孔５ａとなる貫通孔は上方に向かって幅が広くなるように設けられており、セラミック層５は貫通孔５ａの内壁側に曲面を有している。具体的には、断面視において、貫通孔５ａに挟まれたセラミック層５は、例えば上面が平坦であり、半円状または半楕円状である。基板２の上面からセラミッ
ク層５の上面にかけて円弧状を描いているものである。図６（ｃ）に示す例では、セラミック層５に設けられた貫通孔５ａとなる貫通孔は上方に向かって幅が広くなるように設けられており、セラミック層５は貫通孔５ａの内壁側および上面に曲面を有している。具体的には、断面視において、貫通孔５ａに挟まれたセラミック層５は、例えば半円状または半楕円状である。

図６（ｂ）、（ｃ）に示す例の様に、セラミック層５に設けられた貫通孔５ａとなる貫通孔は上方に向かって幅が広くなるように設けられていることで、基板２の表面とセラミック層５との接触角を鈍角とすることが可能となる。よって、接合材１４がセラミック層５の貫通孔５ａに流れ込む際、セラミック層５と基板２との角部に空気がたまり気泡が発生することを低減させることが可能となる。よって、接合材１４にできた気泡からの剥がれが発生しづらくなり、電子素子実装用基板１と蓋体１２との接合強度を向上させることが可能となる。

また、図６（ｂ）、（ｃ）に示す例の様に、セラミック層５は貫通孔５ａの内壁側に曲面を有している。つまり、基板２の上面からセラミック層５の上面にかけて円弧状を描いている。これにより、セラミック層５の貫通孔５ａの内壁が直線状の時と比較すると、接合材１４との接合面積をより大きくすることが可能となる。また、接合材１４がセラミック層５に広がりやすくなるため、接合材１４とセラミック層５との間に気泡が発生する（空気がたまる）ことを低減させることが可能となる。よって、電子素子実装用基板１と蓋体１２との接合強度を向上させることが可能となる。さらに、図６（ｃ）に示す例の様に、セラミック層５は貫通孔５ａ上面にも曲面を有していることで、上面側おいても接合材１４がセラミック層５の表面を広がりやすくなるため、接合材１４とセラミック層５との間に気泡が発生することを低減させることが可能となる。また接合材１４との接合面積をより向上させることが可能となる。よって電子素子実装用基板１と蓋体１２との接合強度を向上させることが可能となる。

＜電子装置の構成＞
図１および図２に電子装置２１の例を示す。電子装置２１は、電子素子実装用基板１と、電子素子実装用基板１の実装領域４に実装された電子素子１０と、電子素子１０を覆うとともに、電子素子実装用基板１の上面に接合された蓋体１２とを備えている。

電子装置２１は電子素子実装用基板１の実装領域４に実装された電子素子１０を有している。電子素子１０は例えば、ＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子、ＬＥＤ（Light emitting Diode）等の発光素子又は集積回路等が用いられる。なお、電子素子１０は、接着材を介して、基板２の上面に配置されていてもよい。この接着材は、例えば、銀エポキシまたは熱硬化性樹脂等が使用される。

電子装置２１は、電子素子１０を覆うとともに、電子素子実装用基板１の上面に接合された蓋体１２を有している。ここで、電子素子実装用基板１は上面に蓋体１２を支え、電子素子１０を取り囲むように設けられた枠状体を設けてもよいし、枠状体を設けなくてもよい。また、枠状体は基板２と同じ材料から構成されていてもよいし、別の材料で構成されていてもよい。

また、枠状体と基板２とが別の材料から成る例として枠状体が蓋体１２と基板２とを接合する接合材１４と同じ材料から成る場合がある。このとき、接合材１４を厚く設けることで、接着の効果と枠状体（蓋体１２を支える部材）としての効果を併せ持つことが可能となる。この時の接合材１４は例えば熱硬化性樹脂または低融点ガラスまたは金属成分から成るろう材等が挙げられる。また、枠状体と蓋体１２とが同じ材料から成る場合もあり
、このときは枠状体と蓋体１２は同一個体として構成されていてもよい。

蓋体１２は、蓋体１２は、例えば電子素子１０がＣＭＯＳ、ＣＣＤ等の撮像素子、又はＬＥＤなどの発光素子である場合ガラス材料等の透明度の高い部材が用いられる。また蓋体１２は例えば、電子素子１０が集積回路等であるとき、金属製材料または有機材料が用いられていてもよい。

蓋体１２は、接合材１４を介して電子素子実装用基板１のセラミック層５および貫通孔５ａと接合している。接合材１４を構成する材料として例えば、熱硬化性樹脂または低融点ガラスまたは金属成分から成るろう材等がある。なお、接合材１４はセラミック層５と上面視において完全に重なっていてもよいし、一部で重なっていてもよい。

電子装置２１が図１および図２に示すような電子素子実装用基板１を有することで、電子素子実装用基板１と蓋体１２とが剥がれることを低減させることが可能となる。よって、電子装置２１の気密性が低下し、電子装置２１の内部に塵、または水分が混入し電子装置２１が誤作動をすることを低減させることが可能となる。

＜電子素子実装用基板および電子装置の製造方法＞
次に、本実施形態の電子素子実装用基板１および電子装置２１の製造方法の一例について説明する。なお、下記で示す製造方法の一例は、基板２を多数個取り配線基板を用いた製造方法である。

（１）まず、基板２を構成するセラミックグリーンシートを形成する。例えば、酸化アルミニウム（Ａｌ_２Ｏ_３）質焼結体である基板２を得る場合には、Ａｌ_２Ｏ_３の粉末に焼結助材としてシリカ（ＳｉＯ_２）、マグネシア（ＭｇＯ）またはカルシア（ＣａＯ）等の粉末を添加し、さらに適当なバインダー、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、ドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。

（２）次に、スクリーン印刷法等によって、上記（１）の工程で得られたセラミックグリーンシートに電極パッド３、外部回路接続用電極、内部配線および貫通導体となる部分に、金属ペーストを塗布または充填する。この金属ペーストは、前述した金属材料から成る金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、基板２との接合強度を高めるために、ガラスまたはセラミックスを含んでいても構わない。なお、このとき貫通導体となる部分については金型またはレーザー等を用いて貫通孔を形成してから貫通導体を充填することで貫通導体とすることができる。

（３）次に、スクリーン印刷法等によって、上記（１）の工程で得られたセラミックグリーンシートにセラミック層５を塗布する。この絶縁ペーストは、前述したセラミックグリーンシートと同じまたは異なる材料から成る粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、絶縁ペーストは、基板２との接合強度を高めるために、ガラスまたはセラミックスを含んでいても構わない。なお、セラミック層５は上記スクリーン印刷法での塗布ではなく、空隙率を高くしたセラミックグリーンシートに金型などで開口部を設けて下記する積層する工程で基板２となるセラミックグリーンシートに設けても良い。

（４）次に、前述のグリーンシートを金型等によって加工する。基板２が枠部２ａを有する場合等は、枠部２ａとなるグリーンシートの中央部に、開口部を形成する。

（５）次に、各絶縁層となるセラミックグリーンシートを積層して加圧する。このことにより基板２となるセラミックグリーンシート積層体を作製する。

（６）次に、このセラミックグリーンシート積層体を約１５００℃〜１８００℃の温度で焼成して、基板２が複数配列された多数個取り配線基板を得る。なお、この工程によって、前述した金属ペーストおよび絶縁ペーストは、基板２となるセラミックグリーンシートと同時に焼成され、電極パッド３、外部回路接続用電極、内部配線および貫通導体となる。

（７）次に、焼成して得られた多数個取り配線基板を複数の基板２に分断する。この分断においては、基板２の外縁となる箇所に沿って多数個取り配線基板に分割溝を形成しておき、この分割溝に沿って破断させて分割する方法またはスライシング法等により基板２の外縁となる箇所に沿って切断する方法等を用いることができる。なお、分割溝は、焼成後にスライシング装置により多数個取り配線基板の厚みより小さく切り込むことによって形成することができるが、多数個取り配線基板用のセラミックグリーンシート積層体にカッター刃を押し当てたり、スライシング装置によりセラミックグリーンシート積層体の厚みより小さく切り込んだりすることによって形成してもよい。

（８）次に、基板２の実装領域４に電子素子１０を実装する。電子素子１０はワイヤボンディング等で基板２と電気的に接合させる。またこのとき、電子素子１０または基板２に接着材等を設け、基板２に固定しても構わない。また、電子素子１０を基板２の実装領域４に実装した後、接合材１４を用いて電子素子実装用基板１と蓋体１２とを接合する。

以上のようにして電子素子実装用基板１と蓋体１２とを組み立てることで、電子装置２１を作製することができる。上記（１）〜（８）の工程によって、電子装置２１が得られる。なお、上記（１）〜（８）の工程順番は指定されない。

（第２の実施形態）
次に、本発明の第２の実施形態による電子装置２１について、図７を参照しつつ説明する。本実施形態における電子装置２１において、第１の実施形態の電子装置２１と異なる点は、基板２の上面に絶縁層６が設けられている点である。なお、図７ではセラミック層５は貫通孔５ａを省略して記載しているが、実際には第１実施形態と同様にセラミック層５に複数の貫通孔５ａが設けられている。

図７に示す例では、電子素子実装用基板１はセラミック層５の上面に、接合材１４が設けられており、接合材１４の上面に設けられた絶縁層６をさらに備えている。基板２と蓋体１２との熱膨張率の差が大きい場合、基板２と蓋体１２との間に熱膨張率が中間の値となる緩和材を設ける場合があり、この場合例えば絶縁層６が使用される場合がある。しかしながら、この場合においても基板２と絶縁層６との間にも熱膨張率に差があり、加熱をする工程において、熱膨張による変形で差が生じる場合がある。この熱膨張による変形の差で、基板２と絶縁層６とを接合している部分に応力がかかり、基板２と絶縁層６との間に剥がれが生じる場合がある。

これに対し、本実施形態では絶縁層６と基板２との間にセラミック層５を設けている。よって、基板２よりも気孔率の高いセラミック層５の気孔に基板２と絶縁層６とを接合している接合材１４が入り込み、接合材１４のアンカー効果を向上させることが可能となる。さらに、セラミック層５は基板２の上面が露出する貫通孔５ａを有していることで、接合材１４の接合面積を厚み方向に大きくすることが可能となる。よって、気孔によるアンカー効果を向上させるとともに接合面積を大きくすることが可能となるため、基板２と絶縁層６との接合強度を向上させることが可能となる。

これらにより、基板２と蓋体１２との熱膨張率の差を絶縁層６で緩和しつつ、かつ基板２と絶縁層６の剥がれをセラミック層５で抑制することが可能となる。このため、電子装置２１の蓋体２と電子素子実装用基板１の剥がれを抑制することが可能となる。

ここで、絶縁層６は上述したように蓋体１２と基板２との間の熱膨張率を有する材料となる。絶縁層６は例えば電気絶縁性セラミックスから成るときは、ステアタイト（酸化マグネシウム質結晶体）、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック焼結体等である。なおこのとき基板２とセラミック層５とは同じ材料を主成分としていても良いが、熱膨張率は異なる物を用いる。

また絶縁層６は熱膨張率の条件があう有機材料から成っていてもよい。絶縁層６は例えば、基板２が約５×１０^−６／℃〜１０×１０^−６／℃の熱膨張率を有する酸化アルミニウム質焼結体であり、蓋体１２の熱膨張率が７×１０^−６／℃〜１５×１０^−６／℃のとき、絶縁層６は約６×１０^−６／℃〜１４×１０^−６／℃の熱膨張率を有する材料を用いることで、応力を緩和させることが可能となる。また、接合材１４は第１実施形態と同様の材料で形成される。

図７に示す例の様な電子素子実装用基板１、電子装置２１を製造する方法としては次のような方法がある。まず、基板２および絶縁層６は第１実施形態に記載の製造方法で作成することが可能となる。その後、基板２と絶縁層６とを接合材１４を用いて接合する。接合材１４は、ペースト状の熱硬化性樹脂（接着部材）をスクリーン印刷法またはディスペンス法等で、絶縁基板２または絶縁層６のいずれか一方または両方の接合面に塗布し、硬化させることで電子素子実装用基板１を形成できる。その後、第１実施形態と同様に電子素子を実装し、第２接合材１５で蓋体を設けることで、電子装置２１を作製することが可能となる。

（第３の実施形態）
次に、本発明の第３の実施形態による電子装置２１について、図８を参照しつつ説明する。本実施形態における電子装置２１において、第２の実施形態の電子装置２１と異なる点は、基板２の上面に絶縁層６が設けられており、絶縁層６の上面に第２セラミック層５ｂが設けられている点である。なお、図８ではセラミック層５および第２セラミック層５ｂは貫通孔５ａを省略して記載しているが、実際には第１実施形態と同様にセラミック層５および第２セラミック層５ｂに複数の貫通孔５ａが設けられている。

図８に示す例では、電子素子実装用基板１は絶縁層６の上面に設けられた、第２のセラミック層５ｂをさらに備えており、第２のセラミック層５ｂは、絶縁層６よりも気孔率が高い。第２の実施形態と合わせて、絶縁層６と蓋体１２との間にも熱膨張率に差があり、加熱をする工程において、熱膨張による変形で差が生じる場合がある。この熱膨張による変形の差で、絶縁層６と蓋体１２とを接合している部分に応力がかかり、絶縁層６と蓋体１２との間に剥がれが生じる場合がある。

これに対し、本実施形態では絶縁層６と蓋体１２との間に第２セラミック層５ｂをさらに設けている。よって、絶縁層６よりも気孔率の高い第２セラミック層５ｂの気孔に絶縁層６と蓋体１２とを接合している第２接合材１５が入り込み、第２接合材１５のアンカー効果を向上させることが可能となる。さらに、第２セラミック層５ｂは絶縁層６の上面が露出する貫通孔５ａを有していることで、第２接合材１５の接合面積を厚み方向に大きくすることが可能となる。よって、気孔によるアンカー効果を向上させるとともに接合面積を大きくすることが可能となるため、絶縁層６と蓋体１２との接合強度を向上させること
が可能となる。

これらにより、基板２と蓋体１２との熱膨張率の差を絶縁層６で緩和しつつ、かつ基板２と絶縁層６の剥がれをセラミック層５で、絶縁層６と蓋体１２の剥がれを第２セラミック層５ｂで抑制することが可能となる。このため、電子装置２１の蓋体２と電子素子実装用基板１の剥がれを抑制することが可能となる。

第２セラミック層５ｂを形成する材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック焼結体等である。なおこのとき絶縁層６と第２セラミック層５ｂとは同じ材料を主成分としていてもよいし、異なる材料を主成分としていても良い。

また、第２セラミック層５ｂの厚みは、絶縁層６を構成する絶縁層と同程度またはそれ以上の厚みであってもよいし、またはそれ以下の厚みであってもよい。また、第２セラミック層５ｂは絶縁層６を構成する絶縁層と同様に、層から構成されていてもよいし、ペースト状に設けられていてもよい。

第２セラミック層５ｂは絶縁層６よりも気孔率の高いセラミック材料から成る。これは気孔率が第２セラミック層５ｂは絶縁層６と比較して表面における単位面積当たりの気孔の平均値の数値が多いということである。

図８に示す例の様な電子素子実装用基板１、電子装置２１を製造する方法としては次のような方法がある。まず、基板２および絶縁層６は第１実施形態に記載の製造方法で作成することが可能となる。なお、この絶縁層６の上面に第２セラミック層５ｂをセラミック層５と同様に設けることで形成することができる。その後、基板２と絶縁層６とを接合材１４を用いて接合する。接合材１４は、ペースト状の熱硬化性樹脂（接着部材）をスクリーン印刷法またはディスペンス法等で、絶縁基板２または絶縁層６のいずれか一方または両方の接合面に塗布し、硬化させることで電子素子実装用基板１を作製できる。その後、第１実施形態と同様に電子素子を実装し、第２接合材１５で蓋体を設けることで電子装置２１を作製することが可能となる。

（第４の実施形態）
次に、本発明の第４の実施形態による電子装置２１について、図９を参照しつつ説明する。本実施形態における電子装置２１において、第１の実施形態の電子装置２１と異なる点は、基板２の一部に金属基板８が使用されている点である。なお、図９ではセラミック層５および第３セラミック層５ｃは貫通孔５ａを省略して記載しているが、実際には第１実施形態と同様にセラミック層５に複数の貫通孔５ａが設けられている。

図９に示す例では、電子素子実装用基板１はセラミックから成る基板２（枠部２ａ）と、金属材料からなる金属基板８を有している。一般的に、セラミックス材料と比較すると金属材料は熱伝導率が高い。そのため、電子素子実装用基板１の放熱性をより向上させることが可能となる。また一般的にセラミックス材料と比較すると金属材料は、延性が高いためより厚みを小さく設けることが可能となる。よって、電子素子実装用基板１の薄型化が可能となる。

図９に示す例では、セラミック層５は少なくとも蓋体１２が接合される部分に設けられていればよく、その他の部分に関しても同様である。本実施形態においてもセラミック層５を基板２の上面に設けることで、本発明の効果である電子装置２１における電子素子実装用基板１と蓋体１２との剥がれを抑制することを低減させることが可能となる。よって
、電子装置２１の気密性が低下し、電子装置２１の内部に塵、または水分が混入し電子装置２１が誤作動をすることを低減させることが可能となる。

さらに図９に示す例では、基板２は下面であって、金属基板８と接合する面においても第３セラミック層５ｃを有している。金属基板８とセラミックから成る基板２とは熱膨張率が異なる。そのため、金属基板８と基板２においても、加熱をする工程において、熱膨張による変形で差が生じる場合がある。この熱膨張による変形の差で、電子素子実装用基板１と金属基板８とを接合している部分に応力がかかり、金属基板８と電子素子実装用基板１との間に剥がれが生じる場合がある。金属基板８と基板２との間に剥がれが生じると、電子装置２１の気密性が低下して、塵等のダストまたは水分が混入し、電子装置２１の作動に誤作動が生じる場合がある。

これに対し、図９に示す例の様に、基板２が下面に第３セラミック層５ｃを有していることで、基板２よりも気孔率の高い第３セラミック層５ｃの気孔に金属基板８と基板２とを接合している第３接合材１６が入り込み、接合材１４のアンカー効果を向上させることが可能となる。さらに、第３セラミック層５ｃはセラミック層５と同様に、基板２の下面が露出する貫通孔５ａを有していることで、第３接合材１６の接合面積を厚み方向に大きくすることが可能となる。よって、気孔によるアンカー効果を向上させるとともに接合面積を大きくすることが可能となるため、基板２と金属基板８との接合強度を向上させることが可能となる。よって、電子装置２１の気密性が低下し、電子装置２１の内部に塵、または水分が混入することを低減させることが可能となる。

第３セラミック層５ｃを形成する材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック焼結体等である。なお、このとき基板２と第３セラミック層５ｃとは同じ材料を主成分としていても良いし、異なる材料を主成分としていても良い。

また、第３セラミック層５ｃの厚みは、基板２を構成する絶縁層と同程度またはそれ以上の厚みであってもよいし、基板２に設けられた電極パッド３、内部配線または外部回路接続用パッド等と同程度またはそれ以下の厚みであってもよい。また、第３セラミック層５ｃは基板２を構成する絶縁層と同様に、層から構成されていてもよいし、基板２に設けられた電極パッド３、内部配線または外部回路接続用パッド等と同様に、ペースト状に設けられていてもよい。

第３セラミック層５ｃは基板２よりも気孔率の高いセラミック材料から成る。これは気孔率が第３セラミック層５ｃは基板２と比較して表面における単位面積当たりの気孔の平均値の数値が多いということである。

金属基板８を構成する材料は例えば、高い熱伝導率を有する材料が使用される。高い熱伝導率を有する材料を使用することによって、電子素子１０を使用する際に発生する熱または基板２と金属基板８とを第３接合材１６によって接合させる際に加わる熱を、金属基板８全体に広がりやすくすることができる。このことによって、第３接合材１６を硬化する工程においてむらなく硬化することが可能となる。また、電子装置２１で発生した熱を外部に放熱しやすくすることが可能となる。

また、金属基板８の材料として例えば、ステンレス（ＳＵＳ）、Ｆｅ−Ｎｉ−Ｃｏ合金、４２アロイ、銅（Ｃｕ）または銅合金等が挙げられる。例えば、基板２が約５×１０^−６／℃〜１０×１０^−６／℃の熱膨張率を有する酸化アルミニウム質焼結体である場合、金属基板８は約１０×１０^−６／℃〜１７×１０^−６／℃の熱膨張率を有するステンレス
（ＳＵＳ４１０またはＳＵＳ３０４等）を用いることができる。

この場合には、基板２と金属基板８との熱収縮差・熱膨張差が小さくなるので、枠部２ａと金属基板８との間にかかる応力を小さくすることができ、基板２または金属基板８が変形することを低減することができる。基板２と金属基板８との間にクラックまたは割れが発生することを低減させることが可能となる。

金属基板８は例えば、1辺の大きさは３ｍｍ〜１０ｃｍ程度であり、基板２の大きさに
追従する。また例えば、金属基板８の厚みは０．０５ｍｍ以上である。

金属基板８の外縁は、基板２の外縁より上面視において内側または重なるに位置していても良いし、上面視において外側に位置（張り出して）していても良い。金属基板８の外縁が、基板２の外縁より上面視において内側または重なる位置に位置していることで、電子素子実装用基板１の小型化が可能となる。また、金属基板８の外縁が、基板２の外縁より上面視において外側に位置していることで、基板２に側面から応力がかかることを低減させることが可能となり、側面からの応力によるクラック等の発生を低減させることが可能となる。

金属基板８が金属材料であるＦｅ−Ｎｉ−Ｃｏ合金、４２アロイ、Ｃｕまたは銅合金等の金属から成る場合には、その表面にニッケルめっき層および金めっき層を被着してもよい。これにより、金属基板８の表面の酸化腐食を有効に抑制することができる。

基板２と金属基板８とは第３接合材１６で接合されている。第３接合材１６を構成する材料として例えば、熱硬化性樹脂またはろう材等が使用される。第３接合材１６を形成する材料として使用される熱硬化性樹脂としては例えば、ビスフェノールＡ型液状エポキシ樹脂等である。また、第３接合材１６を形成する材料として使用されるろう材としては例えば、ハンダ、鉛またはガラス等である。第３接合材１６は例えば導電性を有していてもよい。導電性を有する第３接合材１６として例えば、銀エポキシ、はんだ、異方性導電樹脂（ＡＣＦ）または異方性導電フィルム（ＡＣＰ）等である。

図９に示す例の様な電子素子実装用基板１、電子装置２１を製造する方法としては次のような方法がある。まず、基板２は第１実施形態に記載の製造方法で作成することが可能となる。なおこの基板２の下面に第３セラミック層５ｃをセラミック層５と同様に設けることで形成することができる。その後、基板２と金属基板８とを第３接合材１６を用いて接合する。第３接合材１６は、ペースト状の熱硬化性樹脂（接着部材）をスクリーン印刷法またはディスペンス法等で、絶縁基板２または金属基板８のいずれか一方または両方の接合面に塗布し、効果させることで電子素子実装用基板１、電子装置２１を作製することが可能となる。

なお、本発明は上述の実施形態の例に限定されるものではなく、数値などの種々の変形は可能である。なお、本実施形態における特徴部の種々の組み合わせは上述の実施形態の例に限定されるものではい。

１・・・・電子素子実装用基板
２・・・・基板
２ａ・・・枠部
２ｂ・・・基部
３・・・・電極パッド
４・・・・実装領域
５・・・・セラミック層
５ａ・・・貫通孔
５ｂ・・・第２セラミック層
５ｃ・・・第３セラミック層
６・・・・絶縁層
７・・・・周辺領域
８・・・・金属基板
１０・・・電子素子
１２・・・蓋体
１３・・・電子素子接続材
１４・・・接合材
１５・・・第２接合材
１６・・・第３接合材
２１・・・電子装置

Claims (7)

1. 上面に電子素子が実装される実装領域と、前記実装領域を取り囲む周辺領域とを有するセラミック材料から成る基板と、
   前記基板の前記周辺領域の上面に設けられた、接合材が接合されるとともに、前記基板よりも気孔率の高いセラミック材料から成るセラミック層と、を備えており、
   前記セラミック層は、前記基板の上面が露出した、複数の貫通孔が設けられており、前記セラミック層の外縁は、上面視において前記基板の外縁よりも内側に位置していることを特徴とする電子素子実装用基板。
2. 上面に電子素子が実装される実装領域と、前記実装領域を取り囲む周辺領域とを有するセラミック材料から成る基板と、
   前記基板の前記周辺領域の上面に設けられた、前記基板よりも気孔率の高いセラミック材料から成るセラミック層と、
   前記セラミック層の上面に、位置した接合材と、
   前記接合材の上面に設けられた、絶縁層と、
   前記絶縁層の上面に設けられた、第２のセラミック層と、を備えており、
   前記セラミック層は、前記基板の上面が露出した、複数の貫通孔が設けられており、前記第２のセラミック層は、前記絶縁層よりも気孔率が高いことを特徴とする電子素子実装用基板。
3. 前記セラミック層は前記貫通孔の内壁側に曲面を有していることを特徴とする請求項１または請求項２に記載の電子素子実装用基板。
4. 前記貫通孔は、等間隔に設けられていることを特徴とする請求項１〜請求項３のいずれか１つに記載の電子素子実装用基板。
5. 前記セラミック層と前記基板とは、一体的に形成されていることを特徴とする請求項１〜請求項４のいずれか１つに記載の電子素子実装用基板。
6. 請求項１〜請求項５のいずれか１つに記載の電子素子実装用基板と、
   前記実装領域に実装された電子素子と、
   前記電子素子を覆うとともに、前記電子素子実装用基板の上面に接合された蓋体とを備えていることを特徴とする電子装置。
7. 前記蓋体の外縁は、上面視において前記セラミック層の外縁よりも内側に位置していることを特徴とする請求項６に記載の電子装置。

Images