WO2015163192A1 - 電子素子実装用基板および電子装置 - Google Patents

電子素子実装用基板および電子装置 Download PDF

Info

Publication number
WO2015163192A1
WO2015163192A1 PCT/JP2015/061456 JP2015061456W WO2015163192A1 WO 2015163192 A1 WO2015163192 A1 WO 2015163192A1 JP 2015061456 W JP2015061456 W JP 2015061456W WO 2015163192 A1 WO2015163192 A1 WO 2015163192A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring board
metal plate
electronic device
electronic element
wiring
Prior art date
Application number
PCT/JP2015/061456
Other languages
English (en)
French (fr)
Inventor
山田　浩
拓治 岡村
明彦 舟橋
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to JP2016514874A priority Critical patent/JP6502925B2/ja
Priority to CN201580020428.5A priority patent/CN106233456B/zh
Priority to US15/304,889 priority patent/US9806005B2/en
Publication of WO2015163192A1 publication Critical patent/WO2015163192A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15717—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400 C and less than 950 C
    • H01L2924/15724—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1616—Cavity shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/1715—Shape
    • H01L2924/17151—Frame comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Definitions

  • the present invention relates to an electronic device mounting on which an electronic component, for example, an image pickup device such as a CCD (Charge-Coupled Device) type or a CMOS (Complementary Metal-Oxide Semiconductor) type, or a light-emitting device such as an LED (Light Emitting Diode) is mounted.
  • an image pickup device such as a CCD (Charge-Coupled Device) type or a CMOS (Complementary Metal-Oxide Semiconductor) type
  • a light-emitting device such as an LED (Light Emitting Diode) is mounted.
  • the present invention relates to a circuit board and an electronic device.
  • an electronic apparatus in which an electronic element is mounted on an electronic element mounting board is known.
  • an electronic element mounting board used in such an electronic device a first wiring board, a metal plate bonded to the lower surface of the first wiring board, and an electronic element connection pad provided on the upper surface of the first wiring board.
  • An electronic device includes an electronic element mounted on an electronic element mounting substrate, and a lid or the like provided on the upper surface of the electronic element mounting substrate.
  • an electronic element is mounted in a recess formed by an upper surface of a metal plate and an inner surface of a first wiring board, and an external circuit connection electrode provided on a surface such as the upper surface of the first wiring board.
  • An external circuit or the like is electrically connected to (see Japanese Patent Laid-Open No. 2006-303400).
  • the metal plate has a larger coefficient of thermal expansion than the first wiring substrate. Therefore, when a metal plate is provided on the lower surface of the first wiring board constituting the electronic element mounting substrate and the electronic element is mounted on the upper surface of the metal plate, the first wiring board and the metal plate are generated by heat generated during operation of the electronic element. Thermal stress occurs between the two. This thermal stress is concentrated on the adhesive member that bonds the first wiring board and the metal plate, and there is a possibility that cracking or peeling occurs. Therefore, it has been considered to reduce the bonding area between the metal plate and the first wiring board. Therefore, there has been known an electronic element mounting substrate in which the peripheral portion of the metal plate is located inside the peripheral portion of the first wiring board when viewed from above.
  • the upper surface of the first wiring substrate in the step of mounting a component such as a lens housing, a lid or an electronic component on the upper surface of the first wiring substrate, or the step of performing wire bonding on the upper surface of the first wiring substrate, the upper surface of the first wiring substrate.
  • a force is applied from the direction toward the bottom surface.
  • the electronic device mounting substrate having the above-described configuration there is no supporting object in the region where the first wiring substrate and the metal plate do not overlap, and there is a space corresponding to the thickness of the metal plate. Therefore, when a force is applied in the direction from the upper surface to the lower surface of the first wiring board, a bending stress starting from the peripheral edge of the metal plate is generated in the first wiring board, and the first wiring board is cracked or cracked. There was concern about the outbreak. Further, the first wiring board is required to be thin. Due to this thinning, there was a greater concern about the occurrence of cracks or cracks in the first wiring board.
  • the object of the present invention is to suppress the occurrence of cracks or cracks in the first wiring board that overlaps the peripheral edge of the metal plate when viewed from above, and to reduce the overall thickness even when the second wiring board is connected. It is an object of the present invention to provide an electronic element mounting substrate that can be used, and an electronic device using the electronic element mounting substrate.
  • the electronic element mounting substrate includes a frame-shaped first wiring substrate having an inner portion as a first through hole and an external circuit connection electrode on the lower surface.
  • an outer edge provided on the lower surface of the first wiring board so as to cover the opening of the first through hole is located between the outer edge of the first wiring board and the inner edge of the first wiring board,
  • a plate-shaped metal plate having an electronic element mounting portion is provided in a region surrounded by the first wiring board on the upper surface.
  • it has the 2nd wiring board which was provided in the circumference
  • An electronic device includes the above-described electronic element mounting substrate and an electronic element mounted on the electronic element mounting portion of the metal plate.
  • FIG. (A) is a top view showing the appearance of the electronic device mounting substrate and the electronic device according to the first embodiment of the present invention, and (b) is a longitudinal section corresponding to the AA line of (a).
  • FIG. (A) is a top view which shows the external appearance of the electronic device mounting board
  • (A) is a bottom view of the electronic device mounting substrate according to the first embodiment shown in FIG. 1, and (b) is an electronic device mounting according to another aspect of the first embodiment shown in FIG. FIG.
  • FIG. (A) is a top view showing an external appearance of an electronic device mounting substrate and an electronic device according to a second embodiment of the present invention, and (b) is a longitudinal section corresponding to line AA in (a).
  • FIG. (A) is a top view showing an external appearance of an electronic device mounting board and an electronic device according to a third embodiment of the present invention, and (b) is a longitudinal section corresponding to line AA in (a).
  • FIG. (A) is a top view which shows the external appearance of the electronic module which has the electronic device mounting board
  • (A) is a top view showing an external appearance of an electronic device mounting board and an electronic device according to a fifth embodiment of the present invention, and (b) is a longitudinal section corresponding to line AA in (a).
  • an electronic device is a configuration in which an electronic element is mounted on an electronic element mounting board and a lid is bonded to the upper surface of the electronic element mounting board.
  • the electronic element mounting substrate and the electronic device may be either upward or downward, but for convenience, the orthogonal coordinate system xyz is defined and the positive side in the z direction is defined as the upper surface. Or use the word on the bottom.
  • the electronic device 21 and the electronic element mounting substrate 1 according to the first embodiment of the present invention will be described with reference to FIGS.
  • the electronic device 21 in this embodiment includes an electronic element mounting substrate 1 and an electronic element 10.
  • an electronic element mounting substrate 1 includes a frame-shaped first wiring substrate 2 having an inner portion as a first through hole 2a and an external circuit connection electrode 9 on the lower surface, The outer edge is provided between the outer edge of the first wiring board 2 and the inner edge of the first wiring board 2 so as to cover the opening of the first through hole 2a on the lower surface of the first wiring board 2, and A frame-shaped metal plate 4 having an electronic element mounting portion 11 in a region surrounded by one wiring substrate 2 and an outer circuit connection electrode provided in a peripheral region 5 of the metal plate 4 on the lower surface of the first wiring substrate 2 9 and a second wiring board 6 electrically connected to 9.
  • the first wiring board 2 has a first through hole 2a and an external circuit connection electrode 9 on the lower surface.
  • an electronic element connection pad 3 is provided on the upper surface of the first wiring board 2.
  • An external circuit connection electrode 9 is provided on the lower surface of the first wiring board 2.
  • the first wiring board 2 is formed by forming a wiring conductor described later on an insulating board.
  • insulating substrate for example, electrically insulating ceramics or resins are used.
  • Examples of the electrically insulating ceramic used as the material of the insulating substrate of the first wiring board 2 include an aluminum oxide sintered body, a mullite sintered body, a silicon carbide sintered body, an aluminum nitride sintered body, and a nitrided body. Examples thereof include a silicon sintered body and a glass ceramic sintered body.
  • Examples of the resin used as the material for the insulating substrate of the first wiring board 2 include epoxy resin, polyimide resin, acrylic resin, phenol resin, and fluorine resin.
  • Examples of the fluorine-based resin include a polyester resin and a tetrafluoroethylene resin.
  • each of the first wiring boards 2 is formed by laminating a plurality of insulating layers made of the above-described materials.
  • the first wiring board 2 may be formed of two insulating layers as in the examples shown in FIGS. 1 and 2, or may be formed of a single layer or three or more insulating layers. In the example shown in FIGS. 1 and 2, the first wiring board 2 is formed of two insulating layers.
  • the first wiring board 2 may be provided with a wiring conductor composed of a through conductor and an internal wiring for conducting each insulating layer.
  • the first wiring board 2 has a wiring conductor exposed on the surface. You may do it.
  • the external circuit connection electrode 9 and the electronic element connection pad 3 may be electrically connected by the wiring conductor.
  • the respective wiring conductors provided in the respective frames forming the first wiring board 2 may be electrically connected by wiring conductors exposed on the surfaces of the respective frames.
  • the first wiring board 2 may be provided with the external circuit connection electrodes 9 on the upper surface or the side surface.
  • the external circuit connection electrode 9 is provided, for example, to electrically connect the electronic device 21 to a second wiring board 6 described later, or to an external device or the like.
  • the electronic element connecting pad 3, the external circuit connecting electrode 9 and the wiring conductor are tungsten (W), molybdenum (Mo), manganese (Mn), silver when the first wiring board 2 is made of an electrically insulating ceramic. (Ag) or copper (Cu), or an alloy containing at least one metal material selected from these.
  • the electronic element connecting pad 3, the external circuit connecting electrode 9, and the wiring conductor are copper (Cu), gold (Au), aluminum (Al), nickel ( Ni), chromium (Cr), molybdenum (Mo), titanium (Ti), or an alloy containing at least one metal material selected from these.
  • a plating layer is provided on the exposed surface of the electronic element connecting pad 3, the external circuit connecting electrode 9, and the wiring conductor. According to this configuration, it is possible to protect the exposed surface of the electronic element connection pad 3, the external circuit connection electrode 9, and the wiring conductor and prevent oxidation. Further, according to this configuration, the electrical connection between the electronic element connection pad 3 and the electronic element 10 through wire bonding or the like, or the external circuit connection electrode 9 and the electrode provided on the surface of the second wiring substrate 6 And can be electrically connected well.
  • the plating layer for example, a Ni plating layer having a thickness of 0.5 to 10 ⁇ m is deposited. Alternatively, a gold (Au) plating layer having a thickness of 0.5 to 3 ⁇ m may be deposited on the Ni plating layer.
  • the metal plate 4 is provided on the lower surface of the first wiring board 2 so as to cover the opening of the first through hole 2a, and an electronic element mounting portion is provided at the center of the upper surface. 11.
  • the electronic element 10 is mounted on the electronic element mounting portion 11, and the electronic element 10 includes the inner side surface of the first through hole 2 a of the first wiring substrate 2 and the metal plate 4. Is housed in a recess formed by the upper surface of the.
  • the outer peripheral edge of the metal plate 4 is located inside the outer peripheral edge of the first wiring board 2 in plan view.
  • the bonding area between the metal plate 4 and the first wiring board 2 can be reduced. Therefore, when the electronic element 10 generates heat and a difference in thermal expansion occurs between the metal plate 4 and the first wiring board 2, stress applied between the first wiring board 2 and the metal plate 4 can be reduced. it can.
  • the outer peripheral portion of the upper surface of the metal plate 4 is bonded to the lower surface of the first wiring substrate 2 by a bonding material 15 made of brazing material, thermosetting resin, low melting point glass, or the like.
  • a bonding material 15 made of brazing material, thermosetting resin, low melting point glass, or the like.
  • the thermosetting resin for example, bisphenol A type liquid epoxy resin or the like is used.
  • the bonding material 15 is preferably provided continuously in an annular shape. Thereby, since the joining material 15 is provided over the perimeter of the metal plate 4, the airtightness of the area
  • the second wiring board 6 is provided on the lower surface of the first wiring board 2 in the peripheral region of the metal plate 4 and is connected to the external circuit connection electrode 9. Has been.
  • the peripheral region 5 may be interpreted as a region where the metal plate 4 is not formed on the lower surface of the first wiring board 2.
  • the second wiring substrate 6 is provided in the peripheral region 5, the lower surface of the first wiring substrate 2 is supported by the second wiring substrate even when a force is applied to the upper surface of the first wiring substrate 2. It will be. Therefore, it is possible to suppress the occurrence of bending stress starting from the peripheral edge of the metal plate 4 on the first wiring board 2 and to reduce the occurrence of cracks or cracks in the first wiring board 2. .
  • the first wiring board is provided with a protruding portion that protrudes toward a region of the lower surface of the first wiring board that does not overlap the metal plate when viewed from the upper surface.
  • the second wiring substrate 6 since the second wiring substrate 6 is provided in the peripheral region 5 without providing the protruding portion, the second wiring substrate 6 that should have been provided on the upper surface of the first wiring substrate is accommodated in the space for the protruding portion. be able to. Therefore, the entire thickness of the electronic element mounting substrate 21 can be reduced.
  • the second wiring substrate 6 is formed by forming a wiring conductor described later on an insulating substrate.
  • insulating substrate for example, electrically insulating ceramics or resins are used.
  • Examples of the electrically insulating ceramic used as the material of the insulating substrate of the second wiring board 6 include an aluminum oxide sintered body, a mullite sintered body, a silicon carbide sintered body, an aluminum nitride sintered body, and a nitrided body. Examples thereof include a silicon sintered body and a glass ceramic sintered body.
  • Examples of the resin used as the material for the insulating substrate of the second wiring board 6 include epoxy resin, polyimide resin, acrylic resin, phenol resin, or fluorine resin.
  • Examples of the fluorine-based resin include a polyester resin and a tetrafluoroethylene resin.
  • the second wiring board 6 it is preferable to use a resin as the material of the second wiring board 6.
  • the second wiring board 6 made of a material having a low elastic modulus such as a resin, when a force is applied from the upper surface to the lower surface of the first wiring board 2 in, for example, a wire bonding process, the second wiring board 6 is used. It is possible to reduce the occurrence of chipping or the like at the peripheral edge of the wiring board 6.
  • the peripheral portion (the negative direction side of x) of the second wiring substrate 6 is located inside the peripheral portion of the first wiring substrate 2.
  • the outer side dimension of the electronic device 21 can be the dimension of the first wiring board 2. Become. Therefore, it is possible to keep the mounting area constant when mounting the electronic device 21 on an external device or the like.
  • the distance from the peripheral edge of the first wiring board 2 to the peripheral edge of the second wiring board 6 is about 20 ⁇ m to 200 ⁇ m, the above-described effects can be enhanced.
  • the peripheral edge (the negative direction side of x) of the second wiring board 6 may be located outside the peripheral edge of the first wiring board 2.
  • the peripheral edge of the second wiring substrate 6 comes into contact with the external device first, so the first wiring substrate. It can reduce that a crack or a crack generate
  • the peripheral edge portion of the second wiring substrate 6 is located outside the peripheral edge portion of the first wiring substrate 2 by 20 ⁇ m or more, the above-described effects can be obtained more reliably.
  • the second wiring board 6 may be located outside the peripheral edge of the first wiring board 2 and may be joined to other circuits or components.
  • the vertical thickness of the second wiring board 6 is equal to the vertical thickness of the metal plate 4, for example, in the step of fixing the electronic element 10 to the metal plate 4, the inclination of the electronic element mounting substrate 1 is increased. Can be reduced. Further, for example, in the step of bonding the electronic element 10 and the electronic element connection pad 3, the bonding between the electronic element 10 and the electronic element connection pad 3 is facilitated. Moreover, it becomes possible to suppress that the bending stress from the peripheral part of the metal plate 4 is applied to the 1st wiring board 2 is applied.
  • the second wiring board 6 may be provided in a part of the peripheral region 5 of the metal plate 4. Further, it is preferable that the second wiring board 6 is provided in a portion having a large width in the peripheral region 5. As a result, the first wiring board 2 can be efficiently supported at the most easily deformable portion of the first wiring board 2. Therefore, it is possible to further suppress the bending stress from the peripheral edge of the metal plate 4 at the most easily deformable portion of the first wiring board 2, and the first wiring board is cracked or cracked. This can be reduced.
  • the second wiring board 6 has a frame shape in which the inner part is a second through hole 6 a that is larger than the first through hole 2 a of the first wiring board 2. It is preferable. With this configuration, the entire outer periphery of the metal plate 4 is surrounded by the second wiring board 6. Therefore, the first wiring board 2 can be supported by the second wiring board 6 over the entire circumference of the outer edge of the first wiring board 2. Therefore, it is possible to suppress a bending stress from the peripheral edge of the metal plate 4 from being applied to the entire periphery of the outer edge of the first wiring board 2, and the first wiring board 2 is cracked or cracked. Can be reduced.
  • the first wiring board 2 and the second wiring board 6 are connected via an external circuit connecting member 23, and the first wiring board 2 and the metal plate 4 are bonded to each other.
  • the total thickness in the vertical direction of the second wiring board 6 and the external circuit connection member 23 is equal to the total thickness in the vertical direction of the metal plate 4 and the bonding material 15. This makes it possible to reduce the inclination of the electronic device mounting substrate 1 when mounting the electronic device, for example, and facilitates mounting of the electronic device 10. At this time, the thicknesses of the metal plate 4 and the bonding material 15 only have to be equal in design values, and an actual product may include an error in manufacturing.
  • the electronic device 21 includes an electronic element mounting substrate 1 and an electronic element 10 mounted on the electronic element mounting portion 11 of the metal plate 4.
  • the electronic device 21 has a lid 12 bonded to the upper surface of the electronic element mounting substrate 1.
  • the electronic element 10 is, for example, an imaging element such as a CCD type or a CMOS type, or a light emitting element such as an LED.
  • each electrode of the electronic element 10 is electrically connected to the electronic element connection pad 3 by a connection member 13 (bonding wire).
  • the electronic element 10 may be bonded to the metal plate 4 with an adhesive 19 such as silver epoxy or thermosetting resin, for example.
  • the lid 12 is a flat optical filter, for example.
  • a highly transparent object such as a glass material or an optical filter may be used as the lid 12.
  • the lid 12 may be a flat plate made of a metal material, for example, when the electronic element 10 is an arithmetic element such as a memory or an ASIC.
  • the lid body 12 is joined to the upper surface of the frame body 2 by a joining member 14 such as a thermosetting resin or low-melting glass.
  • an electronic component 22 such as a capacitor may be mounted on the upper surface of the first wiring board 2.
  • the second wiring board 6 is provided at a position overlapping the connection terminal 24 of the electronic component 22 when viewed from above. Thereby, even when a force is applied to the upper surface of the first wiring substrate 2 in the step of mounting the electronic component 22, the lower surface of the first wiring substrate 2 can be supported by the second wiring substrate 6. For this reason, it is possible to suppress the bending stress starting from the peripheral portion of the metal plate from being applied to the first wiring board.
  • the electronic component 22 may be provided on the side surface or the lower surface of the first wiring board 2.
  • the electronic device 21 includes an electronic element mounting substrate 1 having the above configuration, an electronic element 10 mounted on the electronic element mounting portion 11 of the metal plate 4, and an upper surface of the frame 2 of the electronic element mounting substrate 1.
  • an example of the manufacturing method shown below is a manufacturing method using a multi-piece wiring board.
  • a ceramic green sheet constituting the first wiring board 2 is formed.
  • first wiring board 2 is the quality sintered body
  • MgO magnesia
  • CaO calcia
  • a ceramic green sheet for multi-piece production is obtained by a conventionally known forming method such as a doctor blade method or a calender roll method.
  • the 1st wiring board 2 consists of resin
  • the 1st wiring board 2 is formed by shape
  • the first wiring board 2 may be obtained by impregnating a base material made of glass fiber with a resin such as glass epoxy resin.
  • the first wiring substrate 2 can be formed by impregnating a base material made of glass fiber with an epoxy resin precursor and thermally curing the epoxy resin precursor at a predetermined temperature.
  • a metal paste is applied to the ceramic element green sheet obtained in the above step (1) by the screen printing method or the like on the portions to be the electronic element connection pads 3, the external circuit connection electrodes 9, and the wiring conductors. Or fill.
  • This metal paste is fired at the same time as the ceramic green sheet to be the first wiring board 2, thereby forming the electronic element connection pads 3, the external circuit connection electrodes 9, the wiring conductors, and the like.
  • This metal paste is prepared by adjusting an appropriate viscosity by adding an appropriate solvent and binder to the metal powder made of the above-described metal material and kneading.
  • the metal paste may contain glass or ceramics in order to increase the bonding strength with the first wiring board 2.
  • ceramic green sheets to be the first wiring board 2 are manufactured by laminating and pressing the ceramic green sheets to be the insulating layers. Further, in this step, for example, after the green sheet laminates that are the respective layers of the first wiring substrate 2 are separately produced, a plurality of green sheet laminates are laminated and pressed, whereby the first wiring substrate 2 is obtained. A green sheet laminate may be produced.
  • this ceramic green sheet laminate is fired at a temperature of about 1500 to 1800 ° C. to obtain a multi-piece wiring board in which a plurality of first wiring boards 2 are arranged.
  • the above-described metal paste becomes the electronic element connection pad 3, the external circuit connection electrode 9, or the wiring conductor.
  • the multi-cavity wiring board obtained by firing is divided into a plurality of first wiring boards 2.
  • a dividing groove is formed in a multi-piece wiring board along a portion serving as the outer edge of the first wiring board 2, and a method of dividing by dividing along the dividing groove or a slicing method or the like.
  • disconnect along the location used as the outer edge of the 1st wiring board 2 can be used.
  • the dividing groove can be formed by cutting with a slicing device less than the thickness of the multi-cavity wiring board after firing, but the cutter blade is pressed against the ceramic green sheet laminate for the multi-cavity wiring board. Or by cutting with a slicing device smaller than the thickness of the ceramic green sheet laminate.
  • a metal plate 4 to be bonded to the lower surface of the first wiring board 2 is prepared.
  • the metal plate 4 is produced by punching or etching using a conventionally known stamping mold on a metal plate. Thereafter, when the metal plate 4 is made of a metal such as Fe—Ni—Co alloy, 42 alloy, Cu, or copper alloy, a nickel plating layer and a gold plating layer may be deposited on the surface thereof. Thereby, the oxidative corrosion of the surface of the metal plate 4 can be effectively prevented.
  • thermosetting resin adheresive member
  • a paste-like thermosetting resin is applied to one of the joint surfaces of the frame 2 or the metal plate 4 by a screen printing method, a dispensing method, etc., and a tunnel type atmosphere furnace or oven, etc.
  • the first wiring board 2 and the metal plate 4 are stacked and passed through a tunnel-type atmosphere furnace or oven, and heated at about 150 ° C. for about 90 minutes, whereby the bonding material 15 is heated.
  • the first wiring board 2 and the metal plate 4 are firmly bonded by thermosetting.
  • the bonding material 15 is made of, for example, a main agent made of bisphenol A type liquid epoxy resin, bisphenol F type liquid epoxy resin, phenol novolac type liquid resin, etc., a filler made of spherical silicon oxide, etc., acid anhydride such as tetrahydromethyl phthalic anhydride, etc. It is obtained by adding a carbon powder or the like as a curing agent mainly composed of a product or the like, and mixing and kneading with a centrifugal stirrer or the like to obtain a paste.
  • the bonding material 15 for example, bisphenol A type epoxy resin, bisphenol A modified epoxy resin, bisphenol F type epoxy resin, phenol novolac type epoxy resin, cresol novolac type epoxy resin, special novolac type epoxy resin, phenol Derivative epoxy resin, epoxy resin such as bisphenol skeleton type epoxy resin, etc. with addition of curing agent such as imidazole, amine, phosphorus, hydrazine, imidazole adduct, amine adduct, cationic polymerization, dicyandiamide, etc. Can be used.
  • curing agent such as imidazole, amine, phosphorus, hydrazine, imidazole adduct, amine adduct, cationic polymerization, dicyandiamide, etc.
  • the bonding material 15 can be made of low-melting glass other than resin.
  • the low melting point glass is composed of, for example, a glass component containing 56 to 66% by mass of lead oxide, 4 to 14% by mass of boron oxide, 1 to 6% by mass of silicon oxide, and 1 to 11% by mass of zinc oxide, and zirconia oxide-silica as a filler.
  • a compound to which 4 to 15% by mass of a compound is added is used.
  • a glass paste is obtained by adding and mixing an appropriate organic solvent and solvent to the glass powder having these compositions. This glass paste is applied to one of the joint surfaces of the first wiring board 2 and the metal plate 4 by a conventionally known screen printing method and fired at a temperature of about 430 ° C.
  • An adhesive member is fixed to the surface of the plate 4. Thereafter, the metal plate 4 and the first wiring board 2 are overlapped with each other and passed through a tunnel-type atmosphere furnace or oven, and heated to about 470 ° C., thereby melting and fixing the adhesive member, The 1st wiring board 2 and the metal plate 4 can be joined firmly.
  • the second wiring board 6 is prepared.
  • the second wiring board 6 is made of, for example, electrically insulating ceramics or resin.
  • the manufacturing method can be manufactured by, for example, the same method as that for the first wiring board 2 described in (1) to (6).
  • the second wiring substrate 6 is a flexible wiring substrate, for example, a circuit pattern formed on the substrate in a process of forming a photoresist layer on a substrate made of polyimide, a development (etching) stripping (DES) process, or the like. It can be manufactured through a process of bonding a polyimide cover film to the upper surface.
  • the external circuit connection electrode 9 provided on the lower surface of the first wiring board 2 and the second wiring board 6 are joined via the external circuit connection member 23.
  • the material of the external circuit connecting member 23 include those made of a metal material such as solder and those made of a resin such as an anisotropic conductive film.
  • the external circuit connecting member 23 is made of, for example, solder or the like, it is bonded by applying cream solder or the like to the second wiring board 6, fixing the first wiring board 2 at a predetermined position, and applying reflow while applying pressure. , Can be electrically conducted.
  • the external circuit connection member 23 when the external circuit connection member 23 is made of an anisotropic conductive resin or the like, the external circuit connection member 23 made of an anisotropic conductive resin at a predetermined position of the first wiring board 2 or the second wiring board 6. By applying, pressing and heating, the first wiring board 2 and the second wiring board 6 can be joined and electrically connected.
  • first wiring board 2 and the second wiring board 6 may be further joined by the joining material 15 that joins the metal plate 4 and the first wiring board 2. In this way, by bonding the first wiring substrate 2 and the second wiring substrate 6, the electronic element mounting substrate 1 can be manufactured.
  • the electronic element mounting substrate 1 is obtained by the steps (1) to (10). Note that the order of the steps (1) to (10) may be changed.
  • the electronic device 21 can be manufactured by mounting the electronic device 10 on the electronic device mounting portion 11 of the electronic device mounting board 1 formed in this way.
  • the electronic device 21 according to the present embodiment is different from the electronic device 21 according to the first embodiment in that there is a gap between the side surface of the metal plate 4 and the side surface of the second wiring substrate 6 on the metal plate 4 side when viewed from above. 7 and the first wiring board 2 has a stepped portion.
  • the gap 7 is provided between the metal plate 4 and the second wiring board 6, so that when the second wiring board 6 and the first wiring board 2 are joined, It can suppress that 2 wiring board 6 and metal plate 4 contact, and it can control that a crack or a chip occurs in metal plate 4 or 2nd wiring board 6. Therefore, it is possible to reduce the dust generated from the metal plate 4 or the second wiring board 6 from entering the sealed space of the electronic element 10. Moreover, it can reduce that the 2nd wiring board 6 and the metal plate 4 overlap and are joined to the other. Therefore, it is possible to suppress the tilt of the electronic element mounting board 1 starting from the place where the second wiring board 6 and the metal plate 4 overlap, and to reduce the occurrence of bending stress.
  • the first wiring board 2 has a fourth through hole 2c larger than the third through hole 2b on the upper surface of the first frame 2d having the third through hole 2b.
  • the gap 7 is provided at a position overlapping the second frame 2e when viewed from above. According to this configuration, the gap 7 can be provided at a position overlapping the thickest portion of the first wiring board 2 when viewed from above. Therefore, when a force is applied from the upper surface of the first wiring board 2 in a process such as wire bonding or the process of mounting the lens housing 31, stress is applied so that the first wiring board 2 enters the gap 7. Bending can be suppressed. Therefore, the first wiring board is hardly deformed, and the occurrence of cracks or cracks in the first wiring board 2 can be reduced.
  • the gap 7 is provided at a position overlapping the second frame 2 e when viewed from the top, and the gap 7 is formed on the inner wall of the second frame 2 e when viewed from the top. It is preferable to be provided at a position that does not overlap the position.
  • the edge part of the metal plate 4 or the 2nd through-hole 6a (2nd wiring board 6) is directly under the 2nd frame 2e, and has overlapped.
  • the thickness of the first wiring board 2 is thick. Therefore, since the bending stress applied from the end portion of the metal plate 4 or the second through hole 6a (second wiring substrate 6) is difficult to act on the first wiring substrate 2 having a sufficient thickness, cracks, cracks, etc. Occurrence is reduced.
  • x1 is preferably about 0.1% to 25% of w1.
  • an electronic element connection pad 3 is provided on the upper surface of the first wiring substrate 2, and the electronic element connection pad 3 does not overlap the gap 7 when seen from above. It is preferable to be located at.
  • the metal plate 4 or the second wiring substrate 6 is provided at a position overlapping the electronic element connection pad 3 when viewed from above. Thereby, even when a force is applied to the upper surface of the first wiring board 2 when wire bonding is performed on the electronic element connection pads 3, the first wiring board 2 is bent and enters the gap 7. Application of extra force can be reduced.
  • the first through hole 2a is composed of a third through hole 2b and a fourth through hole 2c.
  • the first frame body 2d and the second frame body 2e may be formed from a single insulating layer as in the example shown in FIG. 4, or may be formed from two or more insulating layers, respectively. May be.
  • a wiring conductor including an internal wiring and a through conductor may be provided inside the first wiring board 2 including the first frame 2d and the second frame 2e.
  • the respective wiring conductors provided inside the first frame 2d and the second frame 2e forming the first wiring board 2 are the surfaces of the first frame 2d and the second frame 2e. They may be electrically connected by wiring conductors exposed to each other.
  • a stepped portion is formed by the inner side surface of the second frame 2e and the upper surface of the first frame 2d, and the electronic element connection pad 3 is provided on the stepped portion. It has been.
  • the connecting member 13 is made of a bonding wire
  • the apex of the bonding wire can be provided low by providing the electronic element connection pad 3 at the stepped portion as described above. Therefore, it is possible to reduce the contact between the bonding wire 13 and the lid 12 in the step of sealing the electronic element mounting substrate 1 with the lid 12 and the bonding member 14.
  • the electronic device 21 in the present embodiment is different from the electronic device 21 in the second embodiment in that the bonding material 15 is filled in the gap 7 between the metal plate 4 and the second wiring board 6. .
  • the gap 7 between the metal plate 4 and the second wiring board 6 is filled with a bonding material 15.
  • the first wiring board 2 receives a stress that causes the gap to enter the gap 7. It is possible to reduce bending. Therefore, it is possible to suppress the bending stress from being applied to the first wiring board 2 starting from the peripheral edge of the metal plate 4, and the occurrence of cracks or cracks in the first wiring board 2 can be reduced.
  • the bonding material 15 by filling the gap 7 with the bonding material 15, it is possible to prevent moisture and dust from entering the gap 7. As a result, the external circuit connecting member 23 that joins the first wiring board 2 and the second wiring board 6 or the bonding material 15 at the place where the metal plate 4 and the first wiring board 2 are joined deteriorates. This can be prevented, and peeling can be reduced.
  • the substance with which the gap 7 is filled is the bonding material 15 in the example shown in FIG. 5, it may be a part of the external circuit connection member 23 or another member, for example.
  • an insulating resin such as a thermosetting resin can easily prevent the external circuit connection electrode 9 and the metal plate 4 from being short-circuited.
  • thermosetting resin or the like bonding material 15
  • a thermosetting resin is applied to the gap 7 of the electronic device 21 and reflowed and cured.
  • the electronic module 30 according to this embodiment differs from the electronic device 21 according to the first embodiment in that the gap 7 between the metal plate 4 and the second wiring board 6 overlaps the lens housing 31 when viewed from the top. Is a point.
  • FIG. 6 illustrates an example of an electronic module 30 (imaging module) in which a lens housing 31 is bonded to the upper surface of an electronic device 21 in which an imaging element such as a CMOS sensor is mounted as the electronic element 10.
  • imaging module imaging module
  • the gap 7 between the metal plate 4 and the second wiring board 6 is positioned so as to overlap with the side wall of the lens housing 31 when viewed from above.
  • the electronic element connection pad 3 and the electronic component 22 are mounted in a region where the side wall is not disposed on the upper surface of the first wiring board 2.
  • it can be set as the arrangement
  • the first wiring board 2 is not connected to the second wiring board 6 or the metal. It will be sufficiently supported by the support of the plate 4. Therefore, it becomes difficult to apply bending stress to the first wiring board 2, and it is possible to reduce the occurrence of cracks or cracks in the first wiring board 2.
  • x2 is preferably about 5 to 40% of w2.
  • the electronic device 21 in the present embodiment is different from the electronic device 21 in the first embodiment in that the vertical thickness of the second wiring board 6 is larger than the vertical thickness of the metal plate 4.
  • the vertical thickness of the second wiring board 6 is larger than the vertical thickness of the metal plate 4.
  • the metal plate 4 is required to be thin, which is effective because the metal plate 4 is easily deformed.
  • the metal plate 4 and the electronic component 10 or the first wiring board 2 are bonded with a ground potential or the like, an unintended short circuit due to contact with an external device or the like can be prevented.
  • the opening of the first through hole 2a of the first wiring board 2 and the second through hole 6a of the second wiring board 6 is rectangular, but is circular. Alternatively, other polygonal shapes may be used.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

　金属板の周縁部と重なる第１配線基板にクラック又は割れが発生することを抑制することができるとともに、第２配線基板を接続しても全体の薄型化が可能となる電子素子実装用基板を提供する。内側部分を第１の貫通孔２ａとし、下面に外部回路接続用電極９を有する枠状の第１配線基板２と、第１配線基板２の下面に第１の貫通孔２ａの開口を覆うように設けられた、外縁が第１配線基板２の外縁と第１配線基板２の内縁との間に位置し、上面の第１配線基板２で囲まれる領域に電子素子実装部１１を有する金属板４と、第1配線基板２の下面のうち金属板４の周囲領域５に設けられて、外部回路接続用電極９に電気的に接続された第２配線基板６とを有する電子素子実装用基板１である。

Description

電子素子実装用基板および電子装置
　本発明は、電子素子、例えばＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子、ＬＥＤ（Light Emitting Diode）等の発光素子等の電子部品が搭載される電子素子実装用基板および電子装置に関するものである。
　従来から電子素子を電子素子実装用基板に実装した電子装置が知られている。このような電子装置に用いられる電子素子実装用基板として、第１配線基板と、第１配線基板の下面に接合された金属板と、第１配線基板の上面に設けられた電子素子接続用パッドとを有するものがある。電子装置は、電子素子実装用基板に電子素子が実装され、電子素子実装用基板の上面に蓋体等が設けられて成る。このような電子装置は、金属板の上面と第１配線基板の内側面とで形成された凹部に電子素子が実装され、第１配線基板の上面等の表面に設けられた外部回路接続用電極に外部回路等が電気的に接続される（特開２００６－３０３４００号公報参照）。
　一般的に、絶縁層から成る第１配線基板と金属板とでは熱膨張率に差があり、金属板が第１配線基板に比較して熱膨張率が大きい。そのため、電子素子実装用基板を構成する第１配線基板の下面に金属板を設け、また金属板の上面に電子素子を実装すると、電子素子の作動時に発生した熱によって第１配線基板と金属板との間に熱応力が生じる。この熱応力が、第１配線基板と金属板とを接着している接着部材に集中して、クラックまたは剥がれが発生するおそれがあった。そのため、金属板と第１配線基板との接合面積を小さくすることが考えられていた。よって、上面透視において、金属板の周縁部が、第１配線基板の周縁部の内側に位置する電子素子実装用基板が知られていた。
　一般的に、第１配線基板の上面にレンズ筐体等の部品、蓋体もしくは電子部品等を実装する工程、または第１配線基板の上面にワイヤボンディングを行う工程において、第１配線基板の上面から下面の方向に向かって力が加わる。しかしながら、上述した構成の電子素子実装用基板であると、第１配線基板と金属板とが重ならない領域においては、支持する物が無く、金属板の厚み分だけの空間がある。そのため、第１配線基板の上面から下面に方向に向かって力が加わることで、金属板の周縁部を起点とした曲げ応力が第１配線基板に発生し、第１配線基板にクラックまたは割れ等の発生が懸念されていた。また、第１配線基板には薄型化の要求がある。この薄型化によって、第１配線基板にクラックまたは割れ等の発生がより懸念されていた。
　本発明の目的は、上面透視において、金属板の周縁部と重なる第１配線基板にクラックまたは割れが発生することを抑制することができるとともに、第２配線基板を接続しても全体の薄型化が可能となる電子素子実装用基板と、この電子素子実装用基板を用いた電子装置とを提供することにある。
　本発明の1つの態様に係る電子素子実装用基板は、内側部分を第１の貫通孔とし、下面に外部回路接続用電極を有する枠状の第１配線基板を有している。また、該第１配線基板の下面に前記第１の貫通孔の開口を覆うように設けられた、外縁が前記第１配線基板の外縁と前記第１配線基板の内縁との間に位置し、上面の前記第１配線基板で囲まれる領域に電子素子実装部を有する板状の金属板を有している。さらに、前記第１配線基板の下面のうち前記金属板の周囲領域に設けられて、前記外部回路接続用電極に電気的に接続された第２配線基板を有している。
　本発明の1つの態様に係る電子装置は、上記の電子素子実装用基板と、前記金属板の前記電子素子搭載部に搭載された電子素子とを有する。
（ａ）は、本発明の第１の実施形態に係る電子素子実装用基板、および電子装置の外観を示す上面図であり、（ｂ）は、（ａ）のＡ－Ａ線に対応する縦断面図である。 （ａ）は、本発明の第１の実施形態の他の態様に係る電子素子実装用基板、および電子装置の外観を示す上面図であり、（ｂ）は、（ａ）のＡ－Ａ線に対応する縦断面図である。 （ａ）は図１に示した第１の実施形態にかかる電子素子実装用基板の下面図であり、（ｂ）は図２に示した第１の実施形態の他の態様にかかる電子素子実装用基板の下面図である。 （ａ）は、本発明の第２の実施形態に係る電子素子実装用基板、および電子装置の外観を示す上面図であり、（ｂ）は、（ａ）のＡ－Ａ線に対応する縦断面図である。 （ａ）は、本発明の第３の実施形態に係る電子素子実装用基板、および電子装置の外観を示す上面図であり、（ｂ）は、（ａ）のＡ－Ａ線に対応する縦断面図である。 （ａ）は、本発明の第４の実施形態に係る電子素子実装用基板、および電子装置を有する電子モジュールの外観を示す上面図であり、（ｂ）は、（ａ）の下面図である。 （ａ）は、本発明の第５の実施形態に係る電子素子実装用基板、および電子装置の外観を示す上面図であり、（ｂ）は、（ａ）のＡ－Ａ線に対応する縦断面図である。
　以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。なお、以下の説明では、電子素子実装用基板に電子素子が実装され、電子素子実装用基板の上面に蓋体が接合された構成を電子装置とする。電子素子実装用基板および電子装置は、いずれの方向が上方もしくは下方とされてもよいものであるが、便宜的に、直交座標系ｘｙｚを定義するとともに、ｚ方向の正側を上方として、上面もしくは下面の語を用いるものとする。
　（第１の実施形態）
　図１～図３を参照して、本発明の第１の実施形態における電子装置２１、および電子素子実装用基板１について説明する。本実施形態における電子装置２１は、電子素子実装用基板１と電子素子１０とを備えている。
　図１～図３に示す例において、電子素子実装用基板１は、内側部分を第１の貫通孔２ａとし、下面に外部回路接続用電極９を有する枠状の第１配線基板２と、第１配線基板２の下面に第１の貫通孔２ａの開口を覆うように設けられた、外縁が第１配線基板２の外縁と第１配線基板２の内縁との間に位置し、上面の第１配線基板２で囲まれる領域に電子素子実装部１１を有する枠状の金属板４と、第1配線基板２の下面のうち金属板４の周囲領域５に設けられて、外部回路接続用電極９に電気的に接続された第２配線基板６とを備えている。
　図１～図３に示す例において、第１配線基板２は、第１の貫通孔２ａを有しており、下面に外部回路接続用電極９を有している。また、図１、図２に示す例のように、第１配線基板２の上面に、電子素子接続用パッド３が設けられている。また、第１配線基板２の下面には外部回路接続用電極９が設けられている。
　第１配線基板２は、絶縁基板に後述する配線導体が形成されて成る。この絶縁基板の材料は例えば、電気絶縁性セラミックスまたは樹脂等が使用される。
　第１配線基板２の絶縁基板の材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体，ムライト質焼結体，炭化珪素質焼結体，窒化アルミニウム質焼結体，窒化珪素質焼結体またはガラスセラミックス焼結体等が挙げられる。
　第１配線基板２の絶縁基板の材料として使用される樹脂としては例えば、エポキシ樹脂，ポリイミド樹脂，アクリル樹脂，フェノール樹脂またはフッ素系樹脂等が挙げられる。フッ素系樹脂としては例えば、ポリエステル樹脂または四フッ化エチレン樹脂が挙げられる。
　図１、図２に示す例のように、第１配線基板２は、それぞれ、前述した材料から成る絶縁層を複数上下に積層して形成されている。
　第１配線基板２は、図１、図２に示す例のように２層の絶縁層から形成されていてもよいし、単層または３層以上の絶縁層から形成されていてもよい。図１、図２に示す例では、第１配線基板２は２層の絶縁層から形成されている。
　第１配線基板２の内部には、各絶縁層間を導通させる貫通導体と内部配線とから成る配線導体が設けられていてもよいし、第１配線基板２は、表面に露出した配線導体を有していてもよい。また、その配線導体によって、外部回路接続用電極９と電子素子接続用パッド３とが電気的に接続されていても良い。また、第１配線基板２を形成するそれぞれの枠体の内部に設けられたそれぞれの配線導体が、それぞれの枠体の表面に露出した配線導体等によってそれぞれ電気的に接続されていてもよい。
　また、第１配線基板２は上面もしくは側面にも外部回路接続用電極９が設けられていてもよい。外部回路接続用電極９は例えば、電子装置２１を後述する第２配線基板６に、または外部装置等に電気的に接続するために設けられる。
　電子素子接続用パッド３、外部回路接続用電極９および配線導体は、第１配線基板２が電気絶縁性セラミックスから成る場合には、タングステン（Ｗ），モリブデン（Ｍｏ），マンガン（Ｍｎ），銀（Ａｇ）もしくは銅（Ｃｕ）、またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等から成る。また、電子素子接続用パッド３、外部回路接続用電極９および配線導体は、第１配線基板２が樹脂から成る場合には、銅（Ｃｕ），金（Ａｕ），アルミニウム（Ａｌ），ニッケル（Ｎｉ），クロム（Ｃｒ），モリブデン（Ｍｏ）もしくはチタン（Ｔｉ）、またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等から成る。
　電子素子接続用パッド３、外部回路接続用電極９および配線導体の露出した表面には、めっき層が設けられることが好ましい。この構成によれば、電子素子接続用パッド３、外部回路接続用電極９および配線導体の露出表面を保護して酸化を防止できる。また、この構成によれば、電子素子接続用パッド３と電子素子１０とのワイヤボンディング等を介した電気的接続、または外部回路接続用電極９と第２配線基板６の表面に設けられた電極とを良好に電気的接続できる。めっき層は、例えば、厚さ０．５～１０μｍのＮｉめっき層を被着させる。または、このＮｉめっき層の上に、厚さ０．５～３μｍの金（Ａｕ）めっき層を被着させてもよい。
　図１～図３に示す例において、金属板４は、第１配線基板２の下面に、第１の貫通孔２ａの開口を覆うように設けられており、上面の中央部に電子素子実装部１１を有する。
　図１～図３に示す例では、電子素子１０が電子素子実装部１１に実装されており、この電子素子１０は、第１配線基板２の第１の貫通孔２ａの内側面と金属板４の上面とで形成される凹部に収納されている。
　図１～図３に示す例では、金属板４の外周縁は平面視において、第１配線基板２の外周縁よりも内側に位置している。このことによって、金属板４と第１配線基板２との接合面積を小さくすることができる。そのため、電子素子１０が発熱し、金属板４と第１配線基板２との熱膨張に差が生じた場合において、第１配線基板２と金属板４との間にかかる応力を低減させることができる。
　図１、図２に示す例において、金属板４の上面の外周部は、ろう材、熱硬化性樹脂または低融点ガラス等からなる接合材１５によって第１配線基板２の下面に接合されている。熱硬化性樹脂としては、例えば、ビスフェノールＡ型液状エポキシ樹脂等が用いられる。接合材１５として、電子素子１０の実装時または作動時の熱によって変性しないものを用いることによって、電子素子１０の実装時または作動時に第１配線基板２と金属板４とが剥離することを良好に抑制することができるので好ましい。なお、接合材１５は環状に連続して設けられていることが好ましい。これにより、接合材１５は、金属板４の全周にわたって設けられるので、金属板４と第１配線基板２と蓋体１２とで囲まれた領域の気密性をより良好に保つことができる。
　図１～図３に示す例のように、第２配線基板６は、第1配線基板２の下面であって、金属板４の周囲領域に設けられており、外部回路接続用電極９に接続されている。
　周辺領域５とは、第１配線基板２の下面において、金属板４が形成されていない領域と解釈してもよい。
　周囲領域５に第２配線基板６が設けられていることによって、第１配線基板２の上面に力が加わった場合においても、第１配線基板２の下面は、第２配線基板によって支持されることとなる。そのため、第１配線基板２に金属板４の周縁部を起点とした曲げ応力が発生することを抑制することが可能となり、第１配線基板２にクラックまたは割れ等の発生を低減させることができる。
　また、曲げ応力を緩和するために、第１配線基板は、その下面であって上面透視で金属板と重ならない領域に向けて突出する突出部を設ける事が考えられる。
　また、一般的な電子素子実装用基板は、第１配線基板の上面に、信号を取り出すための第２配線基板が接続されるので、電子素子実装用基板の薄型化を実現することが困難だった。
　本発明では、突出部を設けず、第２配線基板６を周囲領域５に設けているので、第１配線基板の上面に設けるはずだった第２配線基板６を突出部用のスペースに収納することができる。従って、電子素子実装用基板２１全体の厚みを薄型化できる。
　第２配線基板６は、絶縁基板に後述する配線導体が形成されて成る。この絶縁基板の材料は例えば、電気絶縁性セラミックスまたは樹脂等が使用される。
　第２配線基板６の絶縁基板の材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体，ムライト質焼結体，炭化珪素質焼結体，窒化アルミニウム質焼結体，窒化珪素質焼結体またはガラスセラミックス焼結体等が挙げられる。
　第２配線基板６の絶縁基板の材料として使用される樹脂としては例えば、エポキシ樹脂，ポリイミド樹脂，アクリル樹脂，フェノール樹脂またはフッ素系樹脂等が挙げられる。フッ素系樹脂としては例えば、ポリエステル樹脂または四フッ化エチレン樹脂が挙げられる。
　第２配線基板６の材料として樹脂を使用することが好ましい。樹脂のように弾性率が低い素材から成る第２配線基板６を用いることで、例えばワイヤボンディングの工程等において、第１配線基板２の上面から下面に向かって力が加わった場合において、第２配線基板６の周縁部に欠け等が発生することを低減させることができる。
　図１～図３に示す例のように、第２配線基板６の周縁部（ｘの負方向側）が第１配線基板２の周縁部よりも内側に位置していることが好ましい。これにより、第１配線基板２と、第２配線基板６とを接合させる工程において、ずれが発生したとしても、電子装置２１の外辺寸法を第１配線基板２の寸法とすることが可能となる。そのため、電子装置２１を外部機器等に実装する際の実装エリアを一定に保つことが可能となる。このとき、第１配線基板２の周縁部から第２配線基板６の周縁部までの距離としては、２０μｍ～２００μｍ程度であると、前述した効果を高めることが可能となる。
　また、第２配線基板６の周縁部（ｘの負方向側）は、第１配線基板２の周縁部よりも外側に位置していてもよい。この場合には、例えば電子素子実装用基板に想定外の傾き（ハンドリング時等）が発生したとしても、第２配線基板６の周縁部が先に外部のものと接触するので、第１配線基板２の周縁部にクラックまたは割れが発生することを低減させることができる。第２配線基板６の周縁部は第１配線基板２の周縁部から２０μｍ以上外側に位置することで、前述した効果をより確実に得ることが可能となる。
　また、第２配線基板６は、第１配線基板２の周縁部よりも外側に位置し、他の回路や部品などと接合していてもよい。
　また、第２配線基板６の上下方向の厚みは、金属板４の上下方向の厚みと等しいことで、例えば電子素子１０を金属板４に固定する工程において、電子素子実装用基板１の傾きを低減させることができる。また、例えば電子素子１０と電子素子接続用パッド３とを接合する工程において、電子素子１０と電子素子接続用パッド３との接合が容易となる。また、第１配線基板２に金属板４の周縁部を起点とした曲げ応力がかかることを抑制することが可能となる。
　図３（ｂ）に示す例のように、第２配線基板６は、金属板４の周囲領域５の一部に設けていればよい。また、第２配線基板６は、周囲領域５のうち幅が大きい個所に設けることが好ましい。これにより、第１配線基板２の最も変形しやすい個所において、第１配線基板２を効率的に支持することが可能となる。そのため、第１配線基板２の最も変形しやすい個所において、金属板４の周縁部を起点とした曲げ応力がかかることをより抑制することが可能となり、第１配線基板にクラックまたは割れが発生することを低減することができる。
　また、図３（ａ）に示す例のように、第２配線基板６は内側部分を第１配線基板２の第１の貫通孔２ａよりも大きい第２の貫通孔６ａとする枠状であることが好ましい。このような構成をすることで、金属板４の外縁の全周が第２配線基板６で囲われることとなる。そのため、第１配線基板２の外縁の全周において、第１配線基板２を第２配線基板６で支持することが可能となる。よって、第１配線基板２の外縁の全周において、金属板４の周縁部を起点とした曲げ応力がかかることを抑制することが可能となり、第１配線基板２にクラックまたは割れが発生することを低減することができる。
　また、図１～図３に示す例では、第１配線基板２と第２配線基板６とは外部回路接続部材２３を介して接続され、第１配線基板２と金属板４とは接合材１５を介して接続されており、第２配線基板６と外部回路接続部材２３との上下方向の厚みの合計は、金属板４と接合材１５との上下方向の厚みの合計と等しい。このことによって、例えば電子素子実装時等において、電子素子実装用基板１の傾きを低減させることができ、電子素子１０の実装が容易となる。なお、この時金属板４と接合材１５との厚みは設計値で等しくあればよく、実際の製品においては、製造時の誤差等を含んでいてもよい。
　次に、図１～図３を用いて、電子装置２１について説明する。図１に示す例において、電子装置２１は電子素子実装用基板１と、金属板４の電子素子実装部１１に実装された電子素子１０とを有している。また、図１～図３に示す例において、電子装置２１は電子素子実装用基板１の上面に接合された蓋体１２を有している。
　電子素子１０は例えば、ＣＣＤ型またはＣＭＯＳ型等の撮像素子あるいはＬＥＤ等の発光素子等が用いられる。図１および図２に示す例においては、電子素子１０の各電極は、接続部材１３（ボンディングワイヤ）によって電子素子接続用パッド３に電気的に接続されている。また、電子素子１０は例えば、銀エポキシあるいは熱硬化性樹脂等の接着剤１９によって金属板４と接着されていてもよい。
　蓋体１２は、例えば、平板状の光学フィルタである。また、蓋体１２は、例えば電子素子１０が撮像素子または発光素子である場合は、ガラス材料または光学フィルタ等の透明度の高い物が用いられてもよい。また、蓋体１２は、例えば電子素子１０がメモリまたはＡＳＩＣ等の演算素子である場合は、金属材料から成る平板であってもよい。蓋体１２は、例えば熱硬化性樹脂または低融点ガラス等の接合部材１４により、枠体２の上面に接合される。
　また、図２に示す例のように、第１配線基板２の上面にコンデンサ等の電子部品２２を実装してもよい。第１配線基板２の上面に電子部品２２を実装する場合には、上面透視において、第２の配線基板６を電子部品２２の接続端子２４に重なる位置に設けることが好ましい。これにより、電子部品２２を実装する工程において第１配線基板２の上面に力が加わった場合でも、第１配線基板２の下面を第２配線基板６によって支持することができる。そのため、第１配線基板に金属板の周縁部を起点とした曲げ応力がかかることを抑制することが可能となる。また、電子部品２２は、第１配線基板２の側面または下面に設けられていてもよい。
　本発明の電子装置２１は、上記構成の電子素子実装用基板１と、金属板４の電子素子実装部１１に実装された電子素子１０と、電子素子実装用基板１の枠体２の上面に接合された蓋体１２とを有していることにより、第１配線基板２にクラックまたは割れが発生することを低減することができ、また薄型化が可能な電子装置２１を提供することができる。
　次に、本実施形態の電子素子実装用基板１の製造方法の一例について説明する。
　なお、下記で示す製造方法の一例は、多数個取り配線基板を用いた製造方法である。
　（１）まず、第１配線基板２を構成するセラミックグリーンシートを形成する。例えば、酸化アルミニウム（Ａｌ２Ｏ３）質焼結体である第１配線基板２を得る場合には、Ａｌ２Ｏ３の粉末に焼結助材としてシリカ（ＳｉＯ２），マグネシア（ＭｇＯ）またはカルシア（ＣａＯ）等の粉末を添加し、さらに適当なバインダー、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状とする。その後、従来周知のドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。
　なお、第１配線基板２が、例えば樹脂から成る場合は、所定の形状に成形できるような金型を用いて、トランスファーモールド法またはインジェクションモールド法等で成形することによって第１配線基板２を形成することができる。
　また、第１配線基板２は、例えばガラスエポキシ樹脂のように、ガラス繊維から成る基材に樹脂を含浸させたものであってもよい。この場合には、ガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって第１配線基板２を形成できる。
　（２）次に、スクリーン印刷法等によって、上記（１）の工程で得られたセラミックグリーンシートに電子素子接続用パッド３、外部回路接続用電極９および配線導体となる部分に金属ペーストを塗布または充填する。この金属ペーストは、第１配線基板２となるセラミックグリーンシートと同時に焼成することによって、電子素子接続用パッド３、外部回路接続用電極９、配線導体等が形成される。
　この金属ペーストは、前述した金属材料から成る金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、第１配線基板２との接合強度を高めるために、ガラスあるいはセラミックスを含んでいても構わない。
　（３）次に、前述のグリーンシートを金型等によって加工する。第１配線基板２となるグリーンシートの中央部に、第１の貫通孔を形成する。
　（４）次に、各絶縁層となるセラミックグリーンシートを積層して加圧することにより、第１配線基板２となるセラミックグリーンシート積層体を作製する。また、本工程では、例えば、第１配線基板２のそれぞれの層となるグリーンシート積層体を別個に作製した後に、複数のグリーンシート積層体を積層して加圧することにより、第１配線基板２となるグリーンシート積層体を作製してもよい。
　（５）次に、このセラミックグリーンシート積層体を約１５００～１８００℃の温度で焼成して、第１配線基板２が複数配列された多数個取り配線基板を得る。なお、この工程によって、前述した金属ペーストは、電子素子接続用パッド３、外部回路接続用電極９または配線導体となる。
　（６）次に、焼成して得られた多数個取り配線基板を複数の第１配線基板２に分断する。この分断においては、第１配線基板２の外縁となる箇所に沿って多数個取り配線基板に分割溝を形成しておき、この分割溝に沿って破断させて分割する方法、またはスライシング法等によって第１配線基板２の外縁となる箇所に沿って切断する方法等を用いることができる。なお、分割溝は、焼成後にスライシング装置により、多数個取り配線基板の厚みよりも小さく切り込むことによって形成することができるが、多数個取り配線基板用のセラミックグリーンシート積層体にカッター刃を押し当てたり、スライシング装置によってセラミックグリーンシート積層体の厚みよりも小さく切り込んだりすることによって形成してもよい。
　（７）次に、第１配線基板２の下面に接合される金属板４を用意する。金属板４は、金属からなる板材に、従来周知のスタンピング金型を用いた打抜き加工やエッチング加工等によって作製される。しかる後、金属板４がＦｅ－Ｎｉ－Ｃｏ合金や４２アロイ，Ｃｕ，銅合金等の金属から成る場合には、その表面にニッケルめっき層および金めっき層を被着してもよい。これにより、金属板４の表面の酸化腐食を有効に防止することができる。
　なお、金属板４に第２の貫通孔を設ける場合にも、上述の打抜き加工や、エッチング加工等を用いればよい。
　（８）次に、接合材１５を介して、金属板４を第１配線基板２に接合する。この工程では、ペースト状の熱硬化性樹脂（接着部材）をスクリーン印刷法やディスペンス法等で枠体２または金属板４のいずれか一方の接合面に塗布し、トンネル式の雰囲気炉またはオーブン等で乾燥させた後、第１配線基板２と金属板４とを重ねた状態でトンネル式の雰囲気炉またはオーブン等に通炉させて約１５０℃で約９０分間加熱することで、接合材１５を完全に熱硬化させ、第１配線基板２と金属板４とを強固に接着させる。
　接合材１５は、例えばビスフェノールＡ型液状エポキシ樹脂，ビスフェノールＦ型液状エポキシ樹脂，フェノールノボラック型液状樹脂等からなる主剤に、球状の酸化珪素等から成る充填材，テトラヒドロメチル無水フタル酸等の酸無水物などを主とする硬化剤および着色剤としてカーボン紛末等を添加し遠心攪拌機等を用いて混合，混練してペースト状とすることによって得られる。
　また、接合材１５としては、この他にも例えばビスフェノールＡ型エポキシ樹脂やビスフェノールＡ変性エポキシ樹脂，ビスフェノールＦ型エポキシ樹脂，フェノールノボラック型エポキシ樹脂，クレゾールノボラック型エポキシ樹脂，特殊ノボラック型エポキシ樹脂，フェノール誘導体エポキシ樹脂，ビスフェノール骨格型エポキシ樹脂等のエポキシ樹脂にイミダゾール系やアミン系，リン系，ヒドラジン系，イミダゾールアダクト系，アミンアダクト系，カチオン重合系，ジシアンジアミド系等の硬化剤を添加したもの等を使用することができる。
　また、接合材１５は、樹脂以外にも低融点ガラスを用いることができる。低融点ガラスは、例えば、酸化鉛５６～６６質量％、酸化硼素４～１４質量％、酸化珪素１～６質量％および酸化亜鉛１～１１質量％を含むガラス成分に、フィラーとして酸化ジルコニア-シリカ系化合物を４～１５質量％添加したものが用いられる。これらの組成を有するガラス粉末に適当な有機溶剤、溶媒を添加混合してガラスペーストを得る。このガラスペーストを従来周知のスクリーン印刷法によって第１配線基板２および金属板４のいずれか一方の接合面に塗布し、これを約４３０℃の温度で焼成することによって前述の枠体２または金属板４の表面に接着部材が固着される。この後、金属板４と第１配線基板２とを重ねた状態でトンネル式の雰囲気炉またはオーブン等に通炉させて、約４７０℃に加熱することで、接着部材を溶融して固着させ、第１配線基板２と金属板４とを強固に接合することができる。
　（９）次に、第２配線基板６を用意する。第２配線基板６は、例えば電気絶縁性セラミックスまたは樹脂等から成る。製造方法は例えば、（１）～（６）に記載した第１の配線基板２と同様の方法で作製することができる。また、第２配線基板６がフレキシブル配線基板の場合には、例えば、ポリイミドから成る基板の上にフォトレジスト層を形成する工程およびＤＥＳ（Ｄｅｖｅｌｏｐｍｅｎｔ Ｅｔｃｈｉｎｇ Ｓｔｒｉｐｐｉｎｇ）工程等で基板上に形成した回路パターンの上面にポリイミドカバーフィルムを接着する工程を経ることで作製することができる。
　（１０）次に、外部回路接続部材２３を介して、第１配線基板２の下面に設けられた外部回路接続用電極９と第２配線基板６とを接合する。外部回路接続部材２３の材料として、例えばハンダ等の金属材料から成るものや、異方性導電性膜等樹脂から成る物がある。
　外部回路接続部材２３が例えばはんだ等から成る場合は、第２配線基板６にクリームはんだ等を塗布し、所定の位置に第１配線基板２を固定して圧力をかけながらリフローすることで接合し、電気的に導通させることができる。
　また、例えば外部回路接続部材２３が異方性導電性樹脂等から成る場合は、第１配線基板２または第２配線基板６の所定の位置に異方性導電性樹脂から成る外部回路接続部材２３を塗布し、押圧して加熱することで、第１配線基板２と第２配線基板６とを接合し、電気的に導通させることができる。
　また、このとき、第１配線基板２と第２配線基板６とは、金属板４と第１配線基板２とを接合している接合材１５でさらに接合しても構わない。このようにして第１配線基板２と第２配線基板６とを接合することで、電子素子実装用基板１を作製することができる。
　上記（１）～（１０）の工程によって、電子素子実装用基板１が得られる。なお（１）～（１０）の工程は、順番を入れ替えてもよい。
　このようにして形成された電子素子実装用基板１の電子素子実装部１１に電子素子１０を実装し、電子装置２１を作製することができる。
　（第２の実施形態）
　次に、本発明の第２の実施形態による電子素子実装用基板１および電子装置２１について、図４を参照しつつ説明する。なお、図４に示す電子装置２１は蓋体１２を省略している。
　本実施形態における電子装置２１において、第１の実施形態の電子装置２１と異なる点は、上面透視において、金属板４の側面と第２配線基板６の金属板４側の側面との間に隙間７を有している点および第１配線基板２が段差部を有する点である。
　図４に示す例のように、金属板４と第２配線基板６との間に隙間７が設けられていることにより、第２配線基板６と第１配線基板２と接合する際に、第２配線基板６と金属板４とが接触することを抑制し、金属板４または第２配線基板６に割れまたは欠けが発生することを抑制できる。よって、金属板４又は第２配線基板６から発生するダスト等が電子素子１０の封止空間に入ることを低減させることができる。また、第２配線基板６と金属板４とが他方に重なって接合されることを低減させることができる。そのため、第２配線基板６と金属板４とが重なった個所を起点にした電子素子実装用基板１の傾きが生じることを抑制し、また、曲げ応力が発生することを低減できる。
　また、図４に示す例では、第１配線基板２は、第３の貫通孔２ｂを有する第１の枠体２ｄの上面に、第３の貫通孔２ｂよりも大きい第４の貫通孔２ｃを有する第２の枠体２ｅから成り、隙間７が上面透視において、第２の枠体２ｅと重なる位置に設けられている。この構成によれば隙間７を第１配線基板２の最も厚みがある部分と上面透視で重なる位置に設けることができる。よって、ワイヤボンディグ等の工程やレンズ筐体３１を実装する工程において第１配線基板２の上面から力を加えられた場合に、第１配線基板２が隙間７に入り込むような応力がかかって撓むことを抑制できる。従って、第１配線基板が変形しにくくなり、第１配線基板２にクラックまたは割れが発生することを低減することができる。
　また、図４に示す例のように、隙間７は上面透視において第２の枠体２ｅと重なる位置に設けられており、かつ、当該隙間７は上面透視において第２の枠体２ｅの内壁の位置と重ならない位置に設けられることが好ましい。レンズ筐体３１、蓋体１２または電子部品２２等を第１の配線基板２に接合する際には、第２の枠体２ｅの上面に力が加えられる。この力による曲げ応力の起点は、金属板４または第２の貫通孔６ａ（第２配線基板６）の端部である。上記構成によれば、金属板４または第２の貫通孔６ａ（第２配線基板６）の端部は、第２の枠体２ｅの直下にあって重なっている。ここで、この第２の枠体２ｅが第１の枠体２ｄに積層されている領域では、第１の配線基板２の厚みが厚い。よって、十分な厚みを有する第１の配線基板２には、金属板４または第２の貫通孔６ａ（第２配線基板６）の端部から加わる曲げ応力が働きにくいので、クラックまたは割れ等の発生が低減される。
　また、隙間７の幅をｘ１とし、第１配線基板２における内側面と外側面との間の幅をｗ１とすると、ｘ１はｗ１の０．１％～２５％程度であることが好ましい。この数値の範囲内であると、第１配線基板２が上面から力を加えられた場合においても、第１配線基板２が撓んで隙間７に入り込むような力が働くことを低減させることができる。そのため第１配線基板２に金属板４の周縁部を起点とした曲げ応力がかかることを抑制することが可能となり、第１配線基板２にクラックまたは割れが発生することを低減することができる。
　また、図４が示す例のように、第１配線基板２の上面に電子素子接続用パッド３が設けられており、この電子素子接続用パッド３が、上面透視において、隙間７と重ならないように位置することが好ましい。この構成により、金属板４または第２配線基板６が上面透視において、電子素子接続用パッド３と重なる位置に設けられることとなる。これにより、電子素子接続用パッド３にワイヤボンディングを行う際等に、第１配線基板２の上面に力が加えられた場合であっても、第１配線基板２が撓んで隙間７に入り込むような力が加わることを低減させることができる。
　図４に示す例のように、第１の貫通孔２ａは、第３の貫通孔２ｂと第４の貫通孔２ｃとから成る。また、第１の枠体２ｄおよび第２の枠体２ｅは、図４に示す例のように単層の絶縁層から形成されていてもよいし、それぞれ２層以上の絶縁層から形成されていてもよい。
　なお、第１の枠体２ｄおよび第２の枠体２ｅから成る第１配線基板２の内部には、内部配線および貫通導体を含んだ配線導体が設けられていてもよい。また、第１配線基板２を形成する第１の枠体２ｄおよび第２の枠体２ｅの内部に設けられたそれぞれの配線導体が、第１の枠体２ｄおよび第２の枠体２ｅの表面に露出した配線導体等によってそれぞれ電気的に接続されていてもよい。
　また、図４に示す例においては、第２の枠体２ｅの内側側面と第１の枠体２ｄの上面とによって段差部が形成されており、この段差部に電子素子接続用パッド３が設けられている。接続部材１３がボンディングワイヤからなるとき、このように、段差部に電子素子接続用パッド３を設けることで、ボンディングワイヤの頂点を低く設けることができる。そのため、蓋体１２と接合部材１４とで電子素子実装用基板１を封止する工程において、ボンディングワイヤ１３と蓋体１２とが接触することを低減することができる。
　（第３の実施形態）
　次に、本発明の第３の実施形態による電子素子実装用基板１および電子装置２１について、図５を参照しつつ説明する。なお、図５に示す電子装置２１は蓋体１２を省略している。
　本実施形態における電子装置２１において、第２の実施形態の電子装置２１と異なる点は、金属板４と第２配線基板６との間の隙間７に接合材１５が充填されている点である。
　図５に示す例では、金属板４と第２配線基板６との間の隙間７は接合材１５で充填されている。このように、隙間７を接合材１５等で充填することで、第１配線基板２が上面から力を加えられた場合においても、第１配線基板２が隙間７に入り込むような応力を受けて撓むことを低減させることができる。そのため第１配線基板２に金属板４の周縁部を起点とした曲げ応力がかかることを抑制することが可能となり、第１配線基板２にクラックまたは割れが発生することを低減することができる。
　また、接合材１５で隙間７を充填することで、隙間７に水分や塵などが入ることを抑制することができる。これにより、第１配線基板２と第２配線基板６とを接合している外部回路接続部材２３、または金属板４と第１配線基板２とを接合している箇所の接合材１５が劣化することを防ぐことが可能となり、剥離を低減することが可能となる。
　なお、隙間７に充填する物質は、図５に示す例では接合材１５であるが、例えば外部回路接続部材２３の一部であってもよいし、他の部材であってもよい。好ましくは、熱硬化性樹脂などの絶縁性の樹脂であると、外部回路接続電極９と金属板４とが短絡することを容易に防ぐことが可能となる。
　隙間７に熱硬化性樹脂等（接合材１５）を充填する方法として、例えば、電子装置２１の隙間７に熱硬化性樹脂を塗布し、リフローして硬化させる方法がある。
　（第４の実施形態）
　次に、本発明の第４の実施形態による電子素子実装用基板１および電子モジュール３０について、図６を参照しつつ説明する。
　本実施形態における電子モジュール３０において、第１の実施形態の電子装置２１と異なる点は、金属板４と第２配線基板６との間の隙間７が上面透視においてレンズ筐体３１と重なっている点である。
　図６には、電子素子１０としてＣＭＯＳセンサー等の撮像素子を実装した電子装置２１の上面にレンズ筐体３１を接合した電子モジュール３０（撮像モジュール）の一例を例示している。
　図６に示す例では、金属板４と第２配線基板６との間の隙間７は、上面透視において、レンズ筐体３１の側壁と重なるように位置している。図６に示す例では、第１配線基板２の上面において前記側壁が配置されない領域には、例えば電子素子接続用パッド３や電子部品２２が実装される。その際、前記構成によれば、電子素子接続用パッド３や電子部品２２が実装される領域の直下には、隙間７が存在しない配置とすることができる。よって、電子部品２２の実装時、または電子素子接続用パッド３へのワイヤボンディング時に、第１配線基板２の上面から力が加えられても、第１配線基板２は第２配線基板６または金属板４の支持によって十分支持されることとなる。よって、第１配線基板２に曲げ応力がかかりにくくなり、第１配線基板２にクラックまたは割れが発生することを低減することが可能となる。
　またこのときの隙間７の幅をｘ２とし、レンズ筐体３１の側壁の幅をｗ２とすると、ｘ２はｗ２の５～４０％程度であることが好ましい。ｘ２をこの範囲とすることで、レンズ筐体３１を実装する工程において第１配線基板２が上面から力を加えられた場合においても、第１配線基板２が撓んで隙間７に入り込むことを低減させることができる。そのため第１配線基板２に金属板４の周縁部を起点とした曲げ応力がかかることを抑制することが可能となり、第１配線基板２にクラックまたは割れが発生することを低減することができる。
　（第５の実施形態）
　次に、本発明の第５の実施形態による電子素子実装用基板１および電子装置２１について、図７を参照しつつ説明する。
　本実施形態における電子装置２１において、第１の実施形態の電子装置２１と異なる点は、第２配線基板６の上下方向の厚みが、金属板４の上下方向の厚みよりも大きい点である。
　図７で示す例では、第２配線基板６の上下方向の厚みは、金属板４の上下方向の厚みよりも大きい。このことで、電子部品１０を実装する工程、電子装置２１に蓋体を設ける工程、または電子モジュール３０を作製するために、レンズ筐体３１等を電子装置２１に実装する工程等において、金属板４が製造装置等と接することを低減させることができる。よって、例えば製造装置のステージとの接触、あるいはステージと接触した状態で上方から加圧されることによって金属板４が変形するのを低減させることができ、電子素子１０の実装において電子素子１０が傾くことを低減させることができる。また、電子部品１０を実装後に金属板４に下面側から応力がかかる、または金属板４が変形をすることで、電子部品１０にストレスが伝達することを低減させることができる。特に近年、電子素子１０が撮像装置である場合に、金属板４は薄型化が要求されており、金属板４が変形しやすくなっているため有効である。また、例えば金属板４と電子部品１０又は第１配線基板２とがグランド電位等で接合されている場合に、外部装置等との接触による意図せぬショートを防ぐこともできる。
　なお、本発明は上述の実施形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を行なうことは可能である。
　また、例えば、図１～図６に示す例では、第１配線基板２の第１の貫通孔２ａや第２配線基板６の第２の貫通孔６ａの開口は矩形状であるが、円形状またはその他の多角形状であっても構わない。
　また、本実施形態における電子素子接続用パッド３の配置、数、形状などは指定されない。

Claims (8)

  1. 　内側部分を第１の貫通孔とし、下面に外部回路接続用電極を有する枠状の第１配線基板と、
    該第１配線基板の下面に前記第１の貫通孔の開口を覆うように設けられた、外縁が前記第１配線基板の外縁と前記第１配線基板の内縁との間に位置し、上面の前記第１配線基板で囲まれる領域に電子素子実装部を有する板状の金属板と、
    前記第１配線基板の下面のうち前記金属板の周囲領域に設けられて、前記外部回路接続用電極に電気的に接続された第２配線基板と
    を有する電子素子実装用基板。
  2. 　前記第２配線基板の上下方向の厚みは、前記金属板の上下方向の厚みと等しいことを特徴とする請求項１に記載の電子素子実装用基板。
  3. 　前記第２配線基板は、内側部分を前記第１配線基板の前記第１の貫通孔よりも大きい第２の貫通孔とする枠状であることを特徴とする請求項１または請求項２に記載の電子素子実装用基板。
  4. 　前記金属板の側面と前記第２配線基板の前記金属板側の側面との間には隙間が設けられていることを特徴とする請求項１乃至請求項３のいずれかに記載の電子素子実装用基板。
  5. 　前記第１配線基板は、内側部分を第３の貫通孔とする第１の枠体と、該第１の枠体の上面に設けられた、内側部分を前記第３の貫通孔よりも大きい第４の貫通孔とする第２の枠体とから成り、前記隙間が上面透視において前記第２の枠体に重なる位置に設けられていることを特徴とする請求項４に記載の電子素子実装用基板。
  6. 　前記第１配線基板は上面に電子素子接続用パッドを有しており、該電子素子接続用パッドが上面透視において前記隙間に重ならない位置に設けられていることを特徴とする請求項４または請求項５に記載の電子素子実装用基板。
  7. 　前記第１配線基板と前記第２配線基板とは外部回路接続部材を介して接続され、前記第１配線基板と前記金属板とは接合材を介して接続されており、前記第２配線基板と前記外部回路接続部材との上下方向の厚みの合計は、前記金属板と前記接合材との上下方向の厚みの合計と等しいことを特徴とする請求項１乃至請求項６のいずれかに記載の電子素子実装用基板。
  8. 　請求項１乃至請求項７のいずれかに記載の電子素子実装用基板と、
    前記金属板の前記電子素子実装部に実装された電子素子とを有する電子装置。
PCT/JP2015/061456 2014-04-23 2015-04-14 電子素子実装用基板および電子装置 WO2015163192A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016514874A JP6502925B2 (ja) 2014-04-23 2015-04-14 電子素子実装用基板および電子装置
CN201580020428.5A CN106233456B (zh) 2014-04-23 2015-04-14 电子元件安装用基板以及电子装置
US15/304,889 US9806005B2 (en) 2014-04-23 2015-04-14 Electronic element mounting substrate and electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-089269 2014-04-23
JP2014089269 2014-04-23

Publications (1)

Publication Number Publication Date
WO2015163192A1 true WO2015163192A1 (ja) 2015-10-29

Family

ID=54332359

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/061456 WO2015163192A1 (ja) 2014-04-23 2015-04-14 電子素子実装用基板および電子装置

Country Status (4)

Country Link
US (1) US9806005B2 (ja)
JP (1) JP6502925B2 (ja)
CN (1) CN106233456B (ja)
WO (1) WO2015163192A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016122978A (ja) * 2014-12-25 2016-07-07 京セラ株式会社 電子素子実装用基板および電子装置
JP2017135141A (ja) * 2016-01-25 2017-08-03 京セラ株式会社 撮像素子実装用基板および撮像装置
JP2017152521A (ja) * 2016-02-24 2017-08-31 京セラ株式会社 撮像素子実装用基板および撮像装置
JP2018010890A (ja) * 2016-07-11 2018-01-18 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール
JP2018186173A (ja) * 2017-04-25 2018-11-22 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール
JP2019009375A (ja) * 2017-06-28 2019-01-17 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール
JP2022082581A (ja) * 2018-12-25 2022-06-02 京セラ株式会社 光学装置用パッケージおよび光学装置
JP2023165232A (ja) * 2022-05-02 2023-11-15 維沃移動通信有限公司 固体撮像素子及び電子機器

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10651107B2 (en) * 2017-09-26 2020-05-12 Electronics And Telecommunications Research Institute Semiconductor device and method for fabricating the same
WO2019107400A1 (ja) * 2017-11-28 2019-06-06 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール
JP2020004901A (ja) * 2018-06-29 2020-01-09 ソニーセミコンダクタソリューションズ株式会社 撮像装置および撮像装置の製造方法
US10573674B2 (en) * 2018-07-19 2020-02-25 Psemi Corporation SLT integrated circuit capacitor structure and methods
WO2020111125A1 (ja) * 2018-11-28 2020-06-04 京セラ株式会社 電子素子実装用基板、および電子装置
WO2020195741A1 (ja) * 2019-03-25 2020-10-01 京セラ株式会社 電子部品及びその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10150122A (ja) * 1996-09-18 1998-06-02 Shinko Electric Ind Co Ltd 半導体パッケージ
JP2003189195A (ja) * 2001-02-28 2003-07-04 Fujitsu Ltd 半導体装置、撮像用半導体装置及びその製造方法
JP2005191448A (ja) * 2003-12-26 2005-07-14 Ibiden Co Ltd エリアイメージセンサモジュール用パッケージ
JP2010205780A (ja) * 2009-02-27 2010-09-16 Olympus Corp 撮像ユニット
JP2011018747A (ja) * 2009-07-08 2011-01-27 Olympus Corp 撮像ユニット
JP2011060920A (ja) * 2009-09-08 2011-03-24 Panasonic Corp 固体撮像装置
WO2013081156A1 (ja) * 2011-11-30 2013-06-06 京セラ株式会社 撮像素子収納用パッケージおよび撮像装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798031B2 (en) 2001-02-28 2004-09-28 Fujitsu Limited Semiconductor device and method for making the same
JP4610414B2 (ja) 2005-03-22 2011-01-12 京セラ株式会社 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造
JP4912917B2 (ja) * 2007-02-22 2012-04-11 京セラ株式会社 回路基板、携帯電子機器及び回路基板の製造方法
US8350377B2 (en) * 2008-09-25 2013-01-08 Wen-Kun Yang Semiconductor device package structure and method for the same
JP2010225919A (ja) * 2009-03-24 2010-10-07 Sony Corp 半導体装置
JP2011114219A (ja) * 2009-11-27 2011-06-09 Kyocera Corp 素子搭載用部品、実装基体および電子装置
US20120037935A1 (en) * 2010-08-13 2012-02-16 Wen-Kun Yang Substrate Structure of LED (light emitting diode) Packaging and Method of the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10150122A (ja) * 1996-09-18 1998-06-02 Shinko Electric Ind Co Ltd 半導体パッケージ
JP2003189195A (ja) * 2001-02-28 2003-07-04 Fujitsu Ltd 半導体装置、撮像用半導体装置及びその製造方法
JP2005191448A (ja) * 2003-12-26 2005-07-14 Ibiden Co Ltd エリアイメージセンサモジュール用パッケージ
JP2010205780A (ja) * 2009-02-27 2010-09-16 Olympus Corp 撮像ユニット
JP2011018747A (ja) * 2009-07-08 2011-01-27 Olympus Corp 撮像ユニット
JP2011060920A (ja) * 2009-09-08 2011-03-24 Panasonic Corp 固体撮像装置
WO2013081156A1 (ja) * 2011-11-30 2013-06-06 京セラ株式会社 撮像素子収納用パッケージおよび撮像装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016122978A (ja) * 2014-12-25 2016-07-07 京セラ株式会社 電子素子実装用基板および電子装置
JP2017135141A (ja) * 2016-01-25 2017-08-03 京セラ株式会社 撮像素子実装用基板および撮像装置
JP2017152521A (ja) * 2016-02-24 2017-08-31 京セラ株式会社 撮像素子実装用基板および撮像装置
JP2018010890A (ja) * 2016-07-11 2018-01-18 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール
JP2018186173A (ja) * 2017-04-25 2018-11-22 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール
JP2019009375A (ja) * 2017-06-28 2019-01-17 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール
JP7005186B2 (ja) 2017-06-28 2022-01-21 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール
JP2022082581A (ja) * 2018-12-25 2022-06-02 京セラ株式会社 光学装置用パッケージおよび光学装置
JP7418484B2 (ja) 2018-12-25 2024-01-19 京セラ株式会社 光学装置用パッケージおよび光学装置
JP2023165232A (ja) * 2022-05-02 2023-11-15 維沃移動通信有限公司 固体撮像素子及び電子機器
JP7431884B2 (ja) 2022-05-02 2024-02-15 維沃移動通信有限公司 固体撮像素子及び電子機器

Also Published As

Publication number Publication date
CN106233456A (zh) 2016-12-14
CN106233456B (zh) 2019-01-01
JP6502925B2 (ja) 2019-04-17
US9806005B2 (en) 2017-10-31
JPWO2015163192A1 (ja) 2017-04-13
US20170186672A1 (en) 2017-06-29

Similar Documents

Publication Publication Date Title
WO2015163192A1 (ja) 電子素子実装用基板および電子装置
JP6068649B2 (ja) 電子素子実装用基板および電子装置
JP6208889B2 (ja) 電子素子実装用基板および電子装置
JP6732932B2 (ja) 撮像素子実装用基体、撮像装置および撮像モジュール
JP2015185622A (ja) 電子素子実装用基板及び電子装置
JP6705861B2 (ja) 電子装置
JP6592102B2 (ja) 電子素子実装用基板および電子装置
JP6677595B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
JP2018061238A (ja) 撮像素子実装用基板、撮像装置および撮像モジュール
JP6141760B2 (ja) 撮像素子搭載用基板及び撮像装置
JP6499042B2 (ja) 撮像素子実装用基板および撮像装置
JP6193753B2 (ja) 撮像素子搭載用基板及び撮像装置
JP6574854B2 (ja) 撮像素子実装用基板および撮像装置
JP6193784B2 (ja) 撮像素子実装用基板及び撮像装置
JP6560076B2 (ja) 撮像装置
JP6418968B2 (ja) 電子部品実装用パッケージ、電子装置および電子モジュール
JP6144578B2 (ja) 撮像素子搭載用基板及び撮像装置
JP6606008B2 (ja) 撮像素子実装用基板、撮像装置および撮像モジュール
JP6400985B2 (ja) 電子素子実装用基板及び電子装置
JP6693754B2 (ja) 撮像素子実装用基板および撮像装置
JP2016103520A (ja) 電子部品実装用パッケージおよび電子装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15783600

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016514874

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15304889

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15783600

Country of ref document: EP

Kind code of ref document: A1