JP6068649B2 - 電子素子実装用基板および電子装置 - Google Patents

電子素子実装用基板および電子装置 Download PDF

Info

Publication number
JP6068649B2
JP6068649B2 JP2015531971A JP2015531971A JP6068649B2 JP 6068649 B2 JP6068649 B2 JP 6068649B2 JP 2015531971 A JP2015531971 A JP 2015531971A JP 2015531971 A JP2015531971 A JP 2015531971A JP 6068649 B2 JP6068649 B2 JP 6068649B2
Authority
JP
Japan
Prior art keywords
wiring board
wiring
metal plate
substrate
electronic element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015531971A
Other languages
English (en)
Other versions
JPWO2015163095A1 (ja
Inventor
山田　浩
浩 山田
拓治 岡村
拓治 岡村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Application granted granted Critical
Publication of JP6068649B2 publication Critical patent/JP6068649B2/ja
Publication of JPWO2015163095A1 publication Critical patent/JPWO2015163095A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、電子素子、例えばＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子、ＬＥＤ（Light Emitting Diode）等の発光素子等の電子部品が搭載される電子素子実装用基板および電子装置に関するものである。
従来から電子素子を電子素子実装用基板に実装した電子装置が知られている。このような電子装置に用いられる電子素子実装用基板として、金属板と、金属板の上面に設けられた枠状の配線基板とを有するものがある。電子装置は、電子素子実装用基板に電子素子が実装され、電子素子実装用基板の上面に蓋体等が設けられて成る。このような電子装置は、金属板上面および配線基板の内側面で形成された凹部に電子素子が実装され、配線基板上面等の表面に設けられた外部回路接続用電極に外部回路等が電気的に接続される（特開２００６−３０３４００号公報参照）。
一般的に、絶縁層から成る配線基板と金属板とでは熱膨張率に差があり、金属板が配線基板と比較して熱膨張率が大きい。そのため、上述の電子素子実装用基板の金属板の上面に電子素子を実装すると、電子素子の作動時に発生した熱によって配線基板と金属板とに熱応力が生じる。この熱応力が、配線基板と金属板とを接着している接合材に集中して、接合材にクラックまたは剥離が発生するおそれがあった。特に、近年の小型化の要求により、配線基板および金属板の接合面積はより小さくなってきており、配線基板と金属板との間に設けられた接合材の剥離が懸念されていた。
本発明の目的は、金属板と配線基板との間に設けられた接合材にクラックまたは剥離が発生することを抑制することができる電子素子実装用基板およびこの電子素子実装用基板を用いた電子装置を提供することにある。
本発明の１つの態様に係る電子素子実装用基板は、内側部分を第１貫通孔とする枠状の
第１配線基板と、該第１配線基板の下面に重なるようにして設けられ、前記第１配線基板に第１接合材を介して電気的に接続された平板状または枠状の第２配線基板と、前記第１配線基板との間に前記第２配線基板を挟むように該第２配線基板の下面に重なるようにして設けられた板状の金属板とを有し、前記第１配線基板の枠内または前記第１配線基板および前記第２配線基板の枠内が電子素子実装空間とされており、前記第２配線基板は、前記第１配線基板および前記金属板よりも弾性率が小さいことを特徴とする。
本発明の１つの態様に係る電子素子実装用基板は、内側部分を第１貫通孔とする枠状の第１配線基板と、該第１配線基板の下面に重なるようにして設けられ、前記第１配線基板に電気的に接続された平板状または枠状の第２配線基板と、前記第１配線基板との間に前記第２配線基板を挟むように該第２配線基板の下面に重なるようにして設けられた板状の金属板とを有し、前記第１配線基板の枠内または前記第１配線基板および前記第２配線基板の枠内が電子素子実装空間とされており、前記第２配線基板は、前記第１配線基板および前記金属板よりも弾性率が小さく、前記第２配線基板は、内側部分を前記第１貫通孔に重なる第２貫通孔とする枠状であり、前記金属板は、前記電子素子実装空間内において前記第２貫通孔から露出する上面に電子素子実装部を有しているとともに、前記第２貫通孔の内側面が前記第１貫通孔の内側面よりも外側に位置していることを特徴とする。
本発明の１つの態様に係る電子素子実装用基板は、内側部分を第１貫通孔とする枠状の第１配線基板と、該第１配線基板の下面に重なるようにして設けられ、前記第１配線基板に電気的に接続された平板状または枠状の第２配線基板と、前記第１配線基板との間に前記第２配線基板を挟むように該第２配線基板の下面に重なるようにして設けられた板状の金属板とを有し、前記第１配線基板の枠内または前記第１配線基板および前記第２配線基板の枠内が電子素子実装空間とされており、前記第２配線基板は、前記第１配線基板および前記金属板よりも弾性率が小さく、前記第１配線基板と前記第２配線基板とが導電性樹脂から成る第１接合材で接合されていることを特徴とする。
本発明の１つの態様に係る電子素子実装用基板は、内側部分を第１貫通孔とする枠状の第１配線基板と、該第１配線基板の下面に重なるようにして設けられ、前記第１配線基板に電気的に接続された平板状または枠状の第２配線基板と、前記第１配線基板との間に前記第２配線基板を挟むように該第２配線基板の下面に重なるようにして設けられた板状の金属板とを有し、前記第１配線基板の枠内または前記第１配線基板および前記第２配線基板の枠内が電子素子実装空間とされており、前記第２配線基板は、前記第１配線基板および前記金属板よりも弾性率が小さく、前記金属板の外縁が前記第２配線基板の外縁よりも内側に位置していることを特徴とする。
本発明の１つの態様に係る電子装置は、上記の電子素子実装用基板と、前記電子素子実装空間内に実装された電子素子とを有する。
本発明の１つの態様に係る電子素子実装用基板によれば、第２配線基板は、第１配線基板と金属板とで挟まれており、かつ、第２配線基板は、第１配線基板および金属板よりも弾性率が小さい。そのため、第１配線基板と金属板とが接合材のみで接着している場合に発生する第１配線基板と金属板との熱膨張率差に起因する熱応力は、比較的弾性率が小さい第２配線基板が変形することによって吸収される。そのため、当該熱応力は抑制されやすくなる。従って、第１配線基板と金属板との間に設けられた接合材の剥離の発生またはクラックの発生を抑制することができる。
本発明の１つの態様に係る電子装置は、上述の電子素子実装用基板を有するので、第１配線基板および金属板の剥離を発生しにくくすることができる。
（ａ）は本発明の第１の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、（ｂ）は（ａ）のＡ−Ａ線に対応する縦断面図である。 （ａ）は本発明の第２の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、（ｂ）は（ａ）のＡ−Ａ線に対応する縦断面図である。 （ａ）は本発明の第３の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、（ｂ）は（ａ）のＡ−Ａ線に対応する縦断面図である。 （ａ）は本発明の第４の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、（ｂ）は（ａ）のＡ−Ａ線に対応する縦断面図である。 （ａ）は本発明の第５の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、（ｂ）は（ａ）のＡ−Ａ線に対応する縦断面図である。 （ａ）は本発明の第６の実施形態に係る電子素子実装用基板および電子装置を示す縦断面図であり、（ｂ）は本発明の第６の実施形態のその他の態様に係る電子素子実装用基板および電子装置を示す縦断面図である。 （ａ）は本発明の第７の実施形態に係る電子素子実装用基板および電子装置を示す縦断面図であり、（ｂ）は本発明の第７の実施形態のその他の態様に係る電子素子実装用基板および電子装置を示す縦断面図である。 （ａ）は本発明の第８の実施形態に係る電子素子実装用基板および電子装置を示す縦断面図である。 本発明の実施形態に係る電子素子実装用基板および電子装置の他の例を示す縦断面図である。
以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。なお、以下の説明では、電子素子実装用基板に電子素子が実装された構成を電子装置とする。電子素子実装用基板および電子装置は、いずれの方向が上方もしくは下方とされてもよいものであるが、便宜的に、直交座標系ｘｙｚを定義するとともに、ｚ方向の正側を上方として上面もしくは下面の語を用いるものとする。
（第１の実施形態）
図１を参照して本発明の第１の実施形態における電子装置２１、および電子素子実装用基板１について説明する。本実施形態における電子装置２１は、電子素子実装用基板１と電子素子１０とを備えている。
図１に示す例において、電子素子実装用基板１は、枠状の第１配線基板２と、第１配線基板２の下面に重なるようにして設けられ、第１配線基板２に電気的に接続された、この例では平板状の第２配線基板６と、第１配線基板２との間に第２配線基板６を挟むように第２配線基板２の下面に重なるようにして設けられた板状の金属板４とを有し、第１配線基板２の枠内が電子素子実装空間１１とされており、第２配線基板６は、第１配線基板２および金属板４よりも弾性率が小さい。
図１に示す例において、枠状の第１配線基板２は、内側部分を第１貫通孔２ａとしている。また、第１配線基板２の枠内に、電子素子実装空間１１が設けられている。
図１に示す例では、第１配線基板２の上面に電子素子接続用パッド３が設けられている。また、第１配線基板２の下面には外部回路接続用電極（図示せず）が設けられていてもよい。
第１配線基板２は、絶縁基板に後述する配線導体が形成されて成る。この絶縁基板の材料には例えば電気絶縁性セラミックスまたは樹脂等が使用される。図１に示す例において、第１配線基板２は、それぞれ前述した材料から成る絶縁層を複数上下に積層して形成されている。
第１配線基板２は、図１に示すように２層の絶縁層で形成されていてもよいし、単層または３層以上の絶縁層で形成されていてもよい。
第１配線基板２の内部には、絶縁層を貫通する貫通導体と絶縁層の層間に配置された内部配線とから成る配線導体が設けられていてもよいし、第１配線基板２は、表面に露出した配線導体を有していてもよい。また、その配線導体によって、外部回路接続用電極と電子素子接続用パッド３とが電気的に接続されていてもよい。
また、第１配線基板２は上面または側面にも外部回路接続用電極が設けられていてもよい。外部回路接続用電極は例えば、第１配線基板２を後述する第２配線基板６または外部装置等に電気的に接続するために設けられる。
図１に示す例では、電子素子１０が電子素子実装空間１１に収納されている。具体的には、電子素子１０は、第１配線基板２の内側面と第２配線基板６の上面とで形成される凹部に収納されている。
図１に示す例においては、第２配線基板６は、第１配線基板２の下面に重なるようにして設けられ、第１配線基板２に電気的に接続されている。
第２配線基板６は、絶縁基板に後述する配線導体が形成されて成る。この絶縁基板の材料には例えば、電気絶縁性セラミックスまたは樹脂等が使用される。図１に示す例において、第２配線基板６は、前述した材料から成る１つの絶縁層から成っている。また、第２配線基板６は、２層以上の絶縁層が上下に重なって形成されていてもよい。
第２配線基板６は、図１に示すように単層の絶縁層で形成されていてもよいし、２層以上の絶縁層で形成されていてもよい。
第２配線基板６が２層以上の絶縁層からなる場合は、第２配線基板６の内部には、各絶縁層を導通させる貫通導体と内部配線とから成る配線導体が設けられていてもよいし、第２配線基板６は、表面に露出した配線導体を有していてもよい。また、その配線導体によって、第１配線基板２と第２配線基板６とが電気的に接続されていてもよい。
図１に示す例においては、第１配線基板２と第２配線基板６とは導電性の第１接合材１５ａで電気的に接合されている。例えば、第１配線基板２の下面に設けられた外部回路接続用電極（不図示）が、第２配線基板６の上面に設けられた外部回路接続用電極（不図示）に、第１接合材１５ａを介して接続される。導電性の第１接合材１５ａの材料は例えば、はんだ等の金属材料、または異方性導電フィルム（ＡＣＦ）等の樹脂材料が挙げられる。また、例えば電子素子１０が撮像素子である場合は、第１接合材１５ａを光を透過し難い色とすることで、第１配線基板２と第２配線基板６との間の隙間等から光が透過するのを低減させることができる。
また、第１配線基板２の下面と第２配線基板６の上面との間の空間において、第１接合材１５ａが設けられていない領域には、絶縁性の接着部材が設けられることが好ましい。この構成によって、第１配線基板２と第２配線基板６との接合強度を向上させることができる。また、上記空間において、複数の第１接合材１５ａ間にできた隙間を通って外部からダストが侵入することを防ぐことができる。また、隣り合う第１接合材１５ａ同士がダスト等で短絡することを低減することができる。
ここで用いられる絶縁性の接着部材の材料としては、例えばビスフェノールＡ型液状エポキシ樹脂等の熱硬化性樹脂が挙げられる。
第１配線基板２および第２配線基板６に設けられた電子素子接続用パッド３、外部回路接続用電極および配線導体は、第１配線基板２および第２配線基板６が電気絶縁性セラミックスから成る場合には、タングステン（Ｗ），モリブデン（Ｍｏ），マンガン（Ｍｎ），銀（Ａｇ）もしくは銅（Ｃｕ）、またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等から成る。
また、第１配線基板２および第２配線基板６に設けられた電子素子接続用パッド３、外部回路接続用電極および配線導体は、第１配線基板２および第２配線基板６が樹脂から成る場合には、銅（Ｃｕ），金（Ａｕ），アルミニウム（Ａｌ），ニッケル（Ｎｉ），クロム（Ｃｒ），モリブデン（Ｍｏ）もしくはチタン（Ｔｉ）、またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等から成る。
第１配線基板２および第２配線基板６に設けられた電子素子接続用パッド３、外部回路接続用電極および配線導体の露出した表面には、めっき層が設けられることが好ましい。この構成によれば、電子素子接続用パッド３、外部回路接続用電極および配線導体の露出表面を保護して酸化を防止できる。また、この構成によれば、電子素子接続用パッド３と電子素子１０とのワイヤボンディング等を介した電気的接続、または第１配線基板２の外部回路接続用電極と第１配線基板２の外部回路接続用電極との電気的接続を良好にできる。めっき層としては、例えば厚さ０．５〜１０μｍのＮｉめっき層を被着させればよい。また、このＮｉめっき層の上に、さらに厚さ０．５〜３μｍの金（Ａｕ）めっき層を被着させてもよい。
図１に示す例において、金属板４は、第１配線基板２とで第２配線基板６を挟むように第２配線基板２の下面に設けられている。
図１に示す例のように、金属板４の外縁は、平面視において第１配線基板２の外縁と重なる位置に位置していてもよい。また、後述するが、金属板４の外縁は、平面視において第２配線基板６の外縁よりも内側または第２配線基板６の外縁よりも外側に位置していてもよい。
また、金属板４の外縁は、第１配線基板２の外縁よりも外側に位置していてもよい。金属板４の外縁が第１配線基板２の外縁よりも外側に位置する場合には、金属板４は、第１配線基板２の外側に位置する外側領域に貫通孔または切欠きを有していてもよい。なお、貫通孔または切欠きは、例えば、電子装置２１と外部装置とを固定する際の孔として用いられる。
金属板４は、例えばステンレス（ＳＵＳ），Ｆｅ−Ｎｉ−Ｃｏ合金，４２アロイ，銅（Ｃｕ），または銅合金等から成る。
また例えば、第１配線基板２の主成分が約５×１０−６／℃〜１０×１０−６／℃の熱膨張率を有する酸化アルミニウム質焼結体である場合には、金属板４は約１０×１０−６／℃の熱膨張率を有するステンレス（ＳＵＳ４１０）であることが好ましい。この場合には、電子装置２１の作動時に第１配線基板２と金属板４との熱収縮差・熱膨張差が小さくなるので、第２配線基板６にかかる熱応力を緩和することができる。
金属板４は、電子素子実装用基板１に実装される電子素子１０が撮像素子である場合には、表面に黒Ｎｉ等の光の吸収をしやすいめっき等を形成していてもよい。金属板４に黒Ｎｉを形成することにより、例えば金属板４で不要な光が乱反射するのを抑制し、画像にノイズ等が発生することを低減させることができる。また例えば、電子素子実装用基板１に実装される電子素子１０が発光素子である場合には、金属板４の表面に銀等の光を反射しやすいめっき等を形成してもよい。金属板４に銀等を形成することにより、光をよく反射して電子装置の輝度を向上させることができる。
図１に示す例において金属板４は、ろう材、熱硬化性樹脂または低融点ガラス等からなる第２接合材１５ｃによって第２配線基板６に接合されている。また、第２接合材１５ｃは異方性導電フィルム（ＡＣＦ）等の導電性を有する物であってもよい。熱硬化性樹脂としては、例えばビスフェノールＡ型液状エポキシ樹脂等が用いられる。第２接合材１５ｃとして、電子素子１０の実装時または作動時の熱によって変性しないものを用いることによって、電子素子１０の実装時または作動時に第２配線基板６と金属板４とが剥離することを良好に抑制することができるので好ましい。また、例えば電子素子１０が撮像素子である場合は、第２接合材１５ｃは光を透過し難い色とすることで、第２配線基板６と金属板４との間から光が透過することを低減させることができる。
一般的に、第１配線基板２と金属板４とは熱膨張率が異なる。例えば、第１配線基板２が酸化アルミニウム焼結体から成る場合には、第１配線基板２の熱膨張率は７．１×１０−６／℃であり、金属板４が、ＳＵＳ３０４から成る場合には、金属板４の熱膨張率は、１７．３×１０−６／℃である。電子素子１０の実装工程、電子素子１０の作動時、または電子素子実装用基板１を作製する工程等において、第１配線基板２および金属板４は加熱される。その際、第１配線基板２と金属板４との熱膨張率の違いによって、両部材間で熱膨張・熱収縮の差が発生する。この第１配線基板２と金属板４との間の熱膨張・熱収縮の差によって、第１配線基板２と金属板４とを接着している接合材に応力が集中する。従って、電子素子実装用基板１が繰り返し加熱されると、第１配線基板２と金属板４とを接合している接合材にクラックまたは剥がれが発生しやすくなる。
このように、従来は、第１配線基板２と金属板４とが接合材で接合されていたが、接合材の厚みが薄いため十分応力が緩和できず、接合材にクラックまたは剥がれが発生しやすかった。また、応力緩和の効果のために接合材の厚みを厚くすると、接着機能が低下するとともに、薄型化の実現が困難となる。
本発明では、比較的弾性率が小さい第２配線基板６が第１配線基板２と金属板４との間に挟まれているので、第１配線基板２と金属板４との熱膨張率差に起因する熱応力が第２配線基板６の変形で緩和され、熱応力を低減することができる。よって、第１接合材１５ａおよび第２接合材１５ｃにおける剥離およびクラックの発生を抑制することができる。
また、前述したように、第２配線基板６は配線導体を有しているので、応力緩和機能だけでなく、配線基板としての機能を兼ねている。よって、応力緩和層とは別体で配線基板を設ける必要がなくなるので、電子素子実装用基板１の全体の厚みを薄くすることができる。
また、第２配線基板６が十分な応力緩和機能を有しており、第２配線基板６の両主面における接合材（第１接合材１５ａ、第２接合材１５ｃ）の厚みを応力緩和のために大きくする必要がないので、前述したように、接合材の接着機能が低下することも抑制できる。
また、第２配線基板６が、第１配線基板２と金属板４との間に挟まれることで、従来技術であれば第１配線基板２と金属板４とを直接接合していた接合材を、第１接合材１５ａおよび第２接合材１５ｃの２つに分けることが可能となる。よって、第１配線基板２と金属板４とに発生する熱応力を分散させることが可能となる。
ここで、弾性率とは、その部材を構成している主な材料の物性値であると解釈してよい。例えば、第１配線基板２および第２配線基板６の弾性率は、これらを構成する絶縁基板の物性値と解釈してよい。また、金属板４の弾性率は、金属板４を構成する金属材料の物性値と解釈してよい。
また、例えば第１配線基板２が酸化アルミニウム質焼結体からなる場合は、第１配線基板２の弾性率は、酸化アルミニウムの物性値としての弾性率と解釈できる。
ここで、第１配線基板２、第２配線基板６および金属板４の材料の具体例を下記に示す。各部材の材料は、上述の解釈に従って、かつ「第２配線基板が、第１配線基板および金属板よりも弾性率が小さい」という関係を満たすように選択してもよい。
第１配線基板２の絶縁基板の材料として使用される電気絶縁性セラミックスとしては、例えば酸化アルミニウム質焼結体，ムライト質焼結体，炭化珪素質焼結体，窒化アルミニウム質焼結体，窒化珪素質焼結体またはガラスセラミックス焼結体等が挙げられる。
第１配線基板２の絶縁基板の材料として使用される樹脂としては、例えばエポキシ樹脂，ポリイミド樹脂，アクリル樹脂，フェノール樹脂またはフッ素系樹脂等が挙げられる。フッ素系樹脂としては、例えば四フッ化エチレン樹脂が挙げられる。
第２配線基板６の絶縁基板の材料として使用される電気絶縁性セラミックスとしては、例えば酸化アルミニウム質焼結体またはガラスセラミック焼結体等が挙げられる。
第２配線基板６の絶縁基板の材料として使用される樹脂としては、例えばエポキシ樹脂，ポリイミド樹脂，アクリル樹脂，フェノール樹脂またはフッ素系樹脂等が挙げられる。フッ素系樹脂としては、例えば四フッ化エチレン樹脂が挙げられる。
第２配線基板６として樹脂材料を使用する場合には、第２配線基板６をいわゆるフレキシブル配線基板としてよい。
金属板４は、例えばステンレス（ＳＵＳ），Ｆｅ−Ｎｉ−Ｃｏ合金，４２アロイ，銅（Ｃｕ）または銅合金等から成る。
各部材の材料の組合せの例を示す。第１配線基板が酸化アルミニウム質焼結体（弾性率：約２００〜３７０ＧＰａ）から成り、金属板４がＳＵＳ３０４（弾性率：約１９０〜２１０ＧＰａ）からなる場合は、第２配線基板６はポリイミド樹脂（弾性率：約３〜７ＧＰａ）から成ればよい。
図１に示す例では、金属板４の外縁は、平面視において第２配線基板６の外縁と重なる位置に位置している。このことによって、例えば、金属板４の外縁が第２配線基板６の外縁よりも内側に位置する場合と比較して、金属板４と第２配線基板６との接合面積を大きくすることができる。そのため、電子素子１０が発熱し、金属板４と第１配線基板２とに熱収縮による熱応力が生じた場合において、第２配線基板６と金属板４との間の第２接合材１５ｃにかかる応力を低減させることができる。そのため、第２配線基板６と金属板４との剥離を低減させることができる。
また、図１に示す例では、第２配線基板６の外縁は、平面視において、第１配線基板２の外縁と重なる位置に位置している。このことによって、例えば第２配線基板６の外縁が第１配線基板２の外縁よりも内側に位置する場合と比較して、第１配線基板２と第２配線基板６との接合面積を大きくすることができる。そのため、電子素子１０が発熱し、第１配線基板２と第２配線基板６とに熱収縮による熱応力が生じた場合において、第１配線基板２と第２配線基板６との間の第１接合材１５ａにかかる応力を低減させることができる。そのため、第１配線基板２と第２配線基板６との剥離を低減させることができる。
また、近年、電子素子１０の多機能化が進んでおり、それに伴い、電子素子接続用パッドおよび外部回路接続用電極の数も増え、接合のために必要な面積も増加している。このとき、第２配線基板６の外縁が、平面視において第１配線基板２の外縁と重なる位置に位置していることで、例えば第２配線基板６の外縁が第１配線基板２の外縁よりも内側に位置する場合と比較して、第１配線基板２と第２配線基板６との接合面積を大きくすることができるとともに、第２配線基板６の配線領域も広くすることができるため、電子素子実装用基板１の多ピン化の対応が容易となる。なお、この効果は、第２配線基板６の外縁が第１配線基板２の外縁よりも外側に位置していることでも同様に得られる。
また、第１配線基板２と第２配線基板６とは、導電性樹脂から成る第１接合材１５ａで接合されていることが好ましい。この構成によれば、第１接合材１５ａがろう材等である場合と比較して、導電性樹脂は弾性率が比較的小さいので、第１接合材１５ａ自体が変形を起こしやすくなる。そのため、第２配線基板６と同様に、第１配線基板２の熱膨張に追従しやすくなり、熱応力を緩和できる。よって、第１配線基板２と第２配線基板６との剥離を低減することができる。
また、第１接合材１５ａは、異方性の導電性樹脂であることが好ましい。この場合には、第１接合材１５ａを電子素子実装空間１１の周囲に沿って全周に設けることにより、第１配線基板２の下面の外部回路接続用電極同士が短絡することを防ぎつつ、空間１１の気密性を維持することができる。
次に、図１を用いて、電子装置２１について説明する。図１に示す例において、電子装置２１は、電子素子実装用基板１と、電子素子実装空間１１に実装された電子素子１０とを有している。また、図１に示す例において、電子装置２１は、電子素子実装用基板１の上面に接合された蓋体１２を有している。
電子素子１０は例えば、ＣＣＤ型またはＣＭＯＳ型等の撮像素子、ＬＥＤ等の発光素子、またはメモリもしくはＡＳＩＣ等の演算素子等が用いられる。図１に示す例においては、電子素子１０の各電極は、接続部材１３（ボンディングワイヤ）によって電子素子接続用パッド３に電気的に接続されている。接続部材１３は、ボンディングワイヤ以外にも金バンプまたははんだ等が使用される。
また、図１に示す例においては、電子素子１０は、接着剤１９を介して、第２配線基板６の上面に配置されている。この接着剤１９は、例えば銀エポキシや熱硬化性樹脂等が使用される。
蓋体１２は、例えば平板状の光学フィルタである。また、蓋体１２は、例えば電子素子１０が撮像素子または発光素子である場合は、ガラス材料または光学フィルタ等の透明度の高い部材が用いられる。また、蓋体１２は、例えば電子素子１０がメモリまたはＡＳＩＣ等の演算素子である場合には金属材料から成る平板であってもよい。蓋体１２は、例えば熱硬化性樹脂または低融点ガラス等の接合部材１４により、第１配線基板２の上面に接合される。
本発明の電子装置２１は、上記構成の電子素子実装用基板１と、電子素子実装空間１１に実装された電子素子１０と、電子素子実装用基板１の第１配線基板２の上面に接合された蓋体１２とを有していることにより、第１配線基板２と金属板４との間に設けられた第１接合材１５ａおよび第２接合材１５ｃの剥離の発生またはクラックの発生を低減することができ、良好な密閉が可能な電子装置２１を提供することができる。
次に、本実施形態の電子素子実装用基板１の製造方法の一例について説明する。
なお、下記で示す製造方法の一例は、多数個取り配線基板を用いた製造方法である。
（１）まず、第１配線基板２を構成するセラミックグリーンシートを形成する。例えば酸化アルミニウム（Ａｌ２Ｏ３）質焼結体である第１配線基板２を得る場合には、Ａｌ２Ｏ３の粉末に焼結助材としてシリカ（ＳｉＯ２），マグネシア（ＭｇＯ）またはカルシア（ＣａＯ）等の粉末を添加し、さらに適当なバインダー、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状にする。その後、従来周知のドクターブレード法またはカレンダーロール法等の成形方法によって、多数個取り用のセラミックグリーンシートを得る。
なお、第１配線基板２が例えば樹脂から成る場合は、所定の形状に成形できるような金型を用いて、トランスファーモールド法またはインジェクションモールド法等で成形することによって第１配線基板２を形成することができる。
また、第１配線基板２は、例えばガラスエポキシ樹脂のように、ガラス繊維から成る基材に樹脂を含浸させたものであってもよい。この場合には、ガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって第１配線基板２を形成できる。
（２）次に、スクリーン印刷法等によって、上記（１）の工程で得られたセラミックグリーンシートに、電子素子接続用パッド３、外部回路接続用電極および貫通導体や内部配線を含んだ配線導体となる部分に金属ペーストを塗布または充填する。
この金属ペーストは、前述した金属材料から成る金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、第１配線基板２との接合強度を高めるために、ガラスあるいはセラミックスを含んでいても構わない。
（３）次に、前述のグリーンシートを金型等によって加工する。第１配線基板２となるグリーンシートの中央部に、枠状の内側部分である第１貫通孔２ａを形成する。
（４）次に、各絶縁層となるセラミックグリーンシートを積層して加圧することにより、第１配線基板２となるセラミックグリーンシート積層体を作製する。また、本工程では、例えば、第１配線基板２のそれぞれの層となるグリーンシート積層体を別個に作製した後に、両者を積層して加圧することにより、第１配線基板２となるグリーンシート積層体を作製してもよい。
（５）次に、このセラミックグリーンシート積層体を約１５００〜１８００℃の温度で焼成して、第１配線基板２が複数配列された多数個取り配線基板を得る。なお、この工程によって、前述した金属ペーストは、第１配線基板２となるセラミックグリーンシートと同時に焼成され、電子素子接続用パッド３、外部回路接続用電極、または配線導体となる。
（６）次に、焼成して得られた多数個取り配線基板を複数の第１配線基板２に分割する。この分割においては、第１配線基板２の外縁となる箇所に沿って多数個取り配線基板に分割溝を形成しておき、この分割溝に沿って破断させて分割する方法、またはスライシング法等によって第１配線基板２の外縁となる箇所に沿って切断する方法等を用いることができる。なお、分割溝は、焼成後にスライシング装置で多数個取り配線基板の厚みよりも小さく切り込むことによって形成することができるが、多数個取り配線基板用のセラミックグリーンシート積層体にカッター刃を押し当てたり、スライシング装置でセラミックグリーンシート積層体の厚みよりも小さく切り込んだりすることによって形成してもよい。
（７）次に、第１配線基板２の下面に接合される第２配線基板６を用意する。第２配線基板６は、例えば電気絶縁性セラミックスまたは樹脂等から成る。製造方法は、例えば（１）〜（６）に記載した第１の配線基板２と同様の方法で作製することができる。また、第２配線基板６がフレキシブル配線基板の場合であれば、例えば、ポリイミドから成る基板の上にフォトレジスト層を形成する工程およびＤＥＳ（Development Etching Stripping）工程等で基板上に形成した回路パターンの上面にポリイミドカバーフィルムを接着する工程を経ることで作製することができる。
（８）次に、第２配線基板６の下面に接合される金属板４を用意する。金属板４は、金属からなる板材に、従来周知のスタンピング金型を用いた打抜き加工やエッチング加工等によって作製される。しかる後、金属板４がＦｅ−Ｎｉ−Ｃｏ合金または４２アロイ，Ｃｕ，銅合金等の金属から成る場合には、その表面にニッケルめっき層および金めっき層を被着してもよい。これにより、金属板４の表面の酸化腐食を有効に防止することができる。なお、このときに被着するめっき層は、実装される電子素子１０の種類によって適宜選択することができる。例えば電子素子１０が撮像素子である場合には、黒Ｎｉめっき等の光を吸収しやすい被膜を被着してもよいし、例えば電子素子１０が発光素子である場合には、銀めっき等の光を反射しやすい被膜を接着してもよい。
（９）次に、第２接合材１５ｃを介して、金属板４を第２配線基板６に接合する。この工程では、ペースト状の熱硬化性樹脂（接着部材）をスクリーン印刷法あるいはディスペンス法等で第２配線基板６または金属板４のいずれか一方の接合面に塗布し、トンネル式の雰囲気炉またはオーブン等で乾燥させた後、第２配線基板６と金属板４とを重ねた状態でトンネル式の雰囲気炉またはオーブン等に通炉させ、約１５０℃で約９０分間加熱することで第２接合材１５ｃを完全に熱硬化させ、第２配線基板６と金属板４とを強固に接着させる。
第２接合材１５ｃは、例えばビスフェノールＡ型液状エポキシ樹脂，ビスフェノールＦ型液状エポキシ樹脂，フェノールノボラック型液状樹脂等からなる主剤に、球状の酸化珪素等から成る充填材，テトラヒドロメチル無水フタル酸等の酸無水物等を主とする硬化剤および着色剤としてカーボン紛末等を添加し、遠心攪拌機等を用いて混合，混練してペースト状にすることによって得られる。
また、第２接合材１５ｃとしては、この他にも例えばビスフェノールＡ型エポキシ樹脂またはビスフェノールＡ変性エポキシ樹脂，ビスフェノールＦ型エポキシ樹脂，フェノールノボラック型エポキシ樹脂，クレゾールノボラック型エポキシ樹脂，特殊ノボラック型エポキシ樹脂，フェノール誘導体エポキシ樹脂，ビスフェノール骨格型エポキシ樹脂等のエポキシ樹脂に、イミダゾール系やアミン系，リン系，ヒドラジン系，イミダゾールアダクト系，アミンアダクト系，カチオン重合系，ジシアンジアミド系等の硬化剤を添加したもの等を使用することができる。
（１０）次に、第１接合材１５ａを介して、第１配線基板２の下面に設けられた外部回路接続用電極と、第２配線基板６の上面に設けられた外部回路接続用電極とを接合する。第１接合材１５ａの材料としては、例えばはんだ等の金属材料、あるいは異方性導電性膜等樹脂が用いられる。
第１接合材１５ａが例えばはんだから成る場合は、第２配線基板６にクリームはんだを塗布し、所定の位置に第１配線基板２を固定して圧力をかけながらリフローすることで接合し、電気的に導通させることができる。
また、例えば第１接合材１５ａが異方性導電性樹脂等から成る場合は、第１配線基板２または第２配線基板６の所定の位置に異方性導電性樹脂から成る第１接合材１５ａを塗布し、押圧して加熱することで、第１配線基板２と第２配線基板６とを接合し、電気的に導通させることができる。
また、前述した通り、隣接する第１接合材１５ａの間に、絶縁性の樹脂等から成る接着部材をさらに配置してもよい。この場合には、第１配線基板２と第２配線基板６との間の空間へ通じる隙間を埋めることができる。
以上のようにして第１配線基板２と第２配線基板６とを接合することで、電子素子実装用基板１を作製することができる。
上記（１）〜（１０）の工程によって、電子素子実装用基板１が得られる。なお、上記（１）〜（１０）の工程順番は必ずしもこの通りに指定されない。例えば、第１配線基板２と第２配線基板６とを接合した後、金属板４を接合してもよい。
このようにして形成された電子素子実装用基板１の電子素子実空間１１に電子素子１０を実装し、電子装置２１を作製することができる。
（第２の実施形態）
次に、本発明の第２の実施形態における電子素子実装用基板１および電子装置２１について、図２を参照しつつ説明する。なお、図２の電子装置２１は蓋体１２の図示を省略している。
本実施形態における電子装置２１において、第１の実施形態の電子装置２１と異なる点は、第２配線基板６が内側部分を第１貫通孔２ａに重なる第２貫通孔６ａとする枠状である点である。
図２に示す例のように、第２配線基板６は、内側部分を第１貫通孔２ａに重なる第２貫通孔６ａとする枠状であり、金属板４は、電子素子実装空間１１内において第２貫通孔６ａから露出する上面に電子素子実装部１１ａを有していることが好ましい。この構成によれば、電子素子１０が第２配線基板６を介さずに金属板４の上面に実装されるので、電子素子１０の作動時に発生した熱の放熱性を高めることができる。そのため、電子素子実装用基板１全体の温度が高温になり難くなり、第１配線基板２と金属板４との熱膨張差による変形が小さくなる。よって、第１配線基板２と金属板４との間に設けられた第１接合材１５ａおよび第２接合材１５ｃにおける剥離の発生またはクラックの発生を低減することができる。また、電子素子１０は、第２配線基板６を介さずに金属板４の上面に実装される。よって、電子素子１０が撮像素子の場合には、レンズから撮像素子の受光面までの焦点距離を変えることなく、第２配線基板６の厚み分、レンズから電子素子実装用基板１の背面（下面）までの距離（カメラモジュールの高さ）を小さくすることが可能となる。
また、図２に示す例では、第２貫通孔６ａの内側面が第１貫通孔２ａの内側面よりも内側に位置している。この構成により、例えば第２貫通孔６ａの内側面が、第１配線基板２の内側面よりも外側に位置している場合と比較して、第１配線基板２と第２配線基板６との接合面積を大きくすることができる。また、このような構成であって、かつ第２配線基板６の外側面が第１配線基板２の外側面よりも外側に位置していることにより、第１配線基板２と第２配線基板６とを接合する際にずれが生じたとしても、設計した接合面積を確実に確保することができる。よって、第１配線基板２と金属板４との間に設けられた第１接合材１５ａおよび第２接合材１５ｃにおける剥離の発生またはクラックの発生を低減させることができる。また、第１接合材１５ａおよびその周囲等に設ける絶縁性の接着部材にフィレットを形成することができる。このことにより、第１配線基板２と第２配線基板６との接合強度を向上させることができる。
第２配線基板６に第２貫通孔６ａを設ける方法としては、例えば金型等を用いて、所定の位置に第２貫通孔６ａを打ち抜く方法、レーザーで第２貫通孔６ａを形成する方法、またはフォトリソグラフィで第２貫通孔６ａを形成する方法等がある。
（第３の実施形態）
次に、本発明の第３の実施形態における電子素子実装用基板１および電子装置２１について、図３を参照しつつ説明する。なお、図３の電子装置２１は蓋体１２の図示を省略している。
本実施形態における電子装置２１において、第２の実施形態の電子装置２１と異なる点は、第２貫通孔６ａの内側面が上面視にて第１貫通孔２ａの内側面と重なる位置に設けられている点である。
図３に示す例では、第２貫通孔６ａの内側面が上面視にて第１貫通孔２ａの内側面と重なる位置に設けられている。このような構成によれば、電子素子１０を第２貫通孔６ａの内側面に近接させて実装することができるので、第１配線基板２の上面に設けられた電子素子接続用パッド３と電子素子１０との距離を短くすることができ、接続部材１３がボンディングワイヤ等からなる場合に、ワイヤーループ長を短くすることができる。ワイヤーループ長を小さくすることで、ボンディングワイヤの抵抗値を低減することができ、温度の上昇を低減させることができる。よって、ボンディングワイヤおよびボンディングワイヤが接続されて信号を受け取る第１配線基板２および第２配線基板６の温度が上昇することを低減することができる。そのため、電子素子実装用基板１全体の温度が高温になり難くなり、第１配線基板２と金属板４との熱膨張差による変形が小さくなる。よって、第１配線基板２と金属板４との間に設けられた第１接合材１５ａおよび第２接合材１５ｃにおける剥離の発生またはクラックの発生を低減することができる。
また、第２貫通孔６ａの内側面が上面視にて第１貫通孔２ａの内側面と重なっていることで、第１配線基板２と第２配線基板６とを接合する工程において接合のずれを目視で確認することが可能であり、第１配線基板２の外部接続端子と第２配線基板の電極との接合のずれの大きさの確認が容易となる。よって工程を簡略化することができる。
（第４の実施形態）
次に、本発明の第４の実施形態における電子素子実装用基板１および電子装置２１について、図４を参照しつつ説明する。なお、図４の電子装置２１は蓋体１２の図示を省略している。
本実施形態における電子装置２１において、第２の実施形態の電子装置２１と異なる点は、第２貫通孔６ａの内側面が第１貫通孔２ａの内側面よりも外側に位置している点、および第２配線基板６の外縁が第１配線基板２の外縁よりも内側に位置に位置している点である。
図４に示す例では、第２配線基板６の第２貫通孔６ａの内側面が第１配線基板２の内側面よりも外側に位置している。この構成によれば、第２配線基板６の内側面を、電子素子実装部１１ａから十分に離すことができる。よって、第２配線基板６を金属板４に接合する工程において、少しのずれが発生したとしても、電子素子実装部１１ａを所定の大きさで確保することが可能となる。
また、図４に示す例では、前記第２配線基板６の外縁（ｘの正方向側以外）が第１配線基板２の外縁よりも内側に位置している。この構成によれば、第１接合材１５ａを、第２配線基板６の外側面から第１配線基板２の下面にかけて、フィレット状に形成することができる。よって、第１配線基板２と第２配線基板６との接合力を向上させることができる。
また、この構成によれば、第１配線基板２と第２配線基板６とを接合する工程において、第１接合材１５ａが第１配線基板２の外側面に広がることを低減させることができる。そのため、第１配線基板２の外側面に薄く広がった第１接合材１５ａと第１配線基板２との熱膨張差に起因する熱応力が発生することを抑制できる。よって、第１接合材１５ａに亀裂が発生し、伸展した亀裂によって第１配線基板２が第２配線基板から剥離することを低減させることができる。
また、第２接合材１５ｃが絶縁性の樹脂からなる場合は、図４に示す例のように、上面視にて、第２接合材１５ｃの内側の端部を、第２貫通孔６ａの内側面よりも内側に位置させることが好ましい。この構成によれば、例えば電子素子１０の発熱または冷却によって金属板４の上面に結露が生じた場合において、第２配線基板６と第２接合材１５ｃとの間に水分が入り込むことを低減することができる。よって、第２配線基板６の下面に露出した配線導体等にマイグレーションが発生することを低減することができる。また、第２配線基板６と金属板４とが結露によって短絡することを低減することができるため、金属板４にマイグレーションが発生することを低減することができる。よって、金属板４と第２接合材１５ｃとの剥離を低減することができる。
（第５の実施例）
次に、本発明の第５の実施形態における電子素子実装用基板１および電子装置２１について、図５を参照しつつ説明する。なお、図５の電子装置２１は蓋体１２の図示を省略している。
本実施形態における電子装置２１において、第４の実施形態の電子装置２１と異なる点は、金属板４の外縁が、第２配線基板６の外縁よりも上面視において内側に位置している点、および第１配線基板２が段差を有する点である。
図５に示す例では、金属板４の外縁が第２配線基板６の外縁（ｘの正方向側以外）よりも内側に位置している。この構成によれば、金属板４が外方に突き出た構成となっていないので、例えばハンドリング等において金属板４が曲がったり変形したりすることを低減できる。よって、第２配線基板６と金属板４とが剥離する可能性を低減できる。また、金属板４が小さいことで、熱膨張による変形を小さくすることができ、第２接合材１５ｃに発生する熱応力を小さくすることができる。よって第２配線基板６と金属板４との剥離を低減させることができる。
また、第２接合材１５ｃは、金属板４の外縁まで広がっていることが好ましい。このことで、第１配線基板２の上面から実装工程等において、圧力を加えた場合に金属板４の外縁を支点として第１配線基板２および第２配線基板６に曲げ応力が加わることを低減することができる。
図５に示す例では、第１配線基板２は、第３貫通孔２ｂを有する第１枠体２ｄの上面に、第４貫通孔２ｃを有する第２枠体２ｅが配置されて形成されている。第３貫通孔２ｂと第４貫通孔２ｃとは連続して第１貫通孔２ａを形成している。また、第２枠体２ｅの内側側面と第１枠体２ｄの上面とによって段差部が形成されており、この段差部に電子素子接続用パッド３が設けられている。接続部材１３がボンディングワイヤからなるとき、このように段差部に電子素子接続用パッド３を設けることで、ボンディングワイヤの頂点を低くすることができる。そのため、蓋体１２と接合部材１４とで電子素子実装用基板１を封止する工程において、ボンディングワイヤと蓋体１２とが接触することを低減することができる。
なお、第１枠体２ｄおよび第２枠体２ｅから成る第１配線基板２の内部には、配線導体が設けられていてもよい。また、第１配線基板２を形成する第１枠体２ｄおよび第２枠体２ｅの内部に設けられたそれぞれの配線導体が、第１の枠体２ｄおよび第２の枠体２ｅの表面に露出した配線導体等によってそれぞれ電気的に接続されていてもよい。
（第６の実施例）
次に、本発明の第６の実施形態における電子素子実装用基板１および電子装置２１について、図６を参照しつつ説明する。なお、図６の電子装置２１は蓋体１２の図示を省略している。
本実施形態における電子装置２１において、第１の実施形態または第２の実施形態の電子装置２１と異なる点は、第２配線基板６の側面または第２貫通孔６ａの内側面に樹脂１５ｂが設けられている点である。
図６（ａ）に示す例では、電子部品実装用基板１は、第２配線基板６の側面に樹脂１５ｂが設けられている。この構成によれば、例えば第２配線基板６を金型による打抜き等で作製する場合に、第２配線基板６の打抜きの断面から粉塵が発生する可能性があるのに対して、第２配線基板６の側面に樹脂１５ｂが設けられていることで、粉塵の発生を低減させることができる。
なお、第２配線基板６の側面を覆うように樹脂１５ｂが設けられていると、上述の粉塵の発生を効果的に抑制することができ、好ましい。
また、樹脂１５ｂが、第１接合材１５ａと第２接合材１５ｃとに、または第１配線基板２と金属板４とに接続していると、第１配線基板２と第２配線基板６との、または第２配線基板２と金属板４との接合強度を向上させることができ、第１接合材１５ａおよび第２接合材１５ｃにおける剥離およびクラックの発生を抑制することができる。
図６（ｂ）に示す例では、電子部品実装用基板１は、第２貫通孔６ａの内側面に樹脂１５ｂが設けられている。この構成によれば、例えば第２配線基板６の第２貫通孔６ａを金型による打抜き等で作製する場合に、第２配線基板６の打抜きの断面から粉塵が発生する可能性があるのに対して、第２貫通孔６ａの内側面に樹脂１５ｂが設けられていることで、の粉塵の発生を低減させることができる。
なお、第２配線基板６の内側面を覆うように樹脂１５ｂが設けられていると、上述の粉塵の発生を効果的に抑制することができ、好ましい。
また、図６（ａ）に示す例と同様に、樹脂１５ｂが第１接合材１５ａと第２接合材１５ｃとに、または第１配線基板２と金属板４とに接続していると、第１配線基板２と第２配線基板６との、または第２配線基板２と金属板４との接合強度を向上させることができる。よって、第１接合材１５ａおよび第２接合材１５ｃにおける剥離およびクラックの発生を抑制することができる。
なお、樹脂１５ｂの材料としては、例えばビスフェノールＡ型液状エポキシ樹脂等の熱硬化性樹脂が挙げられる。熱硬化性樹脂の前駆体を第２配線基板６の側面または第２貫通孔６ａの内側面に塗布してリフロー等で加熱を行なうことで、樹脂１５ｂを設けることができる。
また、第２配線基板６が第２貫通孔６ａを有するとき、電子装置２１は、第２配線基板６の側面および第２貫通孔６ａの内側面の両方に樹脂１５ｂが設けられていてもよい。このことによって、粉塵の発生を低減させることができ、好ましい。
（第７の実施形態）
次に、本発明の第７の実施形態における電子素子実装用基板１および電子装置２１について、図７を参照しつつ説明する。なお、図７の電子装置２１は蓋体１２の図示を省略している。
本実施形態における電子装置２１において、第６の実施形態の電子装置２１と異なる点は、第２配線基板６の第２貫通孔６ａの内側面に樹脂１５ｂが設けられ、樹脂１５ｂは第１配線基板２と金属板４との両方に接触している点である。
図７（ａ）に示す例では、電子部品実装用基板１は、第２配線基板６と金属板４とが第２接合材１５ｃで接合されており、第１接合材１５ａの側面から第２貫通孔６ａの内側面および第２接合材１５ｃの側面にかけて樹脂１５ｂが設けられている。この構成によれば、第１接合材１５ａと第２配線基板６との間、または第２接合材１５ｃと第２配線基板６との間に空隙を有していたとしても、樹脂１５ｂによって空隙を覆うことができる。
また、図７（ａ）に示すように、樹脂１５ｂは第１配線基板２および金属板４と接していることが好ましい。この構成によれば、第１接合材１５ａと第１配線基板２または第２配線基板６との間、または第２接合材１５ｃと第２配線基板６または金属板４との間に空隙を有していたとしても、樹脂１５ｂによって空隙を覆うことができる。よって、第１接合材１５ａまたは第２接合材１５ｃが劣化して接合能力が低下することを低減させることができる。
また、電子素子１０が撮像素子である場合には、樹脂１５ｂを黒色等の光を吸収する色とすることで、電子装置２１の外部から入る不要な光、または金属板４で反射した光が電子素子１０に入射するのを低減させることができる。
図７（ｂ）に示す例では、電子部品実装用基板１は、第１配線基板２と第２配線基板６とが導電性樹脂から成る第１接合材１５ａで接合され、第２配線基板６と金属板４とが第２接合材１５ｃで接合されており、第１接合材１５ａの側面から第２貫通孔６ａの内側面および第２接合材１５ｃの側面にかけて樹脂１５ｂが設けられている。また、図７（ｂ）に示す例では、樹脂１５ｂは第１の接合材１５ａと同様に導電性樹脂から成っており、第１接合材１５ａと樹脂１５ｂとは連なっている。このような場合においても、第１接合材１５ａと第２配線基板６との間、または第２接合材１５ｃと第２配線基板６との間に空隙を有していたとしても、樹脂１５ｂによって空隙を覆うことができる。
ここで、導電性樹脂には、例えば異方性導電フィルム（ＡＣＦ）または異方性導電ペースト（ＡＣＰ）等が挙げられる。
なお、図示していないが、第２接合材１５ｂと第２接合材１５ｃとが例えば熱硬化性樹脂等の同じ材料から成っており、両者が連なっていてもよい。
この場合には、図７（ｂ）のように樹脂１５ｂを設ける方法として、例えば異方性導電フィルムを配置する工程において、異方性導電フィルムの面積を大きくするまたは異方性導電フィルムの厚みを厚く形成して、リフロー等で加熱を行なうことで、この異方性導電フィルムを溶かして樹脂膜とすることによって、樹脂１５ｂを設けることができる。または、第１配線基板２と第２配線基板６とを第１接合材１５ａを介して接合する場合に、接合時の加圧を大きくすることにより、第１接合材１５ａをはみ出させて第２貫通孔の内側面および第２接合材１５ｃの側面にかけて設けるようにすることによって、樹脂１５ｂとすることもできる。
（第８の実施形態）
次に、本発明の第８の実施形態における電子素子実装用基板１および電子装置２１について、図８を参照しつつ説明する。なお、図８の電子装置２１は蓋体１２の図示を省略している。
本実施形態における電子装置２１において、第７の実施形態の電子装置２１と異なる点は、第１接合材１５ａ、樹脂１５ｂおよび第２接合材１５ｃが同じ材料から成っており、それぞれ連なっている点である。
図８に示す例では、第１配線基板２と第２配線基板６とが導電性樹脂から成る第１接合材１５ａで接合され、第２配線基板６と金属板４とが同じく導電性樹脂から成る第２接合材１５ｃで接合されており、第１接合材１５ａの側面から第２貫通孔６ａの内側面および第２接合材１５ｃの側面にかけて同じく導電性樹脂から成る樹脂１５ｂが設けられている。
また、図８に示す例のように第２配線基板６と金属板４とを導電性樹脂等で接合することで、第２配線基板６の下面に設けられた電極と金属板４とを例えば接地電極と同電位で導通させることができる。このことで、第２配線基板６に設けられた配線をシールドする効果を向上させることができるため、電気信号を外部へ良好に伝送することができる。
なお、本発明は上述の実施形態の例に限定されるものではなく、数値などの種々の変更は可能である。
また、例えば、図１〜図８に示す例では、第１配線基板２の第１貫通孔２ａおよび第２配線基板６の第２貫通孔６ａの開口は矩形状であるが、円形状やその他の多角形状であっても構わない。
また、本実施形態における電子素子接続用パッド３の配置、数、形状等は特に指定されない。
また、板状の金属板４は、形状が平板状に限られるものではなく、第２配線基板６が枠状である場合であって、電子素子１０が湾曲したタイプ、例えば湾曲イメージセンサ等の場合に、例えば図９に示す例のように、第２貫通孔６ａと重なる部分において、電子素子１０の湾曲に合わせて湾曲させてもよい。このような構成とすることにより、湾曲した電子素子１０をその形状に合わせて安定して実装することができ、電子素子１０をストレスが抑制して実装することができるものとなる。
また、本実施形態における特徴部分の種々の組合せは、上述の実施形態の例に限定されるものではない。
符合の説明
１・・・・電子素子実装用基板
２・・・・第１配線基板
２ａ・・・第１貫通孔
２ｂ・・・第３貫通孔
２ｃ・・・第４貫通孔
２ｄ・・・第１枠体
２ｅ・・・第２枠体
３・・・・電子素子接続用パッド
４・・・・金属板
６・・・・第２配線基板
６ａ・・・第２貫通孔
１０・・・電子素子
１１・・・電子素子実装空間
１１ａ・・電子素子実装部
１２・・・蓋体
１３・・・接続部材
１４・・・接合部材
１５ａ・・第１接合材
１５ｂ・・樹脂
１５ｃ・・第２接合材
１９・・・接着剤
２０・・・外部回路基板
２１・・・電子装置

Claims (12)

  1. 内側部分を第１貫通孔とする枠状の第１配線基板と、
    該第１配線基板の下面に重なるようにして設けられ、前記第１配線基板に第１接合材を介して電気的に接続された平板状または枠状の第２配線基板と、
    前記第１配線基板との間に前記第２配線基板を挟むように該第２配線基板の下面に重なるようにして設けられた板状の金属板とを有し、
    前記第１配線基板の枠内または前記第１配線基板および前記第２配線基板の枠内が電子素子実装空間とされており、
    前記第２配線基板は、前記第１配線基板および前記金属板よりも弾性率が小さいことを特徴とする電子素子実装用基板。
  2. 内側部分を第１貫通孔とする枠状の第１配線基板と、
    該第１配線基板の下面に重なるようにして設けられ、前記第１配線基板に電気的に接続された平板状または枠状の第２配線基板と、
    前記第１配線基板との間に前記第２配線基板を挟むように該第２配線基板の下面に重なるようにして設けられた板状の金属板とを有し、
    前記第１配線基板の枠内または前記第１配線基板および前記第２配線基板の枠内が電子素子実装空間とされており、
    前記第２配線基板は、前記第１配線基板および前記金属板よりも弾性率が小さく、
    前記第２配線基板は、内側部分を前記第１貫通孔に重なる第２貫通孔とする枠状であり、前記金属板は、前記電子素子実装空間内において前記第２貫通孔から露出する上面に電子素子実装部を有しているとともに、前記第２貫通孔の内側面が前記第１貫通孔の内側面よりも外側に位置していることを特徴とする電子素子実装用基板。
  3. 内側部分を第１貫通孔とする枠状の第１配線基板と、
    該第１配線基板の下面に重なるようにして設けられ、前記第１配線基板に電気的に接続された平板状または枠状の第２配線基板と、
    前記第１配線基板との間に前記第２配線基板を挟むように該第２配線基板の下面に重なるようにして設けられた板状の金属板とを有し、
    前記第１配線基板の枠内または前記第１配線基板および前記第２配線基板の枠内が電子素子実装空間とされており、
    前記第２配線基板は、前記第１配線基板および前記金属板よりも弾性率が小さく、前記第１配線基板と前記第２配線基板とが導電性樹脂から成る第１接合材で接合されていることを特徴とする電子素子実装用基板。
  4. 内側部分を第１貫通孔とする枠状の第１配線基板と、
    該第１配線基板の下面に重なるようにして設けられ、前記第１配線基板に電気的に接続された平板状または枠状の第２配線基板と、
    前記第１配線基板との間に前記第２配線基板を挟むように該第２配線基板の下面に重なるようにして設けられた板状の金属板とを有し、
    前記第１配線基板の枠内または前記第１配線基板および前記第２配線基板の枠内が電子素子実装空間とされており、
    前記第２配線基板は、前記第１配線基板および前記金属板よりも弾性率が小さく、前記金属板の外縁が前記第２配線基板の外縁よりも内側に位置していることを特徴とする電子素子実装用基板。
  5. 前記第２配線基板は、内側部分を前記第１貫通孔に重なる第２貫通孔とする枠状であり、
    前記金属板は、前記電子素子実装空間内において前記第２貫通孔から露出する上面に電子素子実装部を有していることを特徴とする請求項１、請求項３または請求項４のいずれか１つに記載の電子素子実装用基板。
  6. 前記第２貫通孔の内側面が前記第１貫通孔の内側面よりも内側に位置していることを特徴とする請求項２または請求項５に記載の電子素子実装用基板。
  7. 前記第２配線基板の外縁が前記第１配線基板の外縁よりも内側に位置していることを特徴とする請求項１乃至請求項６のいずれかに記載の電子素子実装用基板。
  8. 前記第２配線基板の側面に樹脂が設けられていることを特徴とする請求項１乃至請求項７のいずれかに記載の電子素子実装用基板。
  9. 前記第２貫通孔の内側面に樹脂が設けられていることを特徴とする請求項２、請求項５または請求項６のいずれか１つに記載の電子素子実装用基板。
  10. 前記第２配線基板と前記金属板とが第２接合材で接合されており、前記第１接合材の側面から前記第２配線基板の側面および前記第２接合材の側面にかけて樹脂が設けられていることを特徴とする請求項３に記載の電子素子実装用基板。
  11. 前記第１配線基板と前記第２配線基板とが導電性樹脂から成る第１接合材で接合され、前記第２配線基板と前記金属板とが第２接合材で接合されており、
    前記第１接合材の側面から前記第２貫通孔の内側面および前記第２接合材の側面にかけて樹脂が設けられていることを特徴とする請求項２、請求項５または請求項６のいずれか１つに記載の電子素子実装用基板。
  12. 請求項１乃至請求項１１のいずれかに記載の電子素子実装用基板と、
    前記電子素子実装空間内に実装された電子素子とを有する電子装置。
JP2015531971A 2014-04-23 2015-03-30 電子素子実装用基板および電子装置 Active JP6068649B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014089265 2014-04-23
JP2014089265 2014-04-23
PCT/JP2015/059954 WO2015163095A1 (ja) 2014-04-23 2015-03-30 電子素子実装用基板および電子装置

Publications (2)

Publication Number Publication Date
JP6068649B2 true JP6068649B2 (ja) 2017-01-25
JPWO2015163095A1 JPWO2015163095A1 (ja) 2017-04-13

Family

ID=54332263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015531971A Active JP6068649B2 (ja) 2014-04-23 2015-03-30 電子素子実装用基板および電子装置

Country Status (4)

Country Link
US (1) US9596751B2 (ja)
JP (1) JP6068649B2 (ja)
CN (1) CN105210183B (ja)
WO (1) WO2015163095A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3196940B1 (en) * 2014-09-19 2019-07-10 KYOCERA Corporation Substrate for mounting electronic element, and electronic device
US10720394B2 (en) 2015-11-19 2020-07-21 Kyocera Corporation Electronic component mounting board and electronic device
JP6693754B2 (ja) * 2016-01-25 2020-05-13 京セラ株式会社 撮像素子実装用基板および撮像装置
JP2017152521A (ja) * 2016-02-24 2017-08-31 京セラ株式会社 撮像素子実装用基板および撮像装置
JP6720633B2 (ja) * 2016-03-29 2020-07-08 セイコーエプソン株式会社 電気光学装置、電気光学ユニットおよび電子機器
CN109155288B (zh) * 2016-05-20 2022-02-08 京瓷株式会社 电子元件安装用基板和电子装置
JP6673773B2 (ja) * 2016-07-28 2020-03-25 京セラ株式会社 配線基板
WO2018073952A1 (ja) * 2016-10-21 2018-04-26 富士機械製造株式会社 電子部品実装機
CN109841590A (zh) * 2017-11-28 2019-06-04 恩智浦美国有限公司 用于具有j引线和鸥翼引线的集成电路装置的引线框
US11276617B2 (en) * 2017-11-28 2022-03-15 Kyocera Corporation Electronic device mounting board, electronic package, and electronic module
JP6440917B1 (ja) 2018-04-12 2018-12-19 三菱電機株式会社 半導体装置
CN112585744A (zh) * 2018-08-29 2021-03-30 京瓷株式会社 布线基板、电子装置以及电子模块
JP7210191B2 (ja) * 2018-08-30 2023-01-23 京セラ株式会社 電子素子実装用基板、電子装置、および電子モジュール
JP2020088066A (ja) * 2018-11-20 2020-06-04 キヤノン株式会社 電子部品および機器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03261165A (ja) * 1990-03-12 1991-11-21 Hitachi Ltd 半導体装置
JP2000048952A (ja) * 1998-07-30 2000-02-18 Tdk Corp 有機ｅｌ素子モジュール
JP2001267443A (ja) * 2000-03-14 2001-09-28 Kyocera Corp 半導体素子収納用パッケージ
JP2003197800A (ja) * 2001-12-25 2003-07-11 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
US20070029664A1 (en) * 2005-08-05 2007-02-08 Cree Microwave, Llc. Integrated circuit package and method of assembling the same
JP2011228591A (ja) * 2010-04-22 2011-11-10 Kyocera Corp 素子収納用パッケージ、およびこれを備えた電子装置
JP2012049224A (ja) * 2010-08-25 2012-03-08 Kyocera Corp 実装構造体および実装構造体の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4993148A (en) * 1987-05-19 1991-02-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a circuit board
JP3292798B2 (ja) * 1995-10-04 2002-06-17 三菱電機株式会社 半導体装置
US6633005B2 (en) * 2001-10-22 2003-10-14 Micro Mobio Corporation Multilayer RF amplifier module
TW582100B (en) * 2002-05-30 2004-04-01 Fujitsu Ltd Semiconductor device having a heat spreader exposed from a seal resin
US6921971B2 (en) * 2003-01-15 2005-07-26 Kyocera Corporation Heat releasing member, package for accommodating semiconductor element and semiconductor device
JP4497919B2 (ja) * 2003-12-26 2010-07-07 イビデン株式会社 エリアイメージセンサモジュール用パッケージ
US7948069B2 (en) * 2004-01-28 2011-05-24 International Rectifier Corporation Surface mountable hermetically sealed package
JP4610414B2 (ja) * 2005-03-22 2011-01-12 京セラ株式会社 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造
JP2010073767A (ja) * 2008-09-17 2010-04-02 Jtekt Corp 多層回路基板
US8350377B2 (en) * 2008-09-25 2013-01-08 Wen-Kun Yang Semiconductor device package structure and method for the same
JP4760930B2 (ja) * 2009-02-27 2011-08-31 株式会社デンソー Ｉｃ搭載基板、多層プリント配線板、及び製造方法
JP4798237B2 (ja) * 2009-03-09 2011-10-19 株式会社デンソー Ｉｃ搭載基板、及び多層プリント配線板
US8865525B2 (en) * 2010-11-22 2014-10-21 Bridge Semiconductor Corporation Method of making cavity substrate with built-in stiffener and cavity substrate manufactured thereby
JP5847165B2 (ja) * 2011-04-22 2016-01-20 三菱電機株式会社 半導体装置
US20130337648A1 (en) * 2012-06-14 2013-12-19 Bridge Semiconductor Corporation Method of making cavity substrate with built-in stiffener and cavity
JP6152254B2 (ja) * 2012-09-12 2017-06-21 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03261165A (ja) * 1990-03-12 1991-11-21 Hitachi Ltd 半導体装置
JP2000048952A (ja) * 1998-07-30 2000-02-18 Tdk Corp 有機ｅｌ素子モジュール
JP2001267443A (ja) * 2000-03-14 2001-09-28 Kyocera Corp 半導体素子収納用パッケージ
JP2003197800A (ja) * 2001-12-25 2003-07-11 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
US20070029664A1 (en) * 2005-08-05 2007-02-08 Cree Microwave, Llc. Integrated circuit package and method of assembling the same
JP2011228591A (ja) * 2010-04-22 2011-11-10 Kyocera Corp 素子収納用パッケージ、およびこれを備えた電子装置
JP2012049224A (ja) * 2010-08-25 2012-03-08 Kyocera Corp 実装構造体および実装構造体の製造方法

Also Published As

Publication number Publication date
WO2015163095A1 (ja) 2015-10-29
US9596751B2 (en) 2017-03-14
US20160128181A1 (en) 2016-05-05
JPWO2015163095A1 (ja) 2017-04-13
CN105210183B (zh) 2018-06-12
CN105210183A (zh) 2015-12-30

Similar Documents

Publication Publication Date Title
JP6068649B2 (ja) 電子素子実装用基板および電子装置
JP6208889B2 (ja) 電子素子実装用基板および電子装置
WO2015163192A1 (ja) 電子素子実装用基板および電子装置
JP6363495B2 (ja) 電子素子実装用基板および電子装置
JP6235713B2 (ja) 撮像素子実装用基板および撮像装置
JP6592102B2 (ja) 電子素子実装用基板および電子装置
JP2018139309A (ja) 電子装置
JP2018010890A (ja) 電子素子実装用基板、電子装置および電子モジュール
JP6141760B2 (ja) 撮像素子搭載用基板及び撮像装置
JP2015225892A (ja) 撮像素子実装用基板及び撮像装置
JP6499042B2 (ja) 撮像素子実装用基板および撮像装置
JP6193753B2 (ja) 撮像素子搭載用基板及び撮像装置
JP2017152521A (ja) 撮像素子実装用基板および撮像装置
JP6560076B2 (ja) 撮像装置
JP6574854B2 (ja) 撮像素子実装用基板および撮像装置
JP6418968B2 (ja) 電子部品実装用パッケージ、電子装置および電子モジュール
JP6606008B2 (ja) 撮像素子実装用基板、撮像装置および撮像モジュール
JP6144578B2 (ja) 撮像素子搭載用基板及び撮像装置
JP6193784B2 (ja) 撮像素子実装用基板及び撮像装置
JP2016103520A (ja) 電子部品実装用パッケージおよび電子装置
JP6400985B2 (ja) 電子素子実装用基板及び電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161222

R150 Certificate of patent or registration of utility model

Ref document number: 6068649

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150