JP2012049224A - 実装構造体および実装構造体の製造方法 - Google Patents
実装構造体および実装構造体の製造方法 Download PDFInfo
- Publication number
- JP2012049224A JP2012049224A JP2010188096A JP2010188096A JP2012049224A JP 2012049224 A JP2012049224 A JP 2012049224A JP 2010188096 A JP2010188096 A JP 2010188096A JP 2010188096 A JP2010188096 A JP 2010188096A JP 2012049224 A JP2012049224 A JP 2012049224A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic frame
- heat dissipation
- electronic component
- mounting structure
- thermosetting resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】 実装構造体1であって、放熱基板2と、放熱基板2上に低融点合金3を介して実装された電子部品4と、放熱基板2上に電子部品4を取り囲むように設けられ、低融点合金3よりも高融点の熱硬化性樹脂5を介して接合されたセラミック枠体6と、セラミック枠体6上に設けられ、セラミック枠体6の内外を電気的に接続する接続端子7と、セラミック枠体6上に設けられ、電子部品4を被覆するようにセラミック枠体6と重なる領域に設けられた蓋体8と、を備えている。セラミック枠体6内の気密性を向上させることが可能な実装構造体1となる。
【選択図】図1
Description
図1は、本実施形態に係る実装構造体を示す概観斜視図である。また、図2は、本実施形態に係る実装構造体の平面図であって、蓋体を取り除いた状態を示している。また、図3は、本実施形態に係る実装構造体の断面図であって、図2のA−A’の仮想線に沿った断面図である。実装構造体1は、テレビ等の家電機器、携帯電話またはコンピュータ機器等の電子機器に用いるものである。特に、マイクロ波またはミリ波等の高周波で用いられる電子機器の高周波回路に用いられる。
00℃以上380℃以下に設定されている。さらに、低融点合金3の融点の温度は、セラミック枠体6を放熱基板2に接合した熱硬化性樹脂5の熱分解温度の温度よりも低く設定されている。なお、低融点合金3の熱伝導率は、例えば200W/(m・K)以上320W/(m・K)以下に設定されている。そして、熱硬化性樹脂5の熱伝導率よりも大きくなるように設定されている。
硬化性樹脂5が、セラミック枠体6の下面からはみ出さないように設けられることで、セラミック枠体6で囲まれる領域内には形成されない。電子部品4にて発生する熱は、セラミック枠体6で囲まれる領域には熱硬化性樹脂5が存在せず、放熱基板2の上面の露出する面積が大きいため、セラミック枠体6内にこもる熱が熱硬化性樹脂5に伝わりにくく、放熱基板2から外部に向かって放熱されやすくすることができる。その結果、セラミック枠体6が高温になるのを抑制することができ、放熱基板2に対してセラミック枠体6を良好に固定し続けることができる。
とで、セラミック枠体6の熱変形によってセラミック枠体6から受ける応力を、接合樹脂9が変形することにより緩和することができる。
ここで、図1に示す実装構造体1の製造方法を説明する。まず、放熱基板2を準備する。放熱基板2は、溶融した金属材料を型枠に鋳込んだ固化させたインゴットに対して、金属加工法を用いることで、所定形状に製作される。そして、型枠から取り出す放熱基板2を作製することができる。
本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。以下、本実施形態の変形例1について説明する。なお、本実施形態の変形例1に係る実装構造体のうち、本実施形態に係る実装構造体と同様な部分については、同一の符号を付して適宜説明を省略する。
以下、本実施形態の変形例2に係る実装構造体のうち、本実施形態に係る実装構造体または変形例1と同様な部分については、同一の符号を付して適宜説明を省略する。
、接合樹脂9が劣化することによって放熱基板2に対してセラミック枠体6が剥離する虞がある。
2 放熱基板
3 低融点合金
4 電子部品
5 熱硬化性樹脂
6 セラミック枠体
7 接続端子
8 蓋体
9 接合樹脂
10 接合材
R 実装領域
Claims (6)
- 放熱基板と、
該放熱基板上に低融点合金を介して実装された電子部品と、
前記放熱基板上に前記電子部品を取り囲むように設けられ、前記低融点合金の融点よりも高い熱分解温度の熱硬化性樹脂を介して接合されたセラミック枠体と、
該セラミック枠体上に設けられ、該セラミック枠体の内外を電気的に接続する接続端子と、
前記セラミック枠体上に設けられ、前記電子部品を被覆するように前記セラミック枠体と重なる領域に設けられた蓋体と、を備えたことを特徴とする実装構造体。 - 請求項1に記載の実装構造体であって、
前記セラミック枠体の上面は、前記接続端子と重なる領域に第1メタライズ層が形成されており、
前記セラミック枠体の下面は、平面透視して前記第1メタライズ層と重なる領域に第2メタライズ層が形成されていることを特徴とする実装構造体。 - 請求項2に記載の実装構造体であって、
前記接続端子の前記セラミック枠体と重なる領域は、前記接続端子の前記セラミック枠体と重ならない領域よりも小さいことを特徴とする実装構造体。 - 請求項2に記載の実装構造体であって、
前記熱硬化性樹脂は、前記セラミック枠体の前記下面の直下に収まるように形成されていることを特徴とする実装構造体。 - 請求項1に記載の実装構造体であって、
前記低融点合金は、前記熱硬化性樹脂よりも熱伝導率が大きいことを特徴とする実装構造体。 - 電子部品の実装領域を有する放熱基板を準備する工程と、
前記放熱基板上に、前記実装領域を取り囲むように熱硬化性樹脂を介してセラミック枠体を接合する工程と、
前記実装領域に前記熱硬化性樹脂の熱分解温度よりも低い温度で、低融点合金を介して電子部品を接合する工程と、
を備えることを特徴とする実装構造体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010188096A JP2012049224A (ja) | 2010-08-25 | 2010-08-25 | 実装構造体および実装構造体の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010188096A JP2012049224A (ja) | 2010-08-25 | 2010-08-25 | 実装構造体および実装構造体の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012049224A true JP2012049224A (ja) | 2012-03-08 |
Family
ID=45903792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010188096A Pending JP2012049224A (ja) | 2010-08-25 | 2010-08-25 | 実装構造体および実装構造体の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012049224A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015026725A (ja) * | 2013-07-26 | 2015-02-05 | 京セラ株式会社 | 半導体素子収納用パッケージおよびこれを備えた実装構造体 |
WO2015163095A1 (ja) * | 2014-04-23 | 2015-10-29 | 京セラ株式会社 | 電子素子実装用基板および電子装置 |
WO2017200011A1 (ja) * | 2016-05-20 | 2017-11-23 | 京セラ株式会社 | 電子素子実装用基板および電子装置 |
US11901268B2 (en) | 2019-06-25 | 2024-02-13 | NGK Electronics Devices, Inc. | Package with an electrode-attached frame supported by a heat sink, and method for manufacturing power semiconductor module provided therewith |
US11978682B2 (en) | 2019-06-25 | 2024-05-07 | NGK Electronics Devices, Inc. | Package, and method for manufacturing power semiconductor module |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63107055A (ja) * | 1986-06-02 | 1988-05-12 | Fujitsu Ltd | 集積回路用パッケ−ジ |
JPH05166970A (ja) * | 1991-12-16 | 1993-07-02 | Hitachi Ltd | 半導体装置 |
JPH09283647A (ja) * | 1996-04-16 | 1997-10-31 | Kyocera Corp | 半導体素子収納用パッケージ |
JP2003282751A (ja) * | 2002-03-20 | 2003-10-03 | Sumitomo Metal Electronics Devices Inc | 高周波用パッケージならびに高周波用パワーモジュール基板及びその製造方法 |
JP2008198809A (ja) * | 2007-02-14 | 2008-08-28 | Sumitomo Metal Electronics Devices Inc | 電子部品収納用パッケージの製造方法 |
-
2010
- 2010-08-25 JP JP2010188096A patent/JP2012049224A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63107055A (ja) * | 1986-06-02 | 1988-05-12 | Fujitsu Ltd | 集積回路用パッケ−ジ |
JPH05166970A (ja) * | 1991-12-16 | 1993-07-02 | Hitachi Ltd | 半導体装置 |
JPH09283647A (ja) * | 1996-04-16 | 1997-10-31 | Kyocera Corp | 半導体素子収納用パッケージ |
JP2003282751A (ja) * | 2002-03-20 | 2003-10-03 | Sumitomo Metal Electronics Devices Inc | 高周波用パッケージならびに高周波用パワーモジュール基板及びその製造方法 |
JP2008198809A (ja) * | 2007-02-14 | 2008-08-28 | Sumitomo Metal Electronics Devices Inc | 電子部品収納用パッケージの製造方法 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015026725A (ja) * | 2013-07-26 | 2015-02-05 | 京セラ株式会社 | 半導体素子収納用パッケージおよびこれを備えた実装構造体 |
WO2015163095A1 (ja) * | 2014-04-23 | 2015-10-29 | 京セラ株式会社 | 電子素子実装用基板および電子装置 |
CN105210183A (zh) * | 2014-04-23 | 2015-12-30 | 京瓷株式会社 | 电子元件安装用基板以及电子装置 |
JP6068649B2 (ja) * | 2014-04-23 | 2017-01-25 | 京セラ株式会社 | 電子素子実装用基板および電子装置 |
WO2017200011A1 (ja) * | 2016-05-20 | 2017-11-23 | 京セラ株式会社 | 電子素子実装用基板および電子装置 |
JPWO2017200011A1 (ja) * | 2016-05-20 | 2018-06-21 | 京セラ株式会社 | 電子素子実装用基板および電子装置 |
CN109155288A (zh) * | 2016-05-20 | 2019-01-04 | 京瓷株式会社 | 电子元件安装用基板和电子装置 |
US10580711B2 (en) | 2016-05-20 | 2020-03-03 | Kyocera Corporation | Electronic device mounting board and electronic package |
CN109155288B (zh) * | 2016-05-20 | 2022-02-08 | 京瓷株式会社 | 电子元件安装用基板和电子装置 |
US11901268B2 (en) | 2019-06-25 | 2024-02-13 | NGK Electronics Devices, Inc. | Package with an electrode-attached frame supported by a heat sink, and method for manufacturing power semiconductor module provided therewith |
US11978682B2 (en) | 2019-06-25 | 2024-05-07 | NGK Electronics Devices, Inc. | Package, and method for manufacturing power semiconductor module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102608133B1 (ko) | 반도체 장치 | |
US6261868B1 (en) | Semiconductor component and method for manufacturing the semiconductor component | |
KR101907953B1 (ko) | 일체형 다이아몬드 열 스프레더를 갖는 전자 장치 컴포넌트 | |
JP5518086B2 (ja) | 素子収納用パッケージおよび実装構造体 | |
JP6329238B2 (ja) | 素子収納用パッケージおよび実装構造体 | |
JP2012049224A (ja) | 実装構造体および実装構造体の製造方法 | |
JP3632960B2 (ja) | 半導体装置 | |
JP3816821B2 (ja) | 高周波用パワーモジュール基板及びその製造方法 | |
JP2015103619A (ja) | 素子収納用パッケージおよび実装構造体 | |
US11521921B2 (en) | Semiconductor device package assemblies and methods of manufacture | |
EP3751603A2 (en) | Semiconductor package with a heat sink bonded to a semiconductor chip with a bonding layer and to a molding material with a thermal interface material | |
JP5361663B2 (ja) | 素子収納用パッケージ、並びに実装構造体 | |
JP2007115793A (ja) | 高放熱型電子部品収納用パッケージ | |
US20160071777A1 (en) | Semiconductor package and semiconductor device | |
CN112786456A (zh) | 半导体封装件以及相关方法 | |
JP5725886B2 (ja) | 素子収納用パッケージおよび実装構造体 | |
JP6760788B2 (ja) | 半導体パッケージ、および半導体装置 | |
JP2003229521A (ja) | 半導体モジュール及びその製造方法 | |
JP2013157492A (ja) | 素子収納用パッケージ、および実装構造体 | |
EP3951866A1 (en) | Semiconductor substrate arrangement and method for producing the same | |
JP6162520B2 (ja) | 半導体素子収納用パッケージおよびこれを備えた実装構造体 | |
JP2006013241A (ja) | 半導体装置用パッケージ、および半導体装置 | |
JP5334746B2 (ja) | 素子収納用パッケージ、並びに実装構造体 | |
JP2006041272A (ja) | 半導体装置用パッケージ、および半導体装置 | |
JP2014160697A (ja) | 素子収納用パッケージ、並びに実装構造体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130716 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140704 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150127 |