JPH05166970A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05166970A JPH05166970A JP3331693A JP33169391A JPH05166970A JP H05166970 A JPH05166970 A JP H05166970A JP 3331693 A JP3331693 A JP 3331693A JP 33169391 A JP33169391 A JP 33169391A JP H05166970 A JPH05166970 A JP H05166970A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- groove
- package
- stem
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 高周波パワトランジスタ用のパッケージにお
いて、耐湿性を向上する。 【構成】 素子を搭載したステム突出部と電極取出し用
リードを取りつけた絶縁枠体との間の絶縁用溝部を絶縁
材で埋め込むことにより、外部から浸入した水分が溝部
にたまるのを防止する。
いて、耐湿性を向上する。 【構成】 素子を搭載したステム突出部と電極取出し用
リードを取りつけた絶縁枠体との間の絶縁用溝部を絶縁
材で埋め込むことにより、外部から浸入した水分が溝部
にたまるのを防止する。
Description
【０００１】本発明は半導体装置、特に高周波パワトラ
ンジスタの特殊パーッケージにおける耐湿技術に関す
る。
ンジスタの特殊パーッケージにおける耐湿技術に関す
る。
【０００２】
【従来の技術】高周波発振器用プッシュプル回路に使用
される高周波パワトランジスタは、ツインＲＦ−ＰＡＫ
と称させる特殊パッケージに素子が封止されているのが
普通である。この特殊パッケージの構造は、図１に示す
ように、金属ステム１の上面に２つの突出部２が形成さ
れ、各突出部２を囲み、溝３を隔ててそれぞれセラミッ
クの枠体４で囲み、突出部２の上に３つの電極を有する
半導体素子５が搭載され、その表面の２つの電極はセラ
ミック枠体４上のリード取出し部６にボンディングワイ
ヤを介し電気的に接続されている。
される高周波パワトランジスタは、ツインＲＦ−ＰＡＫ
と称させる特殊パッケージに素子が封止されているのが
普通である。この特殊パッケージの構造は、図１に示す
ように、金属ステム１の上面に２つの突出部２が形成さ
れ、各突出部２を囲み、溝３を隔ててそれぞれセラミッ
クの枠体４で囲み、突出部２の上に３つの電極を有する
半導体素子５が搭載され、その表面の２つの電極はセラ
ミック枠体４上のリード取出し部６にボンディングワイ
ヤを介し電気的に接続されている。
【０００３】各素子とそれに対応するリードの電極接続
部はセラミック・キャップなどのパッケージ部材７で覆
い、エポキシ系の接着剤で熱封止するようになってい
る。従来においては、図５に示すように上記パッケージ
部材７で封止するに先立って、ステムの突出部２上でボ
ンディング後の半導体素子側面に樹脂８を塗布ないし滴
下して覆っている。
部はセラミック・キャップなどのパッケージ部材７で覆
い、エポキシ系の接着剤で熱封止するようになってい
る。従来においては、図５に示すように上記パッケージ
部材７で封止するに先立って、ステムの突出部２上でボ
ンディング後の半導体素子側面に樹脂８を塗布ないし滴
下して覆っている。
【０００４】
【発明が解決しようとする課題】従来のパッケージ構造
では、半導体素子の近傍のみを樹脂で覆っているだけで
あるから、熱シールによるキャップ接着のために、耐湿
性試験（例えばＰＣＴ）を行なうなど、図５に示すよう
にこのキャップ接着部の隙間から水分９が浸入し、ステ
ム突出部２と枠体４との間の溝３の部分に水分がたまり
やすく、この水分のために電極間のリーク不良となる現
象が生じた。
では、半導体素子の近傍のみを樹脂で覆っているだけで
あるから、熱シールによるキャップ接着のために、耐湿
性試験（例えばＰＣＴ）を行なうなど、図５に示すよう
にこのキャップ接着部の隙間から水分９が浸入し、ステ
ム突出部２と枠体４との間の溝３の部分に水分がたまり
やすく、この水分のために電極間のリーク不良となる現
象が生じた。
【０００５】半導体装置の耐湿性を向上させる一つの手
段としては、キャップを気密シール（例えば、Ａｕ−Ｓ
ｎ合金による気密封止）し、外からの水分の浸入を押え
ることが考えられるが、ステム上の電極をセラミックの
中に完全に埋め込む必要があり、そうすればステムの単
価が大幅に増大し、原価的に問題がある。解決しようと
する問題点は、キャップの接着構造は従来通り接着剤を
使うものとし、封止後に溝内に水分がたまることによる
電極間リーク不良を防止することである。
段としては、キャップを気密シール（例えば、Ａｕ−Ｓ
ｎ合金による気密封止）し、外からの水分の浸入を押え
ることが考えられるが、ステム上の電極をセラミックの
中に完全に埋め込む必要があり、そうすればステムの単
価が大幅に増大し、原価的に問題がある。解決しようと
する問題点は、キャップの接着構造は従来通り接着剤を
使うものとし、封止後に溝内に水分がたまることによる
電極間リーク不良を防止することである。
【０００６】
【課題を解決するための手段】本発明は半導体素子を搭
載してあるステム突出部とそれを囲むセラミック枠体と
の間を隔てる溝部をボンディング後に樹脂体で完全に埋
め込んでしまうことを特徴とするものであり、これによ
り封止部分から入ってくる水分が溝内にたまることな
く、リーク不良を防止できる。
載してあるステム突出部とそれを囲むセラミック枠体と
の間を隔てる溝部をボンディング後に樹脂体で完全に埋
め込んでしまうことを特徴とするものであり、これによ
り封止部分から入ってくる水分が溝内にたまることな
く、リーク不良を防止できる。
【０００７】本発明は上記したパッケージ構造であっ
て、パッケージ部材はセラミック・キャップであり、接
着剤を介してセラミック枠体上に気密封止するもので、
これによりステムの原価を増大しない。
て、パッケージ部材はセラミック・キャップであり、接
着剤を介してセラミック枠体上に気密封止するもので、
これによりステムの原価を増大しない。
【０００８】
【実施例】図２は本発明半導体装置の一実施例の一部平
面図であって、図３は図２のＡーＡ視断面図、図４は同
じくＢーＢ視断面図である。１は金属（Ｃｕ−Ｗ合金）
からなるステム基板、２はステムの突出部で、その上面
に半導体素子、例えば高周波パワトランジスタ（又はパ
ワＭＯＳＦＥＴ）５の裏面（コレクタ電極、ドレイン電
極）が搭載される。４は厚さ１ｍｍほどの絶縁用のセラ
ミック枠体で、ステムの突出体２との間に電気的絶縁を
有効にするための溝部３があけられ、枠体の上に２つの
電極取出しリード６が設けられて、それぞれに半導体素
子表面の２つの電極（ベース・エミツタまたはソース・
ドレイン）に対し、複数のワイヤでボンディングするこ
とにより電気的に接続される。７はセラミック・キャッ
プで素子および枠体とのリードを覆い、枠体上にたとえ
ば、エポキシ系の接着用レジン１１を介し、約１５０℃
で熱シールにより封止される。
面図であって、図３は図２のＡーＡ視断面図、図４は同
じくＢーＢ視断面図である。１は金属（Ｃｕ−Ｗ合金）
からなるステム基板、２はステムの突出部で、その上面
に半導体素子、例えば高周波パワトランジスタ（又はパ
ワＭＯＳＦＥＴ）５の裏面（コレクタ電極、ドレイン電
極）が搭載される。４は厚さ１ｍｍほどの絶縁用のセラ
ミック枠体で、ステムの突出体２との間に電気的絶縁を
有効にするための溝部３があけられ、枠体の上に２つの
電極取出しリード６が設けられて、それぞれに半導体素
子表面の２つの電極（ベース・エミツタまたはソース・
ドレイン）に対し、複数のワイヤでボンディングするこ
とにより電気的に接続される。７はセラミック・キャッ
プで素子および枠体とのリードを覆い、枠体上にたとえ
ば、エポキシ系の接着用レジン１１を介し、約１５０℃
で熱シールにより封止される。
【０００９】本発明では、図３、図４に示すように、ワ
イヤボンディング後、キャップによる封止前に素子を覆
う樹脂、たとえばポリイミド系のペレットコートレジン
１０を塗布すると同時に溝部３を埋め込んで同レジン１
０を注入し、１５０℃でキュアきする。このような構造
とすることにより、耐湿性試験の際にキャップとの隙間
から水分が浸入した場合でも、溝部内に水分が滞留する
ことはなくなり、電極内のリーク不良を防止でき、加湿
性を向上できる。キャップ封止後の耐湿性試験（ＰＣ
Ｔ：１２１℃、２気圧、湿度１００％）を行なって、従
来構造では２０時間でリーク不良を生じたのに対し、本
発明構造では１００時間かかってもリーク不良は少ない
という結果を得た。
イヤボンディング後、キャップによる封止前に素子を覆
う樹脂、たとえばポリイミド系のペレットコートレジン
１０を塗布すると同時に溝部３を埋め込んで同レジン１
０を注入し、１５０℃でキュアきする。このような構造
とすることにより、耐湿性試験の際にキャップとの隙間
から水分が浸入した場合でも、溝部内に水分が滞留する
ことはなくなり、電極内のリーク不良を防止でき、加湿
性を向上できる。キャップ封止後の耐湿性試験（ＰＣ
Ｔ：１２１℃、２気圧、湿度１００％）を行なって、従
来構造では２０時間でリーク不良を生じたのに対し、本
発明構造では１００時間かかってもリーク不良は少ない
という結果を得た。
【００１０】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載のような効果がある。ツインＲＦ
パッケージのように素子とリードとの間の絶縁用の溝を
有する半導体装置パッケージのステムとキャップの接続
構造をかえることなく、半導体装置の耐湿性を大幅に向
上することができる。
いるので、以下に記載のような効果がある。ツインＲＦ
パッケージのように素子とリードとの間の絶縁用の溝を
有する半導体装置パッケージのステムとキャップの接続
構造をかえることなく、半導体装置の耐湿性を大幅に向
上することができる。
【図１】ツインＲＦパッケージの全体斜面図である。
【図２】本発明の一実施例を示す半導体装置要部の平面
図である。
図である。
【図３】図３におけるＡーＡ視断面図である。
【図４】図３におけるＢーＢ視断面図である。
【図５】従来の半導体装置の一例を示す断面図である。
１ ステム基板 ２ ステム突出部 ３ 絶縁用溝部 ４ セラミック枠体 ５ 半導体素子 ６ 電極引き出しリード ７ セラミック・キャップ（パッケージ部材） ８ コーティング用レジン ９ 水分 １０ コーティング用レジン（溝埋め込み用レジン） １１ 接着剤
Claims (3)
- 【請求項１】 一部に突出部が形成されている金属ステ
ム上に上記突出部を囲み溝を隔てて絶縁物枠体が形成さ
れ、上記突出部上に３つの電極を有する半導体素子がそ
の基板電極で接続され、素子表面の２つの電極は上記絶
縁物枠体上の２つの引き出しリードに電気的に接続さ
れ、上記素子の電極と引き出しリード・電極接続部を覆
い、パッケージ部材により封止してなる半導体装置であ
って、上記パッケージ部材の内部で素子の表面とその周
囲の溝を樹脂体で全く埋め込んであることを特徴とする
半導体装置。 - 【請求項２】 請求項１の半導体装置において、上記パ
ッケージ部材はセラミック・キャップであり、接着剤を
介して絶縁物枠体上に気密封止する。 - 【請求項３】 請求項１の半導体装置において、上記半
導体素子の３つの電極はソース・ドレイン・ゲートまた
はコレクタ・ベース・エミツタである。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3331693A JPH05166970A (ja) | 1991-12-16 | 1991-12-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3331693A JPH05166970A (ja) | 1991-12-16 | 1991-12-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05166970A true JPH05166970A (ja) | 1993-07-02 |
Family
ID=18246528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3331693A Pending JPH05166970A (ja) | 1991-12-16 | 1991-12-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05166970A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012049224A (ja) * | 2010-08-25 | 2012-03-08 | Kyocera Corp | 実装構造体および実装構造体の製造方法 |
| CN115527956A (zh) * | 2022-11-24 | 2022-12-27 | 江苏长电科技股份有限公司 | 空腔封装结构及封装方法 |
-
1991
- 1991-12-16 JP JP3331693A patent/JPH05166970A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012049224A (ja) * | 2010-08-25 | 2012-03-08 | Kyocera Corp | 実装構造体および実装構造体の製造方法 |
| CN115527956A (zh) * | 2022-11-24 | 2022-12-27 | 江苏长电科技股份有限公司 | 空腔封装结构及封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08288776A (ja) | プラスチック封止ｓａｗ装置および方法 | |
| KR920000128A (ko) | 수지 봉지형 반도체장치 및 그 리이드 프레임 | |
| JPS59198740A (ja) | 樹脂封止形半導体複合素子 | |
| KR900017153A (ko) | 반도체 장치 및 그 제조방법 | |
| JPH02303037A (ja) | 半導体装置 | |
| JPH0653358A (ja) | 絶縁半導体パッケージ | |
| JP3797021B2 (ja) | 電力用半導体装置 | |
| JPH05166970A (ja) | 半導体装置 | |
| JPH0382059A (ja) | 樹脂封止型半導体装置 | |
| JPH06334070A (ja) | 混成集積回路装置 | |
| JPS57157550A (en) | Semiconductor device | |
| JPH01257361A (ja) | 樹脂封止型半導体装置 | |
| JPH0415942A (ja) | 半導体装置 | |
| JPS6158248A (ja) | 薄型半導体装置 | |
| JPH02105557A (ja) | 樹脂封止型半導体装置 | |
| JP3670863B2 (ja) | 半導体装置 | |
| JPS63143850A (ja) | 半導体装置 | |
| JPH04318944A (ja) | 樹脂封止型半導体装置 | |
| JPS62296541A (ja) | 樹脂封止型半導体装置 | |
| JPS6236299Y2 (ja) | ||
| JPH06112398A (ja) | 樹脂封止型半導体装置 | |
| JPH08316361A (ja) | 半導体装置 | |
| JPH01187954A (ja) | 樹脂封止型半導体装置 | |
| JPS63107126A (ja) | 半導体装置 | |
| JPS60165742A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20080222 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20100222 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20100222 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20110222 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |