JPH0653358A - 絶縁半導体パッケージ - Google Patents
絶縁半導体パッケージInfo
- Publication number
- JPH0653358A JPH0653358A JP5141265A JP14126593A JPH0653358A JP H0653358 A JPH0653358 A JP H0653358A JP 5141265 A JP5141265 A JP 5141265A JP 14126593 A JP14126593 A JP 14126593A JP H0653358 A JPH0653358 A JP H0653358A
- Authority
- JP
- Japan
- Prior art keywords
- package
- insulator
- opening
- flag
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 239000012212 insulator Substances 0.000 claims abstract description 45
- 230000013011 mating Effects 0.000 claims description 11
- 239000008393 encapsulating agent Substances 0.000 claims description 8
- 230000007613 environmental effect Effects 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims 2
- 230000000149 penetrating effect Effects 0.000 claims 2
- 239000002313 adhesive film Substances 0.000 claims 1
- 238000007789 sealing Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 17
- 239000000463 material Substances 0.000 description 7
- 239000004593 Epoxy Substances 0.000 description 5
- 238000000465 moulding Methods 0.000 description 5
- 229920003223 poly(pyromellitimide-1,4-diphenyl ether) Polymers 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000088 plastic resin Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000013464 silicone adhesive Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 降伏電圧が高く、コストの低い新規の半導体
パッケージが提供される。 【構成】 本発明はリードフレーム１０を有する半導体
パッケージ２０を含む。絶縁体１３をリードフレーム１
０のフラグ１１の表面上にマウントして、リードフレー
ム１０の一部を外部環境から分離する。また半導体ダイ
１６を、絶縁体１３から間隔をあけてフラグ１１の上に
マウントする。リードフレーム１０の一部，半導体ダイ
１６，および絶縁体１３の一部をパッケージ２０のボデ
ィ２１によって封入する。またボディ２１は合せ穴２３
を有し、この合せ穴２３は、ボディの表面から絶縁体１
３まで伸びていて、絶縁体１３の表面の一部を露出す
る。またボディ２１は絶縁体１３にオーバーラップし
て、絶縁体１３に対する封止を形成し、これによってリ
ードフレーム１０を外部環境から保護する。
パッケージが提供される。 【構成】 本発明はリードフレーム１０を有する半導体
パッケージ２０を含む。絶縁体１３をリードフレーム１
０のフラグ１１の表面上にマウントして、リードフレー
ム１０の一部を外部環境から分離する。また半導体ダイ
１６を、絶縁体１３から間隔をあけてフラグ１１の上に
マウントする。リードフレーム１０の一部，半導体ダイ
１６，および絶縁体１３の一部をパッケージ２０のボデ
ィ２１によって封入する。またボディ２１は合せ穴２３
を有し、この合せ穴２３は、ボディの表面から絶縁体１
３まで伸びていて、絶縁体１３の表面の一部を露出す
る。またボディ２１は絶縁体１３にオーバーラップし
て、絶縁体１３に対する封止を形成し、これによってリ
ードフレーム１０を外部環境から保護する。
Description
【０００１】
【産業上の利用分野】本発明は一般に半導体パッケージ
に関し、具体的には高い降伏電圧（耐圧）を有する新し
い半導体パッケージに関する。
に関し、具体的には高い降伏電圧（耐圧）を有する新し
い半導体パッケージに関する。
【０００２】
【従来の技術】従来、半導体業界は多種多様な型および
構成の半導体パッケージを提供してきた。電力消費の高
い半導体デバイスに用いるパッケージは、リードがパッ
ケージの片側だけから伸びていることが多い。通常、こ
れらのリードはリードフレームが延在したもので、パッ
ケージのボディ内へと伸びている。リードフレーム各部
の周囲のボディをモールドする工程の間、内部にあるリ
ードフレームの各部を適所に保持するために、しばしば
合せピンを利用する必要がある。これらの合せピンはモ
ールド作業中、モールド空洞内にまで伸びる。合せピン
を除去すると、パッケージ・ボディの中に穴が残され、
これによってリードフレームの一部が外部環境に露出さ
れる。
構成の半導体パッケージを提供してきた。電力消費の高
い半導体デバイスに用いるパッケージは、リードがパッ
ケージの片側だけから伸びていることが多い。通常、こ
れらのリードはリードフレームが延在したもので、パッ
ケージのボディ内へと伸びている。リードフレーム各部
の周囲のボディをモールドする工程の間、内部にあるリ
ードフレームの各部を適所に保持するために、しばしば
合せピンを利用する必要がある。これらの合せピンはモ
ールド作業中、モールド空洞内にまで伸びる。合せピン
を除去すると、パッケージ・ボディの中に穴が残され、
これによってリードフレームの一部が外部環境に露出さ
れる。
【０００３】封入工程が完了すると、離型剤などの異物
が被露出リードフレーム部分から清浄されて、穴はエポ
キシ材またはシリコン材で充填される。この清浄作業に
よってパッケージのコストが増大し、また通常、環境に
有害な化学薬品を使用する必要がある。
が被露出リードフレーム部分から清浄されて、穴はエポ
キシ材またはシリコン材で充填される。この清浄作業に
よってパッケージのコストが増大し、また通常、環境に
有害な化学薬品を使用する必要がある。
【０００４】
【発明が解決しようとする課題】熱膨張に差異があるた
めに、エポキシ充填材は究極的にはクラックを生じ、こ
のためにリードフレームが環境に暴露されて、パッケー
ジの降伏電圧は、１５００ｖ以上という所望値を下回る
ほど下がる。シリコンはエポキシよりは長持ちするが、
同様に劣化して、パッケージの信頼性および降伏電圧を
下げる。
めに、エポキシ充填材は究極的にはクラックを生じ、こ
のためにリードフレームが環境に暴露されて、パッケー
ジの降伏電圧は、１５００ｖ以上という所望値を下回る
ほど下がる。シリコンはエポキシよりは長持ちするが、
同様に劣化して、パッケージの信頼性および降伏電圧を
下げる。
【０００５】また充填作業中に用いるシリコン材および
エポキシ材は貯蔵寿命が限られている。したがって材料
の貯蔵期間を厳密にモニタしなければならず、このため
にパッケージのコストはさらに増大する。
エポキシ材は貯蔵寿命が限られている。したがって材料
の貯蔵期間を厳密にモニタしなければならず、このため
にパッケージのコストはさらに増大する。
【０００６】そのため、１５００ｖを越える降伏電圧を
提供する半導体パッケージで、パッケージ・ボディの開
口部を充填するのにエポキシまたはシリコンを使用せ
ず、また貯蔵寿命の長い材料で穴を封止する半導体パッ
ケージを有することが望ましい。
提供する半導体パッケージで、パッケージ・ボディの開
口部を充填するのにエポキシまたはシリコンを使用せ
ず、また貯蔵寿命の長い材料で穴を封止する半導体パッ
ケージを有することが望ましい。
【０００７】
【課題を解決するための手段】要約すれば、本発明はリ
ードフレームを有する半導体パッケージを含む。絶縁体
をリードフレームのフラグ表面の上にマウントする。ま
た半導体ダイをフラグの上に絶縁体から間隔をあけてマ
ウントする。リードフレームの一部，半導体ダイ，およ
び絶縁体の一部をパッケージ・ボディによって封入す
る。またこのボディは合せ穴を有し、この穴はボディの
表面から絶縁体まで伸びており、絶縁体の表面の一部を
露出する。またボディは絶縁体にオーバーラップしてお
り、絶縁体に対する封止を形成し、これによってリード
フレームを外部環境から保護する。
ードフレームを有する半導体パッケージを含む。絶縁体
をリードフレームのフラグ表面の上にマウントする。ま
た半導体ダイをフラグの上に絶縁体から間隔をあけてマ
ウントする。リードフレームの一部，半導体ダイ，およ
び絶縁体の一部をパッケージ・ボディによって封入す
る。またこのボディは合せ穴を有し、この穴はボディの
表面から絶縁体まで伸びており、絶縁体の表面の一部を
露出する。またボディは絶縁体にオーバーラップしてお
り、絶縁体に対する封止を形成し、これによってリード
フレームを外部環境から保護する。
【０００８】
【実施例】図１は、後に降伏電圧の高い半導体パッケー
ジの一部となるリードフレーム１０を示す。リードフレ
ーム１０は当業者には周知の各種リードフレーム材から
形成できる。好適実施例では、リードフレーム１０は、
重量比で、少なくとも約９９．６％の銅，０．０５〜
０．１５％の鉄，および０．０１５％〜０．０５％の燐
を含む銅の合金で形成する。当該合金の一例は、三菱伸
銅株式会社（日本国東京）製のＴＡＭＡＣ ４として知
られる。リードフレーム１０はフラグ１１および複数の
リード２６を含む。複数のリード２６の内の１つは、フ
ラグ１１に電気的に結合されており、一方、残りの複数
のリード２６は一時サポート・ストリップ(temporary s
upport strip)１４によって適所に保持されている。パ
ッケージの完成後、一時サポート・ストリップ１４は外
される。フラグ１１を貫通する開口部１２は、以下で見
ていくように、完成したパッケージを貫通する取付穴を
後で形成しやすくする。複数の絶縁体１３は、以下で見
ていくように、フラグ１１の上において、後のモールド
作業中に合せピンが接触する位置に配置されている。絶
縁体１３に用いる材料は、これによって被覆されるフラ
グ１１の部分を電気的に絶縁しなければならず、また半
導体パッケージ・ボディを形成するのに用いる封入剤に
接合しなければならない。絶縁体１３は、ポリイミドな
どの絶縁高分子材料をスクリーン印刷するか、またはプ
ラスチック樹脂などの絶縁フィルムを吹きつけするか、
または粘着絶縁フィルムを施すことによって形成でき
る。好適実施例では、絶縁体１３は直径約１．２ミクロ
ンの円形のカプトン(kapton)である。この好適実施例で
は、カプトンの１つの表面が感圧シリコン接着剤で被覆
されており、この接着剤を使用してフラグ１１に円形カ
プトンを接着する。かかるカプトン・フィルムの一例
が、Permacel（ニュージャージー州、ニューブランズウ
ィック）製のＰ−２２１「回路板マスキング・テープ」
として知られる。粘着カプトンは貯蔵寿命が非常に長
く、リードフレーム１０に接着しやすい。絶縁体１３は
所望の降伏電圧を提供できるほど十分な厚さにすべきで
ある。好適実施例では、絶縁体１３は、約１５００ｖを
越える降伏電圧を提供するために、約０．０２〜０．０
５ミリメートルの厚さになっている。通常、絶縁体１３
をフラグ１１に付着してから、半導体ダイ１６をリード
フレーム１０に付着させ、その後ダイ１６をリード２６
にワイヤボンディングする。この一連の作業によって結
果として、絶縁体１３が邪魔にならない形でマウントさ
れる。
ジの一部となるリードフレーム１０を示す。リードフレ
ーム１０は当業者には周知の各種リードフレーム材から
形成できる。好適実施例では、リードフレーム１０は、
重量比で、少なくとも約９９．６％の銅，０．０５〜
０．１５％の鉄，および０．０１５％〜０．０５％の燐
を含む銅の合金で形成する。当該合金の一例は、三菱伸
銅株式会社（日本国東京）製のＴＡＭＡＣ ４として知
られる。リードフレーム１０はフラグ１１および複数の
リード２６を含む。複数のリード２６の内の１つは、フ
ラグ１１に電気的に結合されており、一方、残りの複数
のリード２６は一時サポート・ストリップ(temporary s
upport strip)１４によって適所に保持されている。パ
ッケージの完成後、一時サポート・ストリップ１４は外
される。フラグ１１を貫通する開口部１２は、以下で見
ていくように、完成したパッケージを貫通する取付穴を
後で形成しやすくする。複数の絶縁体１３は、以下で見
ていくように、フラグ１１の上において、後のモールド
作業中に合せピンが接触する位置に配置されている。絶
縁体１３に用いる材料は、これによって被覆されるフラ
グ１１の部分を電気的に絶縁しなければならず、また半
導体パッケージ・ボディを形成するのに用いる封入剤に
接合しなければならない。絶縁体１３は、ポリイミドな
どの絶縁高分子材料をスクリーン印刷するか、またはプ
ラスチック樹脂などの絶縁フィルムを吹きつけするか、
または粘着絶縁フィルムを施すことによって形成でき
る。好適実施例では、絶縁体１３は直径約１．２ミクロ
ンの円形のカプトン(kapton)である。この好適実施例で
は、カプトンの１つの表面が感圧シリコン接着剤で被覆
されており、この接着剤を使用してフラグ１１に円形カ
プトンを接着する。かかるカプトン・フィルムの一例
が、Permacel（ニュージャージー州、ニューブランズウ
ィック）製のＰ−２２１「回路板マスキング・テープ」
として知られる。粘着カプトンは貯蔵寿命が非常に長
く、リードフレーム１０に接着しやすい。絶縁体１３は
所望の降伏電圧を提供できるほど十分な厚さにすべきで
ある。好適実施例では、絶縁体１３は、約１５００ｖを
越える降伏電圧を提供するために、約０．０２〜０．０
５ミリメートルの厚さになっている。通常、絶縁体１３
をフラグ１１に付着してから、半導体ダイ１６をリード
フレーム１０に付着させ、その後ダイ１６をリード２６
にワイヤボンディングする。この一連の作業によって結
果として、絶縁体１３が邪魔にならない形でマウントさ
れる。
【０００９】図２は、図１のリードフレーム１０の周囲
にパッケージ・ボディをモールドする段階を示す。図２
において、図１と同じ部分には同じ参照番号を付けてい
る。リードフレーム１０はモールド１７の空洞２８の中
に挿入される。封入材はチェースまたはランナ２７を通
じて空洞２８に入れる。封入材は圧力を受けているの
で、封入作業中は、複数の合せピン１８を用いて、フラ
グ１１を静止状態に維持する。図２は１つのピン１８を
示しているが、２つ目の合せピンは隠れていて見えな
い。またさらに合せピンを付加して、図２に示すような
上部だけでなく、上部と下部の両方からリードフレーム
１０をはさむこともできる。合せピンを追加する場合に
は、リードフレーム１３の下部に追加の絶縁体１３を配
置する。リードフレーム１０が完全に封入されるよう確
保するには、ピン１８の直径が絶縁体１３の直径よりも
小さくて、そのため封入材が絶縁体１３の周辺部にオー
バーラップできることが重要である。このオーバーラッ
プによって、封入材が絶縁体１３に接着して、リードフ
レーム１０を外部環境から完全に封止する環境封止を形
成できる。
にパッケージ・ボディをモールドする段階を示す。図２
において、図１と同じ部分には同じ参照番号を付けてい
る。リードフレーム１０はモールド１７の空洞２８の中
に挿入される。封入材はチェースまたはランナ２７を通
じて空洞２８に入れる。封入材は圧力を受けているの
で、封入作業中は、複数の合せピン１８を用いて、フラ
グ１１を静止状態に維持する。図２は１つのピン１８を
示しているが、２つ目の合せピンは隠れていて見えな
い。またさらに合せピンを付加して、図２に示すような
上部だけでなく、上部と下部の両方からリードフレーム
１０をはさむこともできる。合せピンを追加する場合に
は、リードフレーム１３の下部に追加の絶縁体１３を配
置する。リードフレーム１０が完全に封入されるよう確
保するには、ピン１８の直径が絶縁体１３の直径よりも
小さくて、そのため封入材が絶縁体１３の周辺部にオー
バーラップできることが重要である。このオーバーラッ
プによって、封入材が絶縁体１３に接着して、リードフ
レーム１０を外部環境から完全に封止する環境封止を形
成できる。
【００１０】取付ピン１９は開口部１９を貫通して、封
入材が開口部１２を全面的に封じてしまうのを防ぐ。取
付ピン１９の直径は開口部１２よりも小さいので、封入
材は開口部１２を取り囲んで電気的に絶縁できる。
入材が開口部１２を全面的に封じてしまうのを防ぐ。取
付ピン１９の直径は開口部１２よりも小さいので、封入
材は開口部１２を取り囲んで電気的に絶縁できる。
【００１１】図３は、図１のリードフレーム１０を含む
ように形成される降伏電圧の高い半導体パッケージ２０
を示す。図３において、図１と同じ部分には同じ参照番
号を付けている。パッケージ２０は、一方の端から複数
のリード２６が延在しているボディ２１を含む。パッケ
ージ２０を貫通して伸びる電気的に絶縁された取付穴２
２は、図２の開口部１２およびピン１９によって作られ
る。図２の合せピン１８の結果生じる複数の合せ穴２３
は、ボディ２１の表面からボディ２１の一部を貫通して
伸びて、絶縁体１３の一部を露出する。合せ穴２３の直
径は絶縁体１３の直径より小さいので、穴２３と絶縁体
１３との接合部に環境封止が形成されるのを助ける。
ように形成される降伏電圧の高い半導体パッケージ２０
を示す。図３において、図１と同じ部分には同じ参照番
号を付けている。パッケージ２０は、一方の端から複数
のリード２６が延在しているボディ２１を含む。パッケ
ージ２０を貫通して伸びる電気的に絶縁された取付穴２
２は、図２の開口部１２およびピン１９によって作られ
る。図２の合せピン１８の結果生じる複数の合せ穴２３
は、ボディ２１の表面からボディ２１の一部を貫通して
伸びて、絶縁体１３の一部を露出する。合せ穴２３の直
径は絶縁体１３の直径より小さいので、穴２３と絶縁体
１３との接合部に環境封止が形成されるのを助ける。
【００１２】絶縁体１３はパッケージ２０を封止するの
みならず、パッケージ２０の降伏電圧をも増加する。た
とえば絶縁体１３なしに形成されたパッケージは最大降
伏電圧約１，５００ｖを提供する。絶縁体１３を含むよ
うに形成されたパッケージ２０は最低降伏電圧が３，０
００ｖを越える。その結果、絶縁体１３はパッケージ２
０の降伏電圧を少なくとも倍増する。
みならず、パッケージ２０の降伏電圧をも増加する。た
とえば絶縁体１３なしに形成されたパッケージは最大降
伏電圧約１，５００ｖを提供する。絶縁体１３を含むよ
うに形成されたパッケージ２０は最低降伏電圧が３，０
００ｖを越える。その結果、絶縁体１３はパッケージ２
０の降伏電圧を少なくとも倍増する。
【００１３】ここにおいて、降伏電圧の高い新規のパッ
ケージが提供されることが認められよう。リードフレー
ム上に配置された絶縁体は、パッケージの信頼性および
寿命を改良する環境封止を形成しやすくする。また絶縁
体はリードフレームを電気的に絶縁し、これによってパ
ッケージの降伏電圧を高める。絶縁体は貯蔵寿命が長
く、接着が簡単である。そのためパッケージのコストが
低くなる。
ケージが提供されることが認められよう。リードフレー
ム上に配置された絶縁体は、パッケージの信頼性および
寿命を改良する環境封止を形成しやすくする。また絶縁
体はリードフレームを電気的に絶縁し、これによってパ
ッケージの降伏電圧を高める。絶縁体は貯蔵寿命が長
く、接着が簡単である。そのためパッケージのコストが
低くなる。
【図１】本発明に基づくリードフレームの斜視図を示
す。
す。
【図２】本発明に基づくパッケージ・ボディをモールド
する工程中の図１のリードフレームを示す。
する工程中の図１のリードフレームを示す。
【図３】本発明に基づく図１のリードフレームを含む半
導体パッケージを示す。
導体パッケージを示す。
１０ リードフレーム １１ フラグ １２ 開口部 １３ 絶縁体 １４ 一時サポート・ストリップ １６ 半導体ダイ １７ モールド １８ 合せピン １９ 取付ピン ２０ パッケージ ２２ 取付穴 ２３ 合せ穴 ２６ リード ２７ チェースまたはランナ ２８ 空洞
Claims (3)
- 【請求項１】 絶縁半導体パッケージであって、前記パ
ッケージは：表面を有するフラグ（１１）を有するリー
ドフレーム（１０）；前記フラグ（１１）の表面に付着
された半導体ダイ（１６）；前記フラグ（１１）を貫通
する開口部（１２）；粘着フィルムによって前記フラグ
（１１）の表面に付着された複数の円形絶縁体（１３）
であって、前記複数の円形絶縁体の表面に対して垂直な
面が、前記開口部（１２）と前記半導体ダイ（１６）と
の間に位置する複数の円形絶縁体（１３）；前記リード
フレーム（１０）を封入するボディ（２１）；前記ボデ
ィ（２１）を貫通する取付穴（２２）であって、前記取
付穴は前記開口部（１２）と同心状にあって、前記開口
部よりも直径が小さい取付穴（２２）;前記ボディ（２
１）の表面から前記複数の円形絶縁体（１３）の一つま
で伸びており、これによって前記複数の円形絶縁体（１
３）の一つの一部を露出する合せ穴（２３）であって、
前記合せ穴（２３）の直径は前記複数の円形絶縁体の一
つの直径よりも小さくなっていて、前記ボディが前記複
数の円形絶縁体の一つにオーバーラップする合せ穴（２
３）；前記ボディ（２１）と、前記複数の円形絶縁体
（１３）の一つとの接合部における環境封止であって、
前記環境封止は、前記リードフレーム（１０）を、前記
ボディの外部環境から封止する環境封止；および前記ボ
ディ（２１）の一つの端部から延在する複数のリード
（２６）であって、前記ボディの前記端部は前記取付穴
の近くの端部の反対側にある複数のリード（２６）；に
よって構成されることを特徴とする絶縁半導体パッケー
ジ。 - 【請求項２】 封入半導体パッケージであって、前記パ
ッケージは：前記パッケージの封入材の中に合せピンが
作った開口部（２３）であって、前記封入材（２１）に
よって囲まれている前記開口部（２３）は、フラグ（１
１）部分まで伸びており、また絶縁材が前記開口部（２
３）の下の前記フラグ部分の上に位置する開口部（２
３）；によって構成されることを特徴とする封入半導体
パッケージ。 - 【請求項３】 前記絶縁材が、厚さ約０．０２〜０．０
５ミリメートルおよび直径約１．２ミクロンであること
を特徴とする請求項２記載の半導体パッケージ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US898641 | 1986-08-25 | ||
| US07/898,641 US5309027A (en) | 1992-06-15 | 1992-06-15 | Encapsulated semiconductor package having protectant circular insulators |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653358A true JPH0653358A (ja) | 1994-02-25 |
Family
ID=25409796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5141265A Pending JPH0653358A (ja) | 1992-06-15 | 1993-05-21 | 絶縁半導体パッケージ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5309027A (ja) |
| EP (1) | EP0574662A3 (ja) |
| JP (1) | JPH0653358A (ja) |
| CN (1) | CN1080091A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003031736A (ja) * | 2001-07-13 | 2003-01-31 | Hitachi Ltd | 半導体装置およびその製造方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08139113A (ja) * | 1994-11-09 | 1996-05-31 | Mitsubishi Electric Corp | 樹脂封止型半導体装置 |
| DE19513797A1 (de) * | 1995-04-11 | 1996-10-24 | Siemens Ag | Verfahren zum Herstellen eines Trägerelementes und Vorrichtung zur Durchführung des Verfahrens |
| US5886400A (en) * | 1995-08-31 | 1999-03-23 | Motorola, Inc. | Semiconductor device having an insulating layer and method for making |
| US5939775A (en) * | 1996-11-05 | 1999-08-17 | Gcb Technologies, Llc | Leadframe structure and process for packaging intergrated circuits |
| US5785791A (en) * | 1997-05-05 | 1998-07-28 | Motorola, Inc. | Method of manufacturing semiconductor component |
| EP0887850A3 (en) | 1997-06-23 | 2001-05-02 | STMicroelectronics, Inc. | Lead-frame forming for improved thermal performance |
| US6476481B2 (en) | 1998-05-05 | 2002-11-05 | International Rectifier Corporation | High current capacity semiconductor device package and lead frame with large area connection posts and modified outline |
| KR200168178Y1 (ko) * | 1999-08-27 | 2000-02-15 | 광전자주식회사 | 파워 패키지 리드 프레임 |
| US20030151120A1 (en) * | 2000-06-28 | 2003-08-14 | Hundt Michael J. | Lead-frame forming for improved thermal performance |
| US20040109525A1 (en) * | 2002-12-09 | 2004-06-10 | Chieng Koc Vai Chieng Aka Michael | Automatic chip counting system (process) |
| US7923827B2 (en) * | 2005-07-28 | 2011-04-12 | Infineon Technologies Ag | Semiconductor module for a switched-mode power supply and method for its assembly |
| CN101646238B (zh) * | 2008-08-05 | 2012-08-15 | 华为技术有限公司 | 一种网络资源配置的方法、设备和系统 |
| US20130108829A1 (en) * | 2011-10-26 | 2013-05-02 | Ronald M. Smith | Stamped feature for visual pattern recognition |
| US11107746B2 (en) * | 2016-02-09 | 2021-08-31 | Mitsubishi Electric Corporation | Power semiconductor apparatus and manufacturing method therefor |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59135753A (ja) * | 1983-01-25 | 1984-08-04 | Toshiba Corp | 半導体装置とその製造方法 |
| JPS6188535A (ja) * | 1984-10-08 | 1986-05-06 | Nec Corp | 半導体装置の製造方法 |
| EP0257681A3 (en) * | 1986-08-27 | 1990-02-07 | STMicroelectronics S.r.l. | Method for manufacturing plastic encapsulated semiconductor devices and devices obtained thereby |
| JPH0815165B2 (ja) * | 1987-09-17 | 1996-02-14 | 株式会社東芝 | 樹脂絶縁型半導体装置の製造方法 |
| JPH01133329A (ja) * | 1987-11-19 | 1989-05-25 | Sanyo Electric Co Ltd | 樹脂封止型半導体装置の製造方法 |
| JPH01135032A (ja) * | 1987-11-20 | 1989-05-26 | Hitachi Ltd | 樹脂封止半導体装置の製造方法 |
| JPH04192351A (ja) * | 1990-11-22 | 1992-07-10 | Hitachi Ltd | 半導体装置及びその形成方法 |
-
1992
- 1992-06-15 US US07/898,641 patent/US5309027A/en not_active Expired - Fee Related
-
1993
- 1993-04-05 EP EP19930105658 patent/EP0574662A3/en not_active Withdrawn
- 1993-05-21 JP JP5141265A patent/JPH0653358A/ja active Pending
- 1993-06-14 CN CN93107299A patent/CN1080091A/zh not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003031736A (ja) * | 2001-07-13 | 2003-01-31 | Hitachi Ltd | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1080091A (zh) | 1993-12-29 |
| EP0574662A3 (en) | 1994-05-25 |
| US5309027A (en) | 1994-05-03 |
| EP0574662A2 (en) | 1993-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100222157B1 (ko) | 반도체 패키지 | |
| JPH0653358A (ja) | 絶縁半導体パッケージ | |
| KR940007951B1 (ko) | 반도체장치와 그 제조방법, 리이드프레임 및 메모리카드와 그 제조방법 | |
| JPH0831988A (ja) | テープキャリアパッケージの封止構造 | |
| US5539253A (en) | Resin-sealed semiconductor device | |
| US7868430B2 (en) | Semiconductor device | |
| KR20010062698A (ko) | 반도체 장치 | |
| JPH04306865A (ja) | 半導体装置及びその製造方法 | |
| JP2850462B2 (ja) | 半導体装置及びその製造方法 | |
| JPS61147555A (ja) | 半導体装置 | |
| KR100237912B1 (ko) | 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법 | |
| JPS63249358A (ja) | 樹脂封止型半導体装置 | |
| JPS6089945A (ja) | 封止半導体装置 | |
| JP2002100710A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR0168841B1 (ko) | 금속전자 패키지 및 그 제조공정 | |
| JPH05267503A (ja) | 半導体装置 | |
| JPS5837694B2 (ja) | 半導体装置 | |
| JPS62296541A (ja) | 樹脂封止型半導体装置 | |
| JP2000124401A (ja) | 半導体装置 | |
| JP2844586B2 (ja) | 半導体集積回路 | |
| JP3514516B2 (ja) | 半導体装置の製造方法 | |
| JPH05166970A (ja) | 半導体装置 | |
| JPH0547835A (ja) | 半導体装置の実装構造 | |
| JPH0870089A (ja) | 半導体装置及びその製造方法 | |
| JPH07302863A (ja) | 樹脂封止半導体装置及びその製造方法 |