JPS59135753A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JPS59135753A
JPS59135753A JP58009298A JP929883A JPS59135753A JP S59135753 A JPS59135753 A JP S59135753A JP 58009298 A JP58009298 A JP 58009298A JP 929883 A JP929883 A JP 929883A JP S59135753 A JPS59135753 A JP S59135753A
Authority
JP
Japan
Prior art keywords
lead frame
electrically insulating
semiconductor device
insulating layer
heat radiating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58009298A
Other languages
English (en)
Inventor
「よし」村　豊
Yutaka Yoshimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58009298A priority Critical patent/JPS59135753A/ja
Priority to US06/573,342 priority patent/US4916518A/en
Priority to KR1019840000314A priority patent/KR860002083B1/ko
Publication of JPS59135753A publication Critical patent/JPS59135753A/ja
Priority to US07/473,478 priority patent/US4981776A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は半導体装置とその製造方法に関し、特に放熱
板を有する例えば樹脂モールド型の半導体装置における
放熱板の電気絶縁層の改良に関する。
〔発明の技術的背景〕
リードフレームが放熱板を備え樹脂封止を施して外囲器
が形成された半導体装置の樹脂封止は、第１図（（示す
ような金型を用いて行なわれていた。
図において、（１）は金型の上型、（２）は下型でとも
に加熱しておき、この間に放熱板（３ａ）を備えるリー
ドフレーム（３）を配置し、封止用樹脂をランナ（４）
、ゲート（５）を経てキャビティ（６）に充填する。こ
のとき、封止用樹脂は放熱板の放熱面（３１））と半導
体チップ（７）側に等しい速度で流れ込むが、放熱面側
のキャビティ（６ｂ）では放熱面とキャビディ底面との
隙間が狭いため封止用樹脂の流れにとっては大きな、抵
抗である。このため凝固がはじまり流速か低上する。一
方、半導体チップ側のキャビティ（６ａ）は抵抗が低く
、スムーズに流れて第２図に示すように半導体チップ側
を充填したのち放熱面側にも流れ込む。これにより放熱
面側のキャビティ（６ｂ）に空気泡（８）が残り、ピン
ホールまたは充填されない部分を生ずる。
斜上の対策として、半導体チップ側と放熱面側との樹脂
の流れ速度を等しくする目的で第３図に示すように、半
導体チップ側のキャビティにダム部（９）を設けて抵抗
を増大させるようにする技術もある。
〔背景技術の問題点〕
斜上の技術によると半導体装置の放熱効果を向上させる
ためには放熱面の樹脂層を薄くする必要がある。しかし
、このことは放熱面側のキャビティの樹脂の流れをより
悪くすることになり、限界がある。したがって放熱効果
と、ピンポールや充填されない部分を生ずることとは逆
比例の関係があり両立しにくい。
また、改良された半導体チップ側のキャビティにダム部
を設ける技術によれば必然的に外囲器の７デザインの変
更が余儀なくされ、制約をうける。
〔発明の目的〕
この発明は上記従来の問題点に鑑みてこれを改良する半
導体装置の構造と製造方法を提供するもので、特に半導
体装置の放熱板の電気絶縁層を改良する。
〔発明の概要〕
この発明は放熱面が電気絶縁層で被覆された放熱板を備
えマウントが施されたリードフレームと、前記電気絶縁
層上を除き電気絶縁部材で放熱板とを一体にモールド封
止された構造の半導体装ｆ４と、放熱板に予め形成され
る電気絶縁層をリードフレーム用材料に被着しておく半
導体装置の製造方法と、前記電気絶縁層をリードフレー
ムの放熱板に被着して進める半導体装置の製造方法であ
る。
〔発明の実施例〕
以下にこの発明を１実施例につき図面を参照して従来の
相違点を詳細に説明する。第４図以降にアイソレーショ
ン形樹脂封止トランジスタに応用した例を示す。第４図
は複数のリードフレーム（１１）。
０１）・・・が形成をれたリードフレーム条で、その１
個のリードフレームを第５図に示すように形成する。
すなわち、第５図（ａ）は放熱板ｕ邊の放熱面（１２ａ
）側を示し、電気絶縁層（１３）が被着されており、図
（ｂ）は放熱板に半導体チップ（１４）の取着が予定さ
れる側の面を示す。したがって、例えば図（ｂ）のＸＸ
′線に沿う断面は図（ｃ）に示されるものとなる。上記
電気絶縁層（［′５は一例のエポキシ樹脂を層厚０゜１
〜０．４−厚に固着させたもので、成形されたリードフ
レームの放熱板に対しその放熱面（１２ａ）はリードフ
レームの他の部分よりも突出した平面上にあるので、未
硬化の状態（Ｂステート）で塗着し硬化させても、ある
いはシート状の樹脂膜を放熱面に所望される寸法に成形
したものを密接させ加熱硬化させても達成される。さら
には、第６図に示すように、リードフレーム材料の状態
のＦｅ系、Ｃｕ系金属ないし合金条（円の放熱板部に、
その放熱面に所望される電気絶縁層形成予定域にドクタ
ーブレード法によってストライプ状に印刷塗着し加熱固
化させ、あるいは未硬化のエポキシ樹脂膜成形体を密接
させておいて、加熱固化させることによって被着させる
ことができる。そして、プレス加工を施せば上述と同じ
リードフレームが得られる。
その後、マウントを施したのちモールド樹脂充填を施し
て半導体装置に形成するとき、放熱板の放熱面側は対向
するキャビティの内面に密接させてモールド樹脂が被着
しないようにしてよい。
さらに、この発明において電気絶縁層は樹脂に限らず、
リードフレーム特に放熱板がアルミニウムの場合、陽極
酸化を施して形成される酸化アルミニウムでもよい。
〔発明の効果〕
この発明によれば放熱面に被着する電気絶縁層の厚さを
モールド装置でコントロールすることを要しないので均
一で薄く、ピンホールなどのない良好な層質に形成でき
る顕著な利点がある。就中、電気絶縁層の層厚が薄くで
きるのでパワーの大きい半導体装置を形成することがで
きる。
また、従来の金型でアイソレーション形の樹脂封止型半
導体装置を製造でき、外囲器のデザインの制限もなく適
用できるなどの利点もある。
【図面の簡単な説明】
第１図ない１〜第３図は従来の樹脂モールドを説明する
ためのいずれも断面図、第４図はリードフレームの正面
図、第５図は１実施例のリードフレームを示す図（、）
は放熱板の放熱面側からみた正面図、図（ｂ）は半導体
チップ取着面側からみた正面図、図（ｃ）は図（ｂ）の
ＸＸ′線に沿う断面図、第６図は別の実施例のリードフ
レーム材を示す斜視図である。 １　　　　　金型の上型 ２　　　　　金型の下型 １２　　　　　　リードフレームの放熱板１３　　　　
　　電気絶縁層 １５　　　　　　　リードフレーム材 代理人　弁理士　　　井　上　−力 筒　　１　　図 第　　２　　図 ｕ 第３図 第　　４　　図 　ｉｌ 第　　５　　図 （ａ）　　　　　　　　（ｂ）　　　　　　　（Ｃ）− 第　６　図

Claims (3)

    【特許請求の範囲】
  1. （１）放熱面が電気絶縁層で被覆された放熱板を備えマ
    ウントが施されたリードフレームと、前記電気絶縁層上
    を除き電気絶縁部材で放熱板とを一体にモールド封止さ
    れてなる半導体装置。
  2. （２）放熱板を備えるリードフレームにマウントを施し
    電気絶縁部材でモールド形成する半導体装置の製造にお
    いて、放熱板の放熱面に電気絶縁層の被覆を施したのち
    マウントし、前記電気絶縁層上を除き電気絶縁部材でモ
    ールドを施すことを特徴とする半導体装置の製造方法。
  3. （３）放熱板を備えるリードフレームにマウントを施し
    電気絶縁部材モールド形成する半導体装置の製造におい
    て、リードフレーム用材料の放熱板形成予定域に予め電
    気絶縁層を被着したのちリードフレームに形成し、マウ
    ントを施し、ついて前記電気絶縁層上を除き電気絶縁部
    材でモールドを施すことを特徴とする半導体装置の製造
    方法。
JP58009298A 1983-01-25 1983-01-25 半導体装置とその製造方法 Pending JPS59135753A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP58009298A JPS59135753A (ja) 1983-01-25 1983-01-25 半導体装置とその製造方法
US06/573,342 US4916518A (en) 1983-01-25 1984-01-24 Plastic encapsulated semiconductor device and method for manufacturing the same
KR1019840000314A KR860002083B1 (ko) 1983-01-25 1984-01-25 반도체 장치와 그 제조 방법
US07/473,478 US4981776A (en) 1983-01-25 1990-02-01 Method of manufacturing a plastic encapsulated semiconductor device with insulated heat sink

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58009298A JPS59135753A (ja) 1983-01-25 1983-01-25 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JPS59135753A true JPS59135753A (ja) 1984-08-04

Family

ID=11716559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58009298A Pending JPS59135753A (ja) 1983-01-25 1983-01-25 半導体装置とその製造方法

Country Status (3)

Country Link
US (2) US4916518A (ja)
JP (1) JPS59135753A (ja)
KR (1) KR860002083B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0173946U (ja) * 1987-11-05 1989-05-18
EP2070113A2 (en) * 2006-08-11 2009-06-17 Vishay General Semiconductor LLC Semiconductor device and method for manufacturing a semiconductor device

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59135753A (ja) * 1983-01-25 1984-08-04 Toshiba Corp 半導体装置とその製造方法
US5122858A (en) * 1990-09-10 1992-06-16 Olin Corporation Lead frame having polymer coated surface portions
US5087962A (en) * 1991-02-25 1992-02-11 Motorola Inc. Insulated lead frame using plasma sprayed dielectric
US5596231A (en) * 1991-08-05 1997-01-21 Asat, Limited High power dissipation plastic encapsulated package for integrated circuit die
MX9205128A (es) * 1991-09-30 1993-04-01 Motorola Inc Metodo para procesar un bloque de circuito integrado semiconductor.
KR930009031A (ko) * 1991-10-18 1993-05-22 김광호 반도체 패키지
US5309027A (en) * 1992-06-15 1994-05-03 Motorola, Inc. Encapsulated semiconductor package having protectant circular insulators
KR940016724A (ko) * 1992-12-03 1994-07-23 빈센트 비. 인그라시아 표면 실장형 집적 회로 파워 패키지용 리드 프레임 어셈블리
JP2927660B2 (ja) * 1993-01-25 1999-07-28 シャープ株式会社 樹脂封止型半導体装置の製造方法
US5619012A (en) * 1993-12-10 1997-04-08 Philips Electronics North America Corporation Hinged circuit assembly with multi-conductor framework
US5986894A (en) * 1997-09-29 1999-11-16 Pulse Engineering, Inc. Microelectronic component carrier and method of its manufacture
EP0923129A1 (en) * 1997-12-11 1999-06-16 Siemens Aktiengesellschaft A lead frame for electronic semi-conductor devices
JP2000049184A (ja) * 1998-05-27 2000-02-18 Hitachi Ltd 半導体装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6903229A (ja) * 1969-03-01 1970-09-03
US3878555A (en) * 1970-05-14 1975-04-15 Siemens Ag Semiconductor device mounted on an epoxy substrate
US4339768A (en) * 1980-01-18 1982-07-13 Amp Incorporated Transistors and manufacture thereof
US4451973A (en) * 1981-04-28 1984-06-05 Matsushita Electronics Corporation Method for manufacturing a plastic encapsulated semiconductor device and a lead frame therefor
JPS57188858A (en) * 1981-05-18 1982-11-19 Matsushita Electronics Corp Plastic molded type semiconductor device
US4459607A (en) * 1981-06-18 1984-07-10 Burroughs Corporation Tape automated wire bonded integrated circuit chip assembly
JPS59135753A (ja) * 1983-01-25 1984-08-04 Toshiba Corp 半導体装置とその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0173946U (ja) * 1987-11-05 1989-05-18
EP2070113A2 (en) * 2006-08-11 2009-06-17 Vishay General Semiconductor LLC Semiconductor device and method for manufacturing a semiconductor device
EP2070113A4 (en) * 2006-08-11 2011-05-04 Vishay Gen Semiconductor Llc SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR

Also Published As

Publication number Publication date
KR840007483A (ko) 1984-12-07
US4981776A (en) 1991-01-01
US4916518A (en) 1990-04-10
KR860002083B1 (ko) 1986-11-24

Similar Documents

Publication Publication Date Title
JPS59135753A (ja) 半導体装置とその製造方法
JPS63233555A (ja) 樹脂封止型半導体装置
US4482915A (en) Lead frame for plastic encapsulated semiconductor device
JP2001332687A (ja) 半導体装置及びその製造方法
JP2664259B2 (ja) 半導体装置パッケージ及びその製造方法
JP2001230347A (ja) 半導体装置及びその製造方法
JPH03222350A (ja) 樹脂封止形半導体装置及びその実装構造
JPS6249742B2 (ja)
JPH06151657A (ja) 半導体装置及びその製造方法
EP3428962B1 (en) Semiconductor device and method for manufacturing semiconductor device
JPH03280453A (ja) 半導体装置及びその製造方法
JP3076949B2 (ja) リードフレーム
JP2665172B2 (ja) 半導体装置の製造方法
JPS6188535A (ja) 半導体装置の製造方法
CA1213678A (en) Lead frame for plastic encapsulated semiconductor device
JP2934174B2 (ja) 電子部品の製造方法
JPH0325409Y2 (ja)
JP2000012740A (ja) 樹脂封止型半導体装置
JPH0135478Y2 (ja)
TW202326876A (zh) 封裝結構的形成方法
JPS59181024A (ja) 半導体装置の樹脂封止装置
JPH04192351A (ja) 半導体装置及びその形成方法
JPS61285730A (ja) 半導体装置の製造方法及びこれに用いる樹脂封止部材
JP2917556B2 (ja) 絶縁物封止型電子部品の製造方法
JPH08186217A (ja) 半導体装置