JPH08186217A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH08186217A
JPH08186217A JP6327321A JP32732194A JPH08186217A JP H08186217 A JPH08186217 A JP H08186217A JP 6327321 A JP6327321 A JP 6327321A JP 32732194 A JP32732194 A JP 32732194A JP H08186217 A JPH08186217 A JP H08186217A
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead terminal
solder
surface side
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6327321A
Other languages
English (en)
Inventor
Daisuke Kitawaki
大輔 北脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP6327321A priority Critical patent/JPH08186217A/ja
Priority to US08/554,597 priority patent/US5821611A/en
Publication of JPH08186217A publication Critical patent/JPH08186217A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743Apparatus for manufacturing layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 アイランド部上の半導体チップのボンディン
グ位置をより高精度に維持し、電気的特性の安定したよ
り信頼性の高い半導体装置を提供する。 【構成】 上面に電極部1,2が形成された半導体チッ
プ3と、該半導体チップの下面に半田4を介して接続さ
れた下面側リード端子5と、前記電極部に接続された上
面側リード端子6,7と、表面から前記上面側および下
面側リード端子が突出するように半導体チップ3を覆う
モールド部9とを備えた半導体装置において、前記下面
側リード端子は、その前記半導体チップの下面における
外縁に対応する部位に凹部10が設けられていることを
特徴とする半導体装置である。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体チップを半田を
介してリード端子に接続するといった構造を有するトラ
ンジスタ、ダイオード等の半導体装置に関するものであ
る。
【0002】
【従来の技術】一般に、半導体チップを半田を介してリ
ード端子に接続するといった構造を有する半導体装置
は、例えば、3端子型のダイオードを例にとり、図8を
参照しつつ詳細に説明すると、次のような構造を有す
る。すなわち、このダイオードは、第1リード端子31
の先端に形成された平坦状のアイランド部32上に、半
導体チップ33を位置決めしつつダイボンディングし、
この半導体チップ33上面に設けられた2つの電極部3
4、35と、これらに対応する第2リード端子36およ
び第3リード端子37との間を、金線等の細い金属線3
8によるワイヤボンディングにてそれぞれ電気的に接続
したのち、半導体チップ33とその周辺要素をモールド
部39にてパッケージするといった構造を有する。
【0003】上記アイランド部32と半導体チップ33
との間には、半田40が介在している。この半田40
は、上記アイランド部32上にペースト状態で塗布さ
れ、半導体チップ33のダイボンディングの後に、加熱
炉に送り込まれる等して半田40の融点以上の温度下に
加熱されることにより溶融されて、アイランド部32と
半導体チップ33とを合金化接合させ、その後に加熱炉
から取り出されて固化する。
【0004】
【発明が解決しようとする課題】しかしながら、上記加
熱炉内においては温度分布が不均一であるので、この加
熱炉内で加熱される半田40は、その粘度が位置によっ
て異なりアイランド部32上で不均一に拡がりやすいの
で、この半田40の不均一な拡がりにともなって該半田
40上の範囲において半導体チップ33を移動させてし
まう場合がある。
【0005】また、半導体チップ33は、上記ダイボン
ディング時に、半田40上に傾斜した状態で接続される
場合があり、このような場合には、半田40上ですべり
をおこしやすい。このような場合、半導体チップ33
は、アイランド部32上において、図9(a)に示すよ
うな回転方向(図中の矢印方向)への位置ずれを起こし
たり、図9(b)に示すような横方向(図中の矢印方
向)への位置ずれを起こしたりして、該アイランド部3
2上における位置精度が悪くなる。このような位置ずれ
を起こした半導体チップ33の各電極部34、35に対
して、ワイヤ38を的確にボンディングすることは難し
く、場合によっては、図9(c)に示すように、ワイヤ
38と各電極部34、35との接続面積が小さくなっ
て、その接続部分での電気抵抗値が大きくなってしまい
電気的特性を悪化させてしまうことがある外、ワイヤ3
8と各電極部34、35との接続不良を引き起こすこと
もある。
【0006】本発明は、以上のような状況下で考え出さ
れたもので、アイランド部上の半導体チップのボンディ
ング位置をより高精度に維持し、電気的特性の安定した
より信頼性の高い半導体装置を提供することを目的とす
る。
【0007】
【課題を解決するための手段】この課題を解決するため
に本発明は、上面に電極部が形成された半導体チップ
と、該半導体チップの下面に半田を介して接続された下
面側リード端子と、前記電極部に接続された上面側リー
ド端子と、表面から前記上面側および下面側リード端子
が突出するように半導体チップを覆うモールド部とを備
えた半導体装置において、前記下面側リード端子は、そ
の前記半導体チップの下面における外縁に対応する部位
に凹部が設けられていることを特徴とする半導体装置を
提供するものである。
【0008】
【発明の作用及び効果】本発明の半導体装置によれば、
下面側リード端子は、その半導体チップの下面における
外縁に対応する部位に凹部が設けられているので、例え
ば、半田が下面側リード端子上の凹部に囲まれる範囲内
に塗布された場合、次のようになる。すなわち、上記半
田は、下面側リード端子と半導体チップとを合金化接合
させる際に、高温下での加熱により溶融されて粘度の低
いペースト状態となり、下面側リード端子上で拡がろう
とする。
【0009】しかし、下面側リード端子上には凹部が形
成されるので、溶融した半田は、凹部内に流入し、その
不要な拡がりを止められる。つまり、上記半田は、その
下面側リード端子上での拡がりを、凹部に囲まれる範囲
内に止められやすくなるということである。一方、上記
半田上に接続された半導体チップは、下面側リード端子
上での半田の拡がりにともなって移動しやすい。
【0010】しかし、上述したように、上記半田は、凹
部に囲まれる範囲内に止められやすいので、この半田の
拡がりにともなう半導体チップの移動は大幅に抑えられ
ることになる。従って、本発明の半導体装置によれば、
下面側リード端子上での半導体チップの接続位置をより
高精度に保てることが可能となるので、例えば、金線等
のワイヤを用いて半導体チップに形成された電極部と上
面側リード端子とを電気的に接続させる場合、上記電極
部に対するワイヤの接続状態はより良好なものになり、
電気的特性の安定および信頼性の向上を達成し得る。
【0011】
【実施例】以下、本発明の一実施例を、半導体装置とし
て3端子型のダイオードを例にとり、図1乃至図5を参
照しつつ説明するが、本発明がこれに限定されることは
ない。図1は、3端子型のダイオードを示す要部斜視図
である。
【0012】図1を参照しつつ説明すると、このダイオ
ードは、上面に2つの突起状の電極部1、2が形成され
た半導体チップ3と、この半導体チップ3の下面に半田
4を介して接続された第1リード端子5(下面側リード
端子)と、この第1リード端子5に対向し且つ互いに略
平行に配置された第2リード端子6および第3リード端
子7(上面側リード端子)と、第2リード端子6の先端
と電極部1との間および第3リード端子7の先端と電極
部2との間をそれぞれ従来からのワイヤボンディング方
法により電気的に接続させた金からなるワイヤ8と、半
導体チップ3、第1乃至第3リード端子5、6、7およ
びワイヤ8を覆うエポキシ樹脂からなるモールド部9
(本発明ではモールド部9を透明状のものとして2点鎖
線で示すが、実際には不透明である)とを備えたもので
ある。
【0013】上記第1リード端子5には、溝部10(凹
部)が設けられている。この溝部10は、図2(a)に
示すように、半導体チップ3の下面における外縁に沿っ
て長方形の4辺を型どるように形成されている。この溝
部10に囲まれる長方形は、その縦寸法Bが0.5mm
程度であり、横寸法Cが0.7mm程度である。これに
対して半導体チップ3の下面形状は、その縦寸法Dが
0.4mm程度であり、横寸法Eが0.6mm程度であ
る(図2(a)では半田4を省略し、また、溝部10を
斜線で示す)。
【0014】また、溝部10は、図2(b)に(図2
(a)におけるA−A視断面図を)示すように、その断
面視形状が凹形状であり、その幅寸法Fが0.05mm
程度であり、また、その深さ寸法Gが0.05mm程度
である。さらに、溝部10の形成は、従来から用いられ
るプレス装置でのパンチング加工により行われる。
【0015】また、半田4は、第1リード端子5上の溝
部10に囲まれる範囲内に設けられている。この半田4
は、Pb、Sn等を含むものであり、従来から用いられ
ているものを使用できる。上記モールド部9には、その
両側面の一方から第1リード端子5が突出し、他方から
第2および第3リード端子6、7が突出している。
【0016】尚、上記第1乃至第3リード端子5、6、
7は、鉄からなるものであり、また、電極部1、2は、
銀等からなるものである。このような構造を有するダイ
オードは、例えば次のような方法で製造される。本実施
例では、図3に示すような、鉄からなる金属板より打ち
抜いた長尺帯状のリードフレーム11を用いる。このリ
ードフレーム11には、その長さ方向に沿う左右両縁部
に、サイドフレーム12、13が形成されている。
【0017】サイドフレーム12には、第1リード端子
部14が、また、サイドフレーム13には、互いに略平
行な第2リード端子部15および第3リード端子部16
が、それぞれ内向きに突出し且つ対向するように一体的
に形成されている。第1リード端子部14の先端部に
は、上述したように、溝部10が形成されている。この
ようなリードフレーム11をその長手方向に移送する途
次に、まず、ペースト状の半田4を、上述したように、
第1リード端子部14上の溝部10に囲まれる範囲内に
塗布する。上記半田4の塗布は、従来から用いられてい
るダイボンディング方法により行われる。
【0018】具体的には、図4に示すように、シリンジ
17内に真空状態で収納されたペースト状の半田4を、
シリンジ17内に空気圧を送入してシリンジ17の先端
に接続されたニードル18の吐出口から吐出させること
により、第1リード端子部14上に塗布する。また、シ
リンジ17は、これを移動させる制御モータ(図示せ
ず)により、例えば、第1リード端子部14の角部14
aを基準位置として予め決められた第1リード端子部1
4上の所望位置へと移動される。
【0019】その後に、(図2(b)に示すように)半
導体チップ3を、その下面における外縁が上記溝部10
に対応するように第1リード端子部14上に載置する。
次に、リードフレーム11を加熱炉(図示せず)に送り
込む等することにより、半田の融点よりも高い温度に加
熱する。すると、この加熱により、上記半田4は、溶融
されて半導体チップ3と第1リード端子部14とを合金
化接合させることになる。
【0020】このとき、半田4は、加熱により粘度の低
い状態となるので、第1リード端子部14上で拡がりや
すくなる。しかし、半田4は、(図2(b)に示すよう
に)溝部10内に流入され、その不要な拡がりを止めら
れる。つまり、半田4は、その第1リード端子部14上
での拡がりを、溝部10に囲まれる範囲内に止められや
すくなることになる。
【0021】一方、半田4上の半導体チップ3は、半田
4上の範囲内において上記半田4の拡がりにともなって
移動しやすい。しかし、上述したように、半田4は、半
導体チップ3の下面にほぼ沿う範囲のみに設けられてお
り、しかも溝部10にその拡がりを抑えられているの
で、半田4上の半導体チップ3の移動は大幅に抑えられ
ることになる。
【0022】従って、このダイオードによれば、第1リ
ード端子部14上での半導体チップ3の接続位置をより
高精度に保てることが可能となる。次いで、リードフレ
ーム11を加熱炉から取り出した後に、半導体チップ3
の電極部1、2と第2および第3リード端子15、16
との間を従来からのワイヤボンディング方法により、
(図1に示すように)ワイヤ8にて電気的に接続され
る。
【0023】このとき、半導体チップ3は、第1リード
端子部14上での接続位置が高精度に保たれているの
で、電極部1、2に対するワイヤ8の接続状態はより良
好になる。さらに、上記工程を経た後に、リードフレー
ム11を、従来から用いられるモールド金型(図示せ
ず)間に移送して、半導体チップ3を覆うように図1に
示すような形状のモールド部9を成形し、さらに、打ち
抜き成形用の成形金型により、モールド部9から突出す
る第1乃至第3リード端子部14、15、16を分断し
て、図1に示すようなダイオードを得るのである。
【0024】本実施例において、凹部としての溝部10
は、半導体チップ3の下面における外縁に対応するすべ
ての部位に設けられているが、これに限定するものでな
く、図5に示すように、半導体チップ3の下面における
対角方向の両隅角部に対応する部位のみに溝部10を設
けても、この溝部10の部分で半田4の拡がりを防止で
きるので、半導体チップ3の移動を抑えることが可能で
ある。
【0025】また、本実施例において、溝部10は、平
面視において半導体チップ3の外縁よりも外側に形成さ
れているが、これに限定するものでなく、平面視におい
て半導体チップ3の外縁に重複するように形成してもよ
い。尚、溝部10は、平面視において半導体チップ3の
外縁よりも内側に形成された場合、半田4と半導体チッ
プ3との接続面積が小さくなり、その接続部分での抵抗
値が大きくなりやすいのであまり好ましくないが、本発
明の効果を十分に奏し得る。
【0026】さらに、溝部10は、その幅寸法および深
さ寸法を限定されるものでない。また、本実施例では、
凹部として溝部10を設けているが、これに限定するも
のでなく、V字状のノッチ等でもよく、その形状を限定
されるものでない。さらに、半田4の厚みは、これを限
定するものでない。また、本実施例においては、半導体
装置として3端子型のダイオードを例にとっているが、
これに限定するものでなく、図6に示すような半導体チ
ップ19上に複数(図6においては3つ)の電極部2
0、21、22を形成したものにも適用可能である。こ
の場合、各電極部20、21、22間の間隔寸法はより
幅狭となるので、ワイヤボンディングする際に第1リー
ド端子部23上における半導体チップ19の接続位置は
より高精度なものが望まれるが、本発明の半導体装置で
あれば、上記半導体チップ19の接続位置はより高精度
なものに保たれるので、該半導体チップ19の電極部2
0、21、22に対してワイヤボンディングをより高精
度に行うことが可能となる。
【0027】さらに、本実施例においては、半導体チッ
プ上の電極部と上面側リード端子とをワイヤにて電気的
に接続させているが、これに限定するものでなく、図7
に示すように、電極部24、25と上面側リード端子2
6、27とを半田28を介して直接接続するタイプの半
導体装置に対しても適用可能である。
【図面の簡単な説明】
【図1】本発明の半導体装置を示す要部斜視図である。
【図2】本発明の半導体装置における溝部を説明する説
明図である。
【図3】本発明の半導体装置を製造する際に用いるリー
ドフレームを示す要部平面図である。
【図4】本発明の半導体装置を製造する途次において第
1リード端子部上に半田を塗布する様子を説明する説明
図である。
【図5】本発明の半導体装置の変形例を示す要部斜視図
である。
【図6】本発明の半導体装置の変形例を示す要部斜視図
である。
【図7】本発明の半導体装置の変形例を示す要部斜視図
である。
【図8】従来の半導体装置を示す要部斜視図である。
【図9】従来の半導体装置においてアイランド部上で半
導体チップが位置ずれを起こす様子を説明する説明図で
ある。
【符号の説明】
1、2 電極部 3 半導体チップ 4 半田 5 第1リード端子 6 第2リード端子 7 第3リード端子 8 ワイヤ 9 モールド部 10 溝部 11 リードフレーム

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 上面に電極部が形成された半導体チップ
    と、該半導体チップの下面に半田を介して接続された下
    面側リード端子と、前記電極部に接続された上面側リー
    ド端子と、表面から前記上面側および下面側リード端子
    が突出するように半導体チップを覆うモールド部とを備
    えた半導体装置において、 前記下面側リード端子は、その前記半導体チップの下面
    における外縁に対応する部位に凹部が設けられているこ
    とを特徴とする半導体装置。
JP6327321A 1994-11-07 1994-12-28 半導体装置 Pending JPH08186217A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6327321A JPH08186217A (ja) 1994-12-28 1994-12-28 半導体装置
US08/554,597 US5821611A (en) 1994-11-07 1995-11-06 Semiconductor device and process and leadframe for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6327321A JPH08186217A (ja) 1994-12-28 1994-12-28 半導体装置

Publications (1)

Publication Number Publication Date
JPH08186217A true JPH08186217A (ja) 1996-07-16

Family

ID=18197839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6327321A Pending JPH08186217A (ja) 1994-11-07 1994-12-28 半導体装置

Country Status (1)

Country Link
JP (1) JPH08186217A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001031704A1 (fr) * 1999-10-28 2001-05-03 Rohm Co., Ltd. Dispositif a semi-conducteurs
WO2009117006A1 (en) * 2008-03-18 2009-09-24 Vishay General Semiconductor, Llc. Apparatus and method for series connection of two die or chips in single electronics package
JP2014060211A (ja) * 2012-09-14 2014-04-03 Omron Corp 基板構造、半導体チップの実装方法及びソリッドステートリレー

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001031704A1 (fr) * 1999-10-28 2001-05-03 Rohm Co., Ltd. Dispositif a semi-conducteurs
US6650004B1 (en) 1999-10-28 2003-11-18 Rohm Co., Ltd. Semiconductor device
WO2009117006A1 (en) * 2008-03-18 2009-09-24 Vishay General Semiconductor, Llc. Apparatus and method for series connection of two die or chips in single electronics package
US7768104B2 (en) 2008-03-18 2010-08-03 Vishay General Semiconductor, Inc. Apparatus and method for series connection of two die or chips in single electronics package
JP2014060211A (ja) * 2012-09-14 2014-04-03 Omron Corp 基板構造、半導体チップの実装方法及びソリッドステートリレー

Similar Documents

Publication Publication Date Title
US10504822B2 (en) Semiconductor device
US7238549B2 (en) Surface-mounting semiconductor device and method of making the same
JP3877401B2 (ja) 半導体装置の製造方法
JPH11191561A (ja) 半導体装置の製造方法
JP4803855B2 (ja) 半導体装置の製造方法
JPH08186217A (ja) 半導体装置
JPH11191562A (ja) 半導体装置の製造方法
JPH11186481A (ja) リードフレーム
JPH08148623A (ja) 半導体装置
JPH11176856A (ja) 半導体装置の製造方法
JPH08172151A (ja) 半導体装置
JP3847432B2 (ja) 樹脂封止半導体装置及びその製造方法
JP4321742B2 (ja) 半導体チップを使用した半導体装置
JP2008182060A (ja) 半導体装置の製造方法
JP2596606B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2000124236A (ja) 半導体装置の製造方法
JPS6164132A (ja) 半導体装置
JP3738144B2 (ja) 半導体装置の製造方法
JP2001257305A (ja) 樹脂封止型半導体装置及びその製造方法
JP2917928B2 (ja) 半導体装置の製造方法
JP3434633B2 (ja) 樹脂封止型半導体装置
JPH0543477Y2 (ja)
JPS61285730A (ja) 半導体装置の製造方法及びこれに用いる樹脂封止部材
JP2582534B2 (ja) 半導体装置の製造方法
JPH0340440A (ja) 樹脂封止型混成集積回路及びその製造方法