KR20010062698A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20010062698A
KR20010062698A KR1020000081740A KR20000081740A KR20010062698A KR 20010062698 A KR20010062698 A KR 20010062698A KR 1020000081740 A KR1020000081740 A KR 1020000081740A KR 20000081740 A KR20000081740 A KR 20000081740A KR 20010062698 A KR20010062698 A KR 20010062698A
Authority
KR
South Korea
Prior art keywords
lead
dummy
chip
semiconductor device
leads
Prior art date
Application number
KR1020000081740A
Other languages
English (en)
Other versions
KR100370529B1 (ko
Inventor
아사다준이찌
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR20010062698A publication Critical patent/KR20010062698A/ko
Application granted granted Critical
Publication of KR100370529B1 publication Critical patent/KR100370529B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

인터포저로부터 도출되는 리드를 칩의 패드에 접속하는 구조에 있어서, 칩이 수지 밀봉체에 기계적 강도가 높은 상태로 밀착하고 있는 반도체 장치를 제공한다.
반도체 장치는 인터포저(여기서는 폴리이미드 막(12))로부터 도출되는 리드(13)를 칩(11)의 패드(14)에 접속하는 구조를 지니고, 리드(13)가 성기게 배치되어 있다. 인터포저로부터 도출되는 리드를 늘려, 즉 전기적 접속과는 관계없는 더미 리드(13')를 늘려 칩(11)이 수지 밀봉체(15)에 기계적 강도가 높은 상태에서 밀착하도록 구성한다. 리드와 함께 인터포저에 부착한 더미 리드가 수지 밀봉체와 칩과의 접합 강도를 향상시킨다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 반도체 기판의 박형화에 대응한 테이프나 절연 기판 등의 절연막으로 이루어지는 인터포저를 리드의 지지체로서 이용하는 반도체 장치에 관한 것이다.
반도체 장치는 고밀도 실장화를 목적으로 하여 반도체 소자의 박형화가 진행되고 있고, 또한 이것을 적층하여 이용하는 일이 많아지고 있다. 종래 이용되고 있는 박형 패키지로는 TSOP(Thin Smal1 Outline Package), TCP(Tape Carrier Package), BAG(Ball Grid Array) 등이 알려져 있다.
도 6은 종래 구조의 반도체 장치의 단면도이다. 반도체 소자(칩)에는 250∼625 μm 두께의 실리콘 칩을 이용한다. 칩(101)을 지지하고, 리드(103)가 보유되어 있는 인터포저로서는 75 μm 두께의 폴리이미드 막(102)을 이용한다. 폴리이미드 막(102)은 개구부(106)를 갖고 있다. 구리박 등으로 이루어지는 리드(l03)는 한 단이 개구부(106)에 돌출하여, 칩(101)의 표면에 형성된 접속 전극(패드)(104)에 직접 접속되고, 다른 단이 폴리이미드 막(102)으로부터 돌출하고 있다. 이 폴리이미드 막으로부터 돌출하고 있는 부분은 외측 리드이고, 외부 접속 단자로서 외부 회로에 전기적으로 접속된다. 그것 이외의 부분은 내측 리드이다. 리드와 반도체 소자와의 접속 방법으로서는 패드 상에 범프를 형성하여 다수의 리드를 한번에 범프에 접속하는 TAB 테이프를 이용하는 방법도 있다. 또한, 폴리이미드 막(102)의 개구부(106)에 있어서, 패드(l04)와 리드(103)와의 접속 부분을 포함하는 칩(101) 상에 에폭시 수지 등의 액상 수지를 적하(滴下)하여 수지 밀봉체(105)를 형성한다.
인터포저를 사용한 패키지는, 인터포저와 칩의 접합은 전기적인 접속을 행하는 리드에 의해서 이루어진다. 인터포저와 칩과의 사이는 리드에 의해서 지지되고 있고, 그 후에 행해지는 수지 밀봉에 의해 기계적 강도와 내습성 등의 신뢰성을 높이고 있었다. 그러나, 종래 기술에서는 리드의 간격이 성기게 되어 있어, 칩과 리드와의 접속을 행하고 나서 수지 밀봉을 행하면, 수지 밀봉체와 인터포저와의 사이에서 박리가 생기고, 이것이 성장하여 수지에 크랙이 발생하는 경우가 있었다. 크랙은 리드 절단을 야기할 우려가 있어, 외관상으로도 신뢰성에서도 문제가 있었다. 또한, 리드 간격이 성기게 되어 있으면, 리드의 접속을 행한 후 수지 밀봉을 행하기까지의 사이에서 리드의 꼬임이 발생한다. 특히, 칩 사이즈에 대하여 핀 수가 적은 경우에 리드 분포는 성기게 되기 쉬웠다.
또한, 칩 두께가 50 μm 정도의 얇기로 되면 인터포저에 이용하는 폴리이미드 막의 두께보다 얇게 된다. 이러한 조건에서는, 포팅에 의해 수지를 적하하여 수지 밀봉체를 형성하기 위해서는 필요 이상으로 수지가 부착되어 두꺼운 반도체 장치가 형성되므로, 반도체 장치의 박형화에 반하는 것으로도 된다. 그 때문에, 현재에는 폴리이미드 막과 칩에 이면 시트를 붙이고, 그 위의 칩과 리드의 접속 부분을 인쇄에 의해 수지를 도포하여 수지 밀봉체를 형성하는 것도 행해지고 있다. 이 방법에서도, 크랙이나 리드의 꼬임 등 리드 절단을 초래하는 현상이 해소되지 않아, 문제로서 남아 있다
본 발명은 이러한 사정에 의해 이루어진 것으로, 인터포저로부터 도출되는 리드를 칩의 패드에 접속하는 구조에 있어서, 칩이 수지 밀봉체에 기계적 강도가 높은 상태에서 밀착하고 있는 반도체 장치를 제공한다.
본 발명은 인터포저로부터 도출되는 리드를 칩의 패드에 접속하는 구조를 지니고, 리드가 성기게 배치되어 있는 반도체 장치에 있어서, 인터포저로부터 도출되는 리드를 늘려, 즉 전기적 접속과는 관계없는 더미 리드를 늘려 칩이 수지 밀봉체에 기계적 강도가 높은 상태에서 밀착하도록 한 것을 특징으로 한다. 리드와 함께 인터포저에 부착된 더미 리드가 수지 밀봉체와 칩과의 접합 강도를 향상시킨다.
즉, 본 발명의 반도체 장치는 반도체 소자와, 상기 반도체 소자의 복수의 접속 전극에 접속된 복수의 리드와, 상기 반도체 소자에 전기적으로 접속되어 있지 않은 적어도 1개의 더미 리드와, 상기 반도체 소자를 수용하는 개구부를 지니고, 한 면에 선단이 상기 반도체 소자의 접속 전극에 접속된 상기 리드와 상기 더미 리드를 지지하는 절연막과, 상기 절연막의 상기 개구부에서 상기 리드 선단과 상기 접속 전극과의 접속 부분 및 상기 더미 리드 선단을 피복하여 이루어지는 수지 밀봉체를 구비하는 것을 특징으로 한다.
상기 수지 밀봉체에 피복된 상기 더미 리드 선단은 상기 개구부의 주변 단부와 상기 개구부 내부에 배치된 상기 반도체 소자의 주변 단부와의 사이에 형성 배치되어 있도록 해도 좋다. 상기 더미 리드 선단은 상기 반도체 소자의 위로 연장시키도록 해도 좋다. 상기 더미 리드는 상기 절연막의 주변 단부보다 내측에 배치되어 있도록 해도 좋다. 상기 더미 리드는 상기 리드 배열의 최소 피치의 적어도 2배 이상의 리드 피치 부분에 배치시키도록 해도 좋다. 상기 더미 리드는 적어도 2개 지니고, 인접하는 2개의 더미 리드의 선단 부분은 접합되어 있도록 해도 좋다. 상기 더미 리드는 상기 반도체 소자의 마주 보는 2개의 변에 형성되고, 이들 마주 보는 더미 리드의 선단 부분은 상호 접속되어 있도록 해도 좋다. 상기 반도체 소자에는 내부 회로와 전기적으로 접속되어 있지 않은 더미 접속 전극을 지니고, 상기 더미 리드의 선단은 상기 더미 접속 전극에 접속되어 있도록 해도 좋다. 상기 더미의 접속 전극은 전원선 또는 접지선에 전기적으로 접속되어 있도록 해도 좋다.
도 1은 본 발명의 제1 실시예의 반도체 장치의 평면도 및 단면도.
도 2는 본 발명의 제2 실시예의 반도체 장치의 평면도 및 단면도.
도 3은 본 발명의 제3 실시예의 반도체 장치의 평면도 및 단면도.
도 4는 본 발명의 제4 실시예의 반도체 장치의 평면도 및 단면도.
도 5는 본 발명의 제4 실시예의 반도체 장치의 제조 공정을 설명하는 단면도.
도 6은 종래의 반도체 장치의 평면도 및 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11, 21, 31, 41, 101 : 반도체 소자(칩)
12, 22, 32, 42, 102 : 폴리이미드 막
13, 23, 33, 43, 103 : 리드
13', 23', 33', 33", 43' : 더미 리드
14, 24, 34, 44, 104 : 접속 전극(패드)
14' : 더미 패드
l5, 25, 35, 45, 105 : 수지 밀봉체
16, 26, 36, 46, 106 : 개구부
47 : 이면 시트
이하, 도면을 참조하여 발명의 실시의 형태를 설명한다.
우선, 도 1을 참조하여 제l 실시예를 설명한다.
도 1은 반도체 장치의 평면도 및 평면도의 A-A'선에 따르는 부분의 단면도이다. 반도체 소자(칩)에는 150∼625 μm 두께의 실리콘 칩을 이용한다. 칩(11)을 지지하고, 리드(13)를 보유하는 인터포저로서는 75 μm 두께의 폴리이미드 막(12)을 이용한다. 폴리이미드 막(12)은 디바이스 홀이라고 칭해지는 개구부(16)를 갖고 있는 구리박 등으로 이루어진다. 리드(13)는 한 단이 개구부(16)에 돌출하여, 칩(11)의 표면에 형성된 접속 전극(패드)(14)에 직접 싱글 포인트 ILB(Inner Lead Bonding)법에 의해 접속되고, 다른 단이 폴리이미드 막(12)으로부터 돌출하고 있다. 이 폴리이미드 막으로부터 돌출하고 있는 부분은 외측 리드이고, 외부 접속 단자로서 외부 회로에 전기적으로 접속된다(그것 이외의 부분은 내측 리드이다). 리드와 반도체 소자와의 접속 방법으로서는 패드 상에 범프를 형성하여, 다수의 리드를 한번에 범프에 접속하는 TAB 테이프를 이용하는 접속 방법도 있다.
칩(11)에는 복수의 패드(14)가 형성되어 있다. 그러나, 패드(14)는 밀하게 배치되어 있지 않고, 성기게 배치되어 있다. 이 실시예에서는, 리드(13)가 배치되어 있는 영역은, 예를 들면 칩(11)의 네 모서리에 있고, 각 변의 중앙 부분은 리드 및 패드가 형성되어 있지 않다. 이러한 부분은 칩(11)과 수지 밀봉체(l5)와의 접합력을 향상시키는 리드가 없기 때문에, 이 부분에 수지 밀봉체의 크랙이 발생하기 쉽다. 그 때문에, 이 실시예에서는 각 변의 중앙 부분에 더미 패드(14')를 형성하고, 이것에 폴리이미드 막(12)에 지지된 더미 리드(13')를 형성한다. 더미 리드(13')는 전기적인 접속에 관계하지 않기 때문에, 외측 리드를 필요로 하지 않는다. 따라서, 더미 리드(l3')는 폴리이미드 막(12)으로부터 밖으로 도출하지 않는다.
리드가 없는 부분에 더미 리드가 배치되어 있기 때문에, 칩이 수지 밀봉체에 기계적 강도가 높은 상태에서 밀착하게 된다. 즉, 리드와 함께 인터포저에 부착하여 더미 리드가 수지 밀봉체와 칩과의 접합 강도를 향상시키는 것이 가능하게 된다.
또한, 상기 수지 밀봉체(15)는 다음과 같은 방법으로 형성된다. 폴리이미드 막(12)의 개구부(16)에 있어서, 패드(14) 및 더미 패드(14')와 리드(13) 및 더미리드(13')와의 접속 부분을 포함하는 칩(11) 상에 에폭시 수지 등의 액상 수지를 적하하여 수지 밀봉체(15)가 형성된다.
또한, 더미 리드는 리드와 리드의 사이가 넓은 부분에 배치된다. 즉, 리드 배열의 최소 피치의 2배 이상의 넓은 부분에 적어도 1개 배치시키는 것이 가능하다.
다음에, 도 2를 참조하여 제2 실시예를 설명한다.
도 2는 반도체 장치의 평면도 및 이 평면도의 A-A'선에 따르는 부분의 단면도이다. 반도체 소자(칩)에는 150∼625 μm 두께의 실리콘 칩을 이용한다. 칩(21)을 지지하고, 리드(23)를 보유하는 인터포저로서는 75 μm 두께의 폴리이미드 막(22)을 이용한다. 폴리이미드 막(22)은 디바이스 홀이라고 칭해지는 칩(21)이 배치된 개구부(26)를 갖고 있다. 구리박 등으로 이루어지는 리드(23)의 한 단이 개구부(26)에 돌출하여, 칩(21)의 표면에 형성된 패드(24)에 직접 싱글 포인트 ILB법에 의해 접속되고, 다른 단이 폴리이미드 막(22)으로부터 돌출하고 있다. 이 폴리이미드 막으로부터 돌출하고 있는 부분은 외측 리드이고, 외부 접속 단자로서 외부 회로에 전기적으로 접속된다. 리드와 반도체 소자와의 접속 방법으로서는 패드 상에 범프를 형성하여, 다수의 리드를 한번에 범프에 접속하는 TAB 테이프를 이용하는 접속 방법도 있다.
칩(21)에는 복수의 패드(24)가 형성되어 있다. 그러나, 패드(24)는 밀하게 배치되어 있지 않고, 성기게 배치되어 있다. 이 실시예에서는, 리드(23)가 배치되어 있는 영역은, 예를 들면 칩(21)의 네 모서리에 있고, 각 변의 중앙 부분은 리드및 패드가 형성되어 있지 않다. 이러한 부분은 칩(21)과 수지 밀봉체(25)와의 접합력을 향상시키는 리드가 없기 때문에, 이 부분에 수지 밀봉체의 크랙이 생기기 쉽다. 그 때문에, 이 실시예에서는 각 변의 중앙 부분에 대향한 개구부(26)의 주변부에 더미 리드(23')를 형성 배치한다. 더미 리드(23')는 폴리이미드 막(22)으로부터 밖으로 도출되어 있지 않다. 그리고, 더미 리드(23')의 칩(21)에 대향하는 한 단은 개구부(26)와 칩(21)의 사이에 배치되어 있다.
리드가 없는 부분에 더미 리드가 배치되어 있기 때문에, 칩이 수지 밀봉체에 기계적 강도가 높은 상태에서 밀착하게 된다. 즉, 리드와 함께 인터포저에 부착하여 더미 리드가 수지 밀봉체와 칩과의 접합 강도를 향상시키는 것이 가능하게 된다.
또한, 상기 수지 밀봉체(25)는 제1 실시예와 동일하게 형성된다. 폴리이미드 막(22)의 개구부(26)에 있어서, 패드(24)와 리드(23) 및 더미 리드(23')와의 접속부분을 포함하는 칩(21) 상에 및 폴리이미드 막(22) 상에 에폭시 수지 등의 액상 수지를 적하하여 수지 밀봉체(25)가 형성된다. 더미 리드는 리드 배열의 최소 피치의 2배 이상의 넓은 부분에 적어도 1개 배치된다.
다음에, 도 3을 참조하여 제3 실시예를 설명한다.
도 3은 반도체 장치의 평면도 및 이 평면도의 A-A'선에 따르는 부분의 단면도이다. 반도체 소자(칩)에는 150∼625 μm 두께의 실리콘 칩을 이용한다. 칩(31)을 지지하고, 리드(33)를 보유하는 인터포저로서는 75 μm 두께의 폴리이미드 막(32)을 이용한다. 폴리이미드 막(32)은 칩(21)이 배치된 개구부(디바이스홀)(36)를 갖고 있다. 구리박 등으로 이루어지는 리드(33)의 한 단이 개구부(36)에 돌출하여, 칩(31)의 표면에 형성된 패드(34)에 직접 싱글 포인트 ILB법에 의해 접속되고, 다른 단이 폴리이미드 막(32)으로부터 돌출하고 있다. 이 폴리이미드 막으로부터 돌출하고 있는 부분은 외측 리드이고, 외부 접속 단자로서 외부 회로에 전기적으로 접속된다. 리드와 반도체 소자와의 접속 방법으로서는 패드 상에 범프를 형성하여, 다수의 리드를 한번에 범프에 접속하는 TAB 테이프를 이용하는 접속 방법도 있다.
칩(31)에는 복수의 패드(44)가 형성되어 있다. 그러나, 패드(34)는 밀하게 배치되어 있지 않고, 성기게 배치되어 있다. 이 실시예에서는, 리드(33)가 배치되어 있는 영역은, 예를 들면 칩(31)의 네 모서리에 있고, 각 변의 중앙 부분은 리드 및 패드가 형성되어 있지 않다. 이러한 부분은 칩(31)과 수지 밀봉체(35)와의 접합력을 향상시키는 리드가 없기 때문에, 이 부분에 수지 밀봉체의 크랙이 발생하기 쉽다. 그 때문에, 예를 들면 각 변의 중앙 부분에 대향한 개구부(36)의 주변부에 더미 리드를 형성 배치한다. 이 실시예에서는, 제1 및 제2의 더미 리드(33', 33")를 갖고 있다. 더미 리드(33')는 인접하는 2개의 더미 리드로 이루어지고, 그 선단 부분이 접합되어 있다. 더미 리드(33")는 칩(31)의 마주 보는 2개의 변에 형성된 리드로 이루어지고, 이들 마주 보는 리드의 선단 부분이 상호 접속되어 있다. 더미 리드(33', 33")는 폴리이미드 막(32)으로부터 밖으로 도출되어 있지 않다.
리드가 없는 부분에 더미 리드가 배치되어 있기때문에, 칩이 수지 밀봉체에 기계적 강도가 높은 상태에서 밀착하게 된다. 즉, 리드와 함께 인터포저에 부착하여 더미 리드가 수지 밀봉체와 칩과의 접합 강도를 향상시키는 것이 가능하게 된다.
또한, 상기 수지 밀봉체(35)는 제1 실시예와 동일하게 형성된다. 폴리이미드 막(32)의 개구부(36)에 있어서, 패드(34)와 리드(33) 및 더미 리드(33', 33")와의 접속부분을 포함하는 칩(31) 상에 및 폴리이미드 막(32) 상에 에폭시 수지 등의 액상 수지를 적하하여 수지 밀봉체(35)가 형성된다. 더미 리드는 리드 배열의 최소 피치의 2배 이상의 넓은 부분에 적어도 1개 배치된다.
다음에, 도 4 및 도 5를 참조하여 제4 실시예를 설명한다.
도 4는 반도체 장치의 평면도 및 이 평면도의 A-A'선에 따르는 부분의 단면도이고, 도 5는 반도체 장치의 수지 밀봉을 설명하는 칩을 탑재한 인터포저의 단면도이다. 반도체 소자(칩)에는, 예를 들면 앞 다이싱 등에 의해 형성된 50 μm 두께 정도의 실리콘 칩을 이용한다. 칩(41)을 지지하고, 리드(43)를 보유하는 인터포저로서는 75 μm 두께의 폴리이미드 막(42)을 이용한다. 폴리이미드 막(42)은 디바이스 홀이라고 칭해지는 칩(41)이 배치되는 개구부(46)를 갖고 있다. 구리박 등으로 이루어지는 리드(43)의 한 단이 개구부(46)에 돌출하여, 칩(41)의 표면에 형성된 패드(44)에 직접 싱글 포인트 ILB법에 의해 접속되고, 다른 단이 폴리이미드 막(42)으로부터 돌출하고 있다. 이 폴리이미드 막으로부터 돌출하고 있는 부분은 외측 리드이고, 외부 접속 단자로서 외부 회로에 전기적으로 접속된다. 리드와 반도체 소자와의 접속 방법으로서는 패드 상에 범프를 형성하여, 다수의 리드를 한번에 범프에 접속하는 TAB 테이프를 이용하는 접속 방법도 있다.
칩(41)에는 복수의 패드(44)가 형성되어 있다. 그러나, 패드(44)는 밀하게 배치되어 있지 않고, 성기게 배치되어 있다. 이 실시예에서는, 리드(43)가 배치되어 있는 영역은, 예를 들면 칩(41)의 네 모서리에 있고, 각 변의 중앙 부분은 리드 및 패드가 형성되어 있지 않다. 이러한 부분은 칩(41)과 수지 밀봉체(45)와의 접합력을 향상시키는 리드가 없기 때문에, 이 부분에 수지 밀봉체의 크랙이 생기기 쉽다. 그 때문에, 이 실시예에서는 각 변의 중앙 부분에 대향한 개구부(46)의 주변부에 더미 리드(43')를 형성 배치한다. 더미 리드(43')는 폴리이미드 막(42)으로부터 밖으로 도출되어 있지 않다. 그리고, 더미 리드(43')의 칩(41)에 대향하는 한 단은 개구부(46)와 칩(41)의 사이에 배치되어 있다.
리드가 없는 부분에 더미 리드가 배치되어 있기 때문에, 칩이 수지 밀봉체에 기계적 강도가 높은 상태에서 밀착하게 된다. 즉, 리드와 함께 인터포저에 부착하여 더미 리드가 수지 밀봉체와 칩과의 접합 강도를 향상시키는 것이 가능하게 된다.
또한, 상기 수지 밀봉체(45)는 제1 내지 제3 실시예와는 다른 방법에 의해 형성된다. 우선, 도 5에 도시한 바와 같이, 칩(41) 및 폴리이미드 막(42)의 이면에 이면 시트(47)를 붙인다. 다음에, 칩(41)과 폴리이미드 막(42)의 표면에 마스크(도시하지 않음)를 행하여, 수지를 도포한다. 이 방법에 의해, 폴리이미드 막(42)의 개구부(46)에 있어서, 패드(44)와 리드(43) 및 더미 리드(43')와의 접속부분을 포함하는 칩(41) 상에 및 폴리이미드 막(42) 상에 수지 밀봉체(45)가 형성된다. 수지 밀봉체(45)를 형성한 후에는, 이면 시트(47)는 제거된다. 더미 리드는 리드 배열의 최소 피치의 2배 이상의 넓은 부분에 적어도 1개 배치된다.
이상, 각 실시예에서 설명한 것은 1개의 칩과 1개의 인터포저로 이루어지는 반도체 장치이지만, 이와 같은 구조의 반도체 장치를 여러개 적층하여, 이것을 실장 기판에 탑재시켜 이루어지는 반도체 장치에도 본 발명은 적용된다. 여러개를 일체화하는 방법은 외측 리드를 1개로 통합하여 실장 기판에 접합하거나, 적층한 인터포저의 단부에 외부 단자를 부착하여, 이것을 실장 기판에 접합하는 방법을 채용한다.
본 발명은 이상의 구성에 의해, 인터포저로부터 도출되는 리드를 칩의 패드에 접속하여, 접속부를 수지 밀봉하는 구조에 있어서, 리드 및 상기 접속부와 수지 밀봉체와의 사이에 더미 리드를 개재시키기 때문에 칩을 수지 밀봉체에 기계적 강도가 높은 상태로 밀착시킬 수 있다.

Claims (9)

  1. 반도체 소자와;
    상기 반도체 소자의 복수의 접속 전극에 접속된 복수의 리드와;
    상기 반도체 소자에 접속되어 있지 않은 적어도 1개의 더미 리드와;
    상기 반도체 소자를 수용하는 개구부를 지니고 한 면에 선단이 상기 반도체 소자의 접속 전극에 접속된 상기 리드와 상기 더미 리드를 지지하는 절연막과;
    상기 절연막의 상기 개구부에서 상기 리드 선단과 상기 접속 전극과의 접속 부분 및 상기 더미 리드 선단을 피복하여 이루어지는 수지 밀봉체
    를 포함하는 반도체 장치.
  2. 제1항에 있어서, 상기 수지 밀봉체에 피복된 상기 더미 리드 선단은 상기 개구부의 주변 단부와 상기 개구부 내부에 배치된 상기 반도체 소자의 주변 단부와의 사이에 형성 배치되어 있는 반도체 장치.
  3. 제1항에 있어서, 상기 더미 리드 선단은 상기 반도체 소자의 위로 연장시키는 반도체 장치.
  4. 제1항 내지 제3항 중의 어느 한 항에 있어서, 상기 더미 리드는 상기 절연막의 주변 단부보다 내측에 배치되어 있는 반도체 장치.
  5. 제1항 내지 제3항 중의 어느 한 항에 있어서, 상기 더미 리드는 상기 리드 배열의 최소 피치의 적어도 2배 이상의 리드 피치 부분에 배치시키는 반도체 장치.
  6. 제1항 내지 제3항 중의 어느 한 항에 있어서, 상기 더미 리드는 적어도 2개 지니고, 인접하는 2개의 더미 리드의 선단 부분은 접합되어 있는 반도체 장치.
  7. 제1항 또는 제3항에 있어서, 상기 더미 리드는 상기 반도체 소자의 마주 보는 2개의 변에 형성되고, 이들 마주 보는 더미 리드의 선단 부분은 상호 접속되어 있는 반도체 장치.
  8. 제1항 또는 제3항에 있어서, 상기 반도체 소자에는 내부 회로와 전기적으로 접속되어 있지 않은 더미 접속 전극을 지니고, 상기 더미 리드의 선단은 상기 더미 접속 전극에 접속되어 있는 반도체 장치.
  9. 제8항에 있어서, 상기 더미 접속 전극은 전원선 또는 접지선에 전기적으로 접속되어 있는 반도체 장치.
KR10-2000-0081740A 1999-12-24 2000-12-26 반도체 장치 KR100370529B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP36667399A JP2001185578A (ja) 1999-12-24 1999-12-24 半導体装置
JP1999-366673 1999-12-24

Publications (2)

Publication Number Publication Date
KR20010062698A true KR20010062698A (ko) 2001-07-07
KR100370529B1 KR100370529B1 (ko) 2003-01-30

Family

ID=18487369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0081740A KR100370529B1 (ko) 1999-12-24 2000-12-26 반도체 장치

Country Status (3)

Country Link
US (1) US6987313B2 (ko)
JP (1) JP2001185578A (ko)
KR (1) KR100370529B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100814433B1 (ko) * 2006-11-22 2008-03-18 삼성전자주식회사 리드 프레임 유닛, 이를 갖는 반도체 패키지 및 이의 제조방법, 이를 포함하는 반도체 스택 패키지 및 이의 제조방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4413054B2 (ja) * 2004-03-29 2010-02-10 三洋電機株式会社 混成集積回路装置の製造方法
KR100585143B1 (ko) * 2004-05-12 2006-05-30 삼성전자주식회사 반도체 칩이 탑재된 탭방식의 패키지 및 그 제조방법
KR101070897B1 (ko) * 2004-07-22 2011-10-06 삼성테크윈 주식회사 응력 집중을 완화하는 구조를 가지는 회로기판 및 이를구비한 반도체 소자 패키지
TWI267972B (en) * 2005-02-05 2006-12-01 Himax Tech Ltd Substrate with slot
JP4786976B2 (ja) * 2005-09-13 2011-10-05 パナソニック株式会社 配線基板及びその製造方法、並びに半導体装置
JP2007142302A (ja) * 2005-11-22 2007-06-07 Seiko Epson Corp 半導体装置及びその製造方法
CN101385136A (zh) * 2006-02-15 2009-03-11 Nxp股份有限公司 用于模制盖的衬底表面的非导电平坦化
KR100809704B1 (ko) * 2006-09-22 2008-03-06 삼성전자주식회사 조립 정확도가 개선된 반도체 패키지
KR100891330B1 (ko) * 2007-02-21 2009-03-31 삼성전자주식회사 반도체 패키지 장치와, 반도체 패키지의 제조방법과,반도체 패키지 장치를 갖는 카드 장치 및 반도체 패키지장치를 갖는 카드 장치의 제조 방법
DE102008042335A1 (de) * 2008-09-24 2010-03-25 Robert Bosch Gmbh Gehäuse für eine elektrische Schaltung
US20100171201A1 (en) * 2009-01-06 2010-07-08 Wyant M Todd Chip on lead with small power pad design
KR101545926B1 (ko) * 2013-11-27 2015-08-20 엘지디스플레이 주식회사 광원모듈 및 이를 포함하는 백라이트 유닛
JP6641874B2 (ja) * 2015-10-20 2020-02-05 セイコーエプソン株式会社 物理量検出装置、電子機器および移動体

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3771217A (en) * 1971-04-16 1973-11-13 Texas Instruments Inc Integrated circuit arrays utilizing discretionary wiring and method of fabricating same
US4466183A (en) * 1982-05-03 1984-08-21 National Semiconductor Corporation Integrated circuit packaging process
US4770640A (en) * 1983-06-24 1988-09-13 Walter Howard F Electrical interconnection device for integrated circuits
JPS63107126A (ja) * 1986-10-24 1988-05-12 Hitachi Ltd 半導体装置
US5198888A (en) * 1987-12-28 1993-03-30 Hitachi, Ltd. Semiconductor stacked device
US5233220A (en) * 1989-06-30 1993-08-03 Texas Instruments Incorporated Balanced capacitance lead frame for integrated circuits and integrated circuit device with separate conductive layer
JP2567961B2 (ja) * 1989-12-01 1996-12-25 株式会社日立製作所 半導体装置及びリ−ドフレ−ム
US5036381A (en) * 1990-06-15 1991-07-30 Motorola, Inc. Multiple electronic devices within a single carrier structure
JPH0864748A (ja) * 1994-08-25 1996-03-08 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JPH09129686A (ja) * 1995-11-06 1997-05-16 Toshiba Microelectron Corp テープキャリヤ及びその実装構造
JP3298420B2 (ja) * 1996-08-02 2002-07-02 日立電線株式会社 リードフレーム、半導体装置、及びリードフレームの製造方法
JPH10112521A (ja) * 1996-10-04 1998-04-28 Toshiba Corp 半導体装置の製造方法
JP3779789B2 (ja) * 1997-01-31 2006-05-31 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US5861662A (en) * 1997-02-24 1999-01-19 General Instrument Corporation Anti-tamper bond wire shield for an integrated circuit
JP3487173B2 (ja) * 1997-05-26 2004-01-13 セイコーエプソン株式会社 Ｔａｂ用テープキャリア、集積回路装置及び電子機器
JP2000208698A (ja) 1999-01-18 2000-07-28 Toshiba Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100814433B1 (ko) * 2006-11-22 2008-03-18 삼성전자주식회사 리드 프레임 유닛, 이를 갖는 반도체 패키지 및 이의 제조방법, 이를 포함하는 반도체 스택 패키지 및 이의 제조방법

Also Published As

Publication number Publication date
JP2001185578A (ja) 2001-07-06
US6987313B2 (en) 2006-01-17
US20020163068A1 (en) 2002-11-07
KR100370529B1 (ko) 2003-01-30

Similar Documents

Publication Publication Date Title
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
US6343019B1 (en) Apparatus and method of stacking die on a substrate
US6300163B1 (en) Stacked leads-over-chip multi-chip module
US7763963B2 (en) Stacked package semiconductor module having packages stacked in a cavity in the module substrate
US6028358A (en) Package for a semiconductor device and a semiconductor device
US20020172024A1 (en) Method for encapsulating intermediate conductive elements connecting a semiconductor die to a substrate and semiconductor devices so packaged
US6731010B2 (en) Resin sealed stacked semiconductor packages with flat surfaces
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
US6927484B2 (en) Stack arrangement of a memory module
US6448659B1 (en) Stacked die design with supporting O-ring
KR100370529B1 (ko) 반도체 장치
KR950704838A (ko) 영역 어레이 상호접속칩의 tab시험(tab testing of area array interconnected chips)
KR20020060558A (ko) 반도체장치
JP2895022B2 (ja) チップスケールパッケージの製造方法
US6682954B1 (en) Method for employing piggyback multiple die #3
US20070035006A1 (en) Stackable single package and stacked multi-chip assembly
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
US20040152242A1 (en) Device package utilizing interconnect strips to make connections between package and die
KR100443516B1 (ko) 적층 패키지 및 그 제조 방법
KR100533761B1 (ko) 반도체패키지
JP2822990B2 (ja) Ｃｓｐ型半導体装置
JPH0810746B2 (ja) メモリーモジュール
JP3409673B2 (ja) 電子回路装置の組立方法
JPS60262434A (ja) 半導体装置
JP2001284398A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111216

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee