JP4786976B2 - 配線基板及びその製造方法、並びに半導体装置 - Google Patents

配線基板及びその製造方法、並びに半導体装置 Download PDF

Info

Publication number
JP4786976B2
JP4786976B2 JP2005265768A JP2005265768A JP4786976B2 JP 4786976 B2 JP4786976 B2 JP 4786976B2 JP 2005265768 A JP2005265768 A JP 2005265768A JP 2005265768 A JP2005265768 A JP 2005265768A JP 4786976 B2 JP4786976 B2 JP 4786976B2
Authority
JP
Japan
Prior art keywords
conductor wiring
semiconductor element
conductor
wiring
protruding electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005265768A
Other languages
English (en)
Other versions
JP2007081058A (ja
Inventor
博之 今村
望 下石坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005265768A priority Critical patent/JP4786976B2/ja
Priority to US11/466,843 priority patent/US7379307B2/en
Priority to TW095131094A priority patent/TW200730050A/zh
Priority to CNA2006101515797A priority patent/CN1933139A/zh
Publication of JP2007081058A publication Critical patent/JP2007081058A/ja
Application granted granted Critical
Publication of JP4786976B2 publication Critical patent/JP4786976B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09254—Branched layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09281—Layout details of a single conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09772—Conductors directly under a component but not electrically connected to the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/005—Punching of holes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

本発明は、チップ・オン・フィルム（ＣＯＦ）に用いられるテープキャリア基板のような配線基板、及びその製造方法、並びにその配線基板と半導体素子を接合した半導体装置に関する。
フィルム基材を使用したパッケージモジュールの一種として、ＣＯＦ（Ｃｈｉｐ ＯＮ Ｆｉｌｍ）が知られている。図５は、ＣＯＦの一例の一部を示す断面図である。ＣＯＦは、柔軟な絶縁性のフィルム基材１を用いて作製されたテープキャリア基板の上に半導体素子６が搭載され、封止樹脂７により保護された構造を有し、例えばフラットパネルディスプレイの駆動用ドライバとして主に使用されている。
テープキャリア基板の主たる要素として、絶縁性のフィルム基材１と、その面上に形成された導体配線２と、その導体配線上に形成された突起電極（バンプ）３を含む。必要に応じて導体配線２及び突起電極３上には金属めっき被膜８が、導体配線２上には絶縁樹脂であるソルダーレジスト９の層が形成される。一般的に、フィルム基材１としてはポリイミドが、導体配線２としては銅が使用される。
導体配線２は、半導体素子６上の電極パッド１０と突起電極３を介して接続される。接続方法としては、フィルム基材１上の半導体搭載部に封止樹脂を塗布した後、半導体素子６の電極パッド１０とテープキャリア基板の突起電極３を対向させて、超音波および熱圧力により接続するのが一般的である。図６は、半導体素子搭載前のテープキャリア基板の平面図の例、図７は半導体素子６の平面図の例である。半導体素子６の電極パッド１０に対応した位置に、テープキャリア基板１の突起電極３が形成されている。（例えば、特許文献１を参照）
フィルム基材１の周縁には、給電用導体パターン４が形成されている。導体配線２と給電用導体パターン４の境界近傍に、切断領域５が形成されている。導体配線２と給電用導体パターン４は形成当初は接続されており、突起電極３を形成するための電気メッキの工程において、給電用導体パターン４を介して導体配線２に対して給電が行われる。突起電極３形成後に、切断領域５を形成することにより、導体配線２と給電用導体パターン４が電気的に分離される。
以下、従来のテープキャリア基板の製造方法について、図８を用いて説明する。図８は従来のテープキャリア基板の製造工程を示す平面図であり、図８（ａ）〜（ｃ）はそれぞれ、製造の各工程におけるテープキャリア基板の平面状態を示す。
まず図８（ａ）に示すように、複数本の導体配線２および電気めっき用に使用する給電用導体パターン４が電気的に接続されたフィルム基材１を用い、給電用導体パターン４を通し電気めっきを施して、図８（ｂ）に示すように突起電極３を形成する。
次に、図８（ｃ）に示すように、切断領域５を形成して導体配線２と給電用導体パターン４を電気的に分離する。それにより、それぞれ電気的に独立した導体配線２上に突起電極３が形成されたテープキャリア基板が得られる。
なお、接続端子部１１は、フラットパネル等の外部部品との接続に用いられる導体配線２の一部領域である。一般的に、導体配線２と給電用導体パターン４の電気的な分離は、接続端子部１１以外の領域でテープキャリア基板を打ち抜くことによって実施される。
また、図示しないが、金属めっき被膜またはソルダーレジストは、図８（ａ）〜（ｂ）の工程中または工程後に適時実施する場合もある。
特開２００４−３２７９３６号公報
近年のフラットパネルディスプレイのパネルサイズ及び精細度等の多様性から、半導体装置であるＣＯＦにおける、フラットパネルとの接続端子、つまり半導体装置の出力端子数も多様になってきている。これに応じて、半導体装置の異なる出力端子数にそれぞれ対応した半導体素子をそれぞれ用意すると、半導体素子の種類が多くなるため、開発コストが増大し、量産時の半導体素子の管理が煩雑になる。
そのため、同様な電気的機能を要求される半導体装置の場合には、出力端子数が異なっても同一の半導体素子を使用した方が生産の効率が良くなる。しかし、半導体素子を共通化した際に、半導体装置における外部部品（フラットパネル）との接続端子の数が、半導体素子の電極パッド数よりも少ない場合には、以下のような問題が発生する。
図９は、半導体素子の電極パッド数よりも半導体装置の外部部品との接続端子数が少ない場合のテープキャリア基板の例である。突起電極３の個数が、外部部品との接続端子数に相当する。図示されるように、半導体素子の電極パッド数よりも半導体装置の外部部品との接続端子数が少ないため、突起電極３が均等に配置されず、突起電極３が配置されない箇所において突起電極３の間隔が大きくなっている。
このように突起電極３を等間隔に形成できない場合には、突起電極３の配置の不均一性に起因して、突起電極３をめっき成長させる際にめっき成長量がばらつき易くなり、半導体素子実装時に応力が一部の箇所に集中し、接続不良が発生しやすくなる。
一方、図９に示すように、外部部品との接続端子部１１では、面積の効率化のため導体配線２の配置を一様な間隔に設計する。そのため、半導体素子上の使用しない電極パッドに対応した突起電極を形成して、突起電極３を等間隔に配置しようとしても、そのような突起電極を形成する導体配線を、給電用導体パターンに接続させて設計することが困難であった。
本発明は、搭載される半導体素子上の電極パッドの使用状態に係わらず突起電極を等間隔に配置することができ、半導体素子を搭載する際の応力集中の発生を抑制可能な配線基板を提供することを目的とする。
本発明の配線基板は、絶縁性基材と、前記絶縁性基材上に設けられた複数本の導体配線と、前記各導体配線に形成された突起電極とを備え、半導体素子の電極パッドと前記導体配線とは前記突起電極を介して接続可能であり、前記導体配線は、前記突起電極が形成された端部の反対側端部の接続端子部において外部部品と接続可能であるように構成され、前記導体配線は、前記半導体素子が搭載されるべき半導体素子搭載領域に各々前記突起電極が形成された第１導体配線と第２導体配線とを含み、前記第１導体配線は、前記突起電極から前記外部部品との接続端子部まで配線が延在し、前記第２導体配線は、前記突起電極から前記半導体素子搭載領域外であって前記接続端子部には至らない領域まで延在し、且つ前記半導体素子搭載領域外に延在した端部は、前記第１導体配線との境界領域に形成された切断部により前記第１導体配線とは電気的に分離されている。
上記課題を解決するために、本発明の配線基板は、前記第２導体配線の前記切断部が、前記絶縁性基材に形成された孔部であることを特徴とする。
本発明の半導体装置は、絶縁性基材と、前記絶縁性基材上に設けられた複数本の導体配線と、前記導体配線上に搭載された半導体素子とを備え、前記半導体素子の電極パッドと前記導体配線とは突起電極を介して接続され、前記導体配線は、前記突起電極と接続された端部の反対側端部の接続端子部において外部部品と接続され、前記導体配線は、前記半導体素子が搭載されるべき半導体素子搭載領域に各々前記突起電極と接続された第１導体配線と第２導体配線とを含み、前記第１導体配線は、前記突起電極から前記外部部品との接続端子部まで配線が延在し、前記第２導体配線は、前記突起電極から前記半導体素子搭載領域外であって前記接続端子部には至らない領域まで延在し、且つ前記半導体素子搭載領域外に延在した端部は、前記第１導体配線との境界領域に形成された切断部により前記第１導体配線とは電気的に分離されている。
上記課題を解決するために、本発明の半導体装置は、前記第２導体配線の前記切断部が、前記絶縁性基材に形成された孔部であることを特徴とする。
本発明の配線基板の製造方法は、絶縁性基材と、前記絶縁性基材上に設けられた複数本の導体配線と、前記各導体配線に形成された突起電極とを備え、半導体素子の電極パッドと前記導体配線とは前記突起電極を介して接続可能であり、前記導体配線は、前記突起電極が形成された端部の反対側端部の接続端子部において外部部品と接続可能である配線基板の製造方法であって、前記絶縁性基材上に、前記導体配線として第１導体配線と第２導体配線が形成され、前記第１導体配線は、前記突起電極が形成される位置から前記外部部品との接続端子部まで配線が延在し、前記第２導体配線は、前記突起電極が形成される位置から前記半導体素子搭載領域外であって前記接続端子部には至らない領域まで延在して前記第１導体配線と電気的に接続された導体配線付設基板を用意する工程と、前記第２導体配線を介する給電により電気めっきを施して、前記第１導体配線及び第２導体配線上に前記突起電極を形成する工程と、前記第１導体配線と前記第２導体配線を電気的に分離する切断部を形成する工程とを備える。
上記課題を解決するために、本発明の第１構成の配線基板の製造方法は、前記切断部を形成する工程を前記絶縁性基材の打ち抜きにより行なうことを特徴とする。
また、本発明の第２構成の配線基板の製造方法は、前記切断部を形成する工程を、前記第１導体配線と前記第２導体配線をレーザーカットにより切断することにより行なうことを特徴とする。
本発明の配線基板によれば、使用しない半導体素子上電極パッドに対応した位置も含めて突起電極が等間隔に設置され、突起電極の形成状態が均一になるので、半導体素子を搭載する際の応力集中が緩和され、信頼性のある半導体装置を得ることができる。
本発明の配線基板または半導体装置において、前記半導体素子搭載領域の対向する両辺に配置された前記第２導体配線は、互いに接続されている構成とすることができる。
上記いずれかの構成の配線基板と、前記半導体素子搭載領域に搭載された半導体素子とを備え、前記半導体素子の電極パッドと前記導体配線とが前記突起電極を介して接続された半導体装置を構成することができる。
本発明の半導体装置において、前記切断部は、前記半導体素子を保護する封止樹脂の領域外に形成されている構成とすることができる。
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、上記従来例の図面に示した構成要素と同様の要素については、同一の参照符号を付して、一部の説明の繰り返しを省略する。
（実施の形態１）
実施の形態１におけるテープキャリア基板（配線基板）の構造について、図１に示すテープキャリア基板の一部の平面図を参照して説明する。なお、上述の従来例のテープキャリア基板と同一の構成要素については同一の参照符号を付して、説明の繰り返しを省略する。
図１に示すように、フィルム基材（絶縁性基材）１上に、複数本の導体配線２ａ、２ｂが整列して設けられ、導体配線２ａ、２ｂにおける半導体素子上電極パッドに対応した位置に、突起電極３が設けられている。１２は、半導体素子搭載領域を示す。
導体配線２ａ、２ｂは、第１導体配線２ａと第２導体配線２ｂに区分される。第１導体配線２ａは、通常のように外部部品との接続に使用される。第２導体配線２ｂは、半導体素子のダミー電極パッドに対応し、外部部品との接続に使用されない。第１導体配線２ａは、突起電極３の領域から外部部品と接続される接続端子部１１まで配線が延在する。第２導体配線２ｂは、突起電極３の領域から半導体素子搭載領域１２外には延在するが、接続端子部１１までは延在しない。第２導体配線２ｂは、後述するように、形成当初は第１導体配線２ａと接続されているが、最終的には切断領域１３により、第１導体配線２ａと電気的に分離されている。
上記構成のテープキャリア基板に半導体素子を搭載する際には、半導体装置の出力信号として使用する端子には第１導体配線２ａを対応させ、出力信号として使用しない端子に第２導体配線２ｂを対応させる。このように使用されない導体配線があっても、突起電極３は均等な間隔で設置されているため、突起電極３の形状は一様に形成されており、テープキャリア基板上に半導体素子を搭載する際の応力集中が緩和され、信頼性のある半導体装置を提供できる。
ここで、半導体素子搭載領域１２外における第２導体配線２ｂの端部は、切断領域１３として形成されたフィルム基材１の孔部に位置する。このような構成によれば、フィルム基材１が半導体素子搭載時に受ける応力を緩和することができる。
以下、上記構成のテープキャリア基板の製造方法について、図２を参照して説明する。図２は、テープキャリア基板の製造工程を示し、図２（ａ）〜（ｃ）は各々、製造工程におけるテープキャリア基板の状態の一部を示す平面図である。
（第１工程）
まず、図２（ａ）に示すように、複数本の導体配線が整列して設けられたフィルム基材１（絶縁性基材）を用意する。導体配線は、第１導体配線２ａと第２導体配線２ｂからなる。第１導体配線２ａは、後の工程において突起電極が形成される領域から外部部品と接続される接続端子部１１まで配線が延在し、さらに給電用導体パターン４に接続されている。第２導体配線２ｂは、突起電極が形成される領域から半導体素子搭載領域１２外には延在するが、接続端子部１１までは延在しない。第２導体配線２ｂは第１導体配線２ａと接続されている。
（第２工程）
図２（ｂ）に示すように、電気めっきにより、第１導体配線２ａと第２導体配線２ｂの先端部に突起電極３を形成する。突起電極３は、半導体素子搭載領域１２に搭載される半導体素子の電極パッドに対応する位置に配置される。
（第３工程）
図２（ｃ）に示すように、第１導体配線２ａおよび第２導体配線２ｂの一部を削除して、切断領域５、１３を形成する。切断領域１３により、第１導体配線２ａと第２導体配線２ｂの接続部分が、電気的に分離される。
以上の製造方法によれば、使用されない半導体素子上電極パッドに対応した位置にも突起電極３を形成できるため、突起電極３を等間隔に設計できる。その結果、電気めっきにより突起電極３の形状をばらつきなく形成できる。従って、テープキャリア基板上に半導体素子を搭載する際の応力集中を緩和し、信頼性のある半導体装置が得られる。
上記製造方法においては、図２（ｃ）に示すように、第１導体配線２ａと第２導体配線２ｂを電気的に分離する切断領域１３を形成する工程を、第１導体配線２ａと給電用導体パターン４を分離する切断領域５を形成する工程と同一工程として実施した方が効率がよい。
また、図２（ｃ）に示す切断領域１３を形成する工程としては、金型によりテープキャリア基板ごと打ち抜く方法や、レーザーにより少なくとも導体配線を切断する方法を用いることができる。特に、金型によりテープキャリア基板ごと打ち抜く場合には、後の工程で半導体素子を保護する封止樹脂を塗布する工程があるため、半導体素子を保護する封止樹脂を形成する領域外に打ち抜きを実施した方がよい。
さらに、図示しないが、図２（ｃ）に示す第１導体配線２ａと第２導体配線２ｂを電気的に分離する切断領域１３を形成する工程は、必ずしも半導体素子搭載前に実施する必要はなく、電気的特性が求められる半導体素子搭載後の状態で実施してもよい。
以上の実施形態の配線基板により、半導体装置としての様々な出力端子数の態様に対して、１種類の半導体素子で対応することが容易になり、開発コストが削減される。
（実施の形態２）
図３は、実施の形態２におけるテープキャリア基板の一部を示す平面図である。図４は、同テープキャリア基板を製造するための製造工程中、実施の形態１における図２（ａ）に示した工程に対応する状態を示す平面図である。
本実施の形態は、半導体素子の対向する両辺にダミー電極パッドが存在する場合の構成である。従って、半導体素子搭載領域１２における左右の対向する位置に形成された一部の突起電極３が外部部品との接続に使用されず、対応する第２導体配線２ｃは、図１の実施の形態１における第２導体配線２ｂと同様に形成される。
第２導体配線２ｃは、ダミー電極パッドに対応する左右の突起電極３が形成された両側の導体配線が、互いに接続された状態に形成されている。すなわち、１本の第２導体配線２ｃに、２個の突起電極３が配置されている。
第２導体配線２ｃは、図１における第２導体配線２ｂと同様の構成および機能を有する。すなわち、突起電極３の領域から半導体素子搭載領域１２外には延在するが、接続端子部１１までは延在しない。但し、図４に示すように、突起電極形成前は第１導体配線２ａと接続されており、接続された側の第１導体配線２ａ、および給電用導体パターン４を介して給電することにより電気メッキが施される。突起電極３が形成された後に、図３に示すように切断領域１３が形成されて、第２導体配線２ｃは第１導体配線２ａと電気的に分離されている。
半導体素子搭載領域１２の右側の領域では、第２導体配線２ｃは、当初から第１導体配線２ａとは接続されていない。
本発明の配線基板によれば、配線基板と半導体素子との接合時の応力集中を緩和して、半導体素子の電極パッドと導体配線の安定した接合が得られるので、例えば、画像ディスプレイの薄型化に適したＣＯＦ等に有用である。
本発明の実施の形態１におけるテープキャリア基板の一部を示す平面図 同テープキャリア基板の製造工程を示し、（ａ）〜（ｃ）は、テープキャリア基板の一部の平面図 本発明の実施の形態２におけるテープキャリア基板の一部を示す平面図 同テープキャリア基板の製造工程の一部における状態を示す平面図 従来例の半導体装置の一部を示す断面図 同テープキャリア基板の一部を示す平面図 半導体素子の平面図 従来例のテープキャリア基板の製造工程を示し、（ａ）〜（ｃ）は、テープキャリア基板の一部の平面図 他の従来例のテープキャリア基板の一部を示す平面図
符号の説明
１ フィルム基材
２ 導体配線
２ａ 第１導体配線
２ｂ 第２導体配線
３ 突起電極
４ 給電用導体パターン
５、１３ 切断部
６ 半導体素子
７ 封止樹脂
８ 金属めっき被膜
９ ソルダーレジスト
１０ 電極パッド
１１ 接続端子部
１２ 半導体素子搭載領域

Claims (8)

  1. 絶縁性基材と、前記絶縁性基材上に設けられた複数本の導体配線と、前記各導体配線に形成された突起電極とを備え、半導体素子の電極パッドと前記導体配線とは前記突起電極を介して接続可能であり、前記導体配線は、前記突起電極が形成された端部の反対側端部の接続端子部において外部部品と接続可能であるように構成された配線基板において、
    前記導体配線は、前記半導体素子が搭載されるべき半導体素子搭載領域に各々前記突起電極が形成された第１導体配線と第２導体配線とを含み、
    前記第１導体配線は、前記突起電極から前記外部部品との接続端子部まで配線が延在し、前記第２導体配線は、前記突起電極から前記半導体素子搭載領域外であって前記接続端子部には至らない領域まで延在し、且つ前記半導体素子搭載領域外に延在した端部は、前記第１導体配線との境界領域に形成された切断部により前記第１導体配線とは電気的に分離され、
    前記第２導体配線の前記切断部が、前記絶縁性基材に形成された孔部であることを特徴とする配線基板。
  2. 前記半導体素子搭載領域の対向する両辺に配置された前記第２導体配線は互いに接続されている請求項１に記載の配線基板。
  3. 請求項１または２に記載の配線基板と、前記半導体素子搭載領域に搭載された半導体素子とを備え、前記半導体素子の電極パッドと前記導体配線とが前記突起電極を介して接続されたことを特徴とする半導体装置。
  4. 絶縁性基材と、前記絶縁性基材上に設けられた複数本の導体配線と、前記導体配線上に搭載された半導体素子とを備え、前記半導体素子の電極パッドと前記導体配線とは突起電極を介して接続され、前記導体配線は、前記突起電極と接続された端部の反対側端部の接続端子部において外部部品と接続された半導体装置において、
    前記導体配線は、前記半導体素子が搭載されるべき半導体素子搭載領域に各々前記突起電極と接続された第１導体配線と第２導体配線とを含み、
    前記第１導体配線は、前記突起電極から前記外部部品との接続端子部まで配線が延在し、前記第２導体配線は、前記突起電極から前記半導体素子搭載領域外であって前記接続端子部には至らない領域まで延在し、且つ前記半導体素子搭載領域外に延在した端部は、前記第１導体配線との境界領域に形成された切断部により前記第１導体配線とは電気的に分離され、
    前記第２導体配線の前記切断部が、前記絶縁性基材に形成された孔部であることを特徴とする半導体装置。
  5. 前記半導体素子搭載領域の対向する両辺に配置された前記第２導体配線は互いに接続されている請求項４に記載の半導体装置。
  6. 前記切断部は、前記半導体素子を保護する封止樹脂の領域外に形成されている請求項４または５に記載の半導体装置。
  7. 絶縁性基材と、前記絶縁性基材上に設けられた複数本の導体配線と、前記各導体配線に形成された突起電極とを備え、半導体素子の電極パッドと前記導体配線とは前記突起電極を介して接続可能であり、前記導体配線は、前記突起電極が形成された端部の反対側端部の接続端子部において外部部品と接続可能である配線基板の製造方法において、
    前記絶縁性基材上に、前記導体配線として第１導体配線と第２導体配線が形成され、前記第１導体配線は、前記突起電極が形成される位置から前記外部部品との接続端子部まで配線が延在し、前記第２導体配線は、前記突起電極が形成される位置から前記半導体素子搭載領域外であって前記接続端子部には至らない領域まで延在して前記第１導体配線と電気的に接続された導体配線付設基板を用意する工程と、
    前記第２導体配線を介する給電により電気めっきを施して、前記第１導体配線及び第２導体配線上に前記突起電極を形成する工程と、
    前記第１導体配線と前記第２導体配線を電気的に分離する切断部を形成する工程とを備え、
    前記切断部を形成する工程を前記絶縁性基材の打ち抜きにより行なうことを特徴とする配線基板の製造方法。
  8. 絶縁性基材と、前記絶縁性基材上に設けられた複数本の導体配線と、前記各導体配線に形成された突起電極とを備え、半導体素子の電極パッドと前記導体配線とは前記突起電極を介して接続可能であり、前記導体配線は、前記突起電極が形成された端部の反対側端部の接続端子部において外部部品と接続可能である配線基板の製造方法において、
    前記絶縁性基材上に、前記導体配線として第１導体配線と第２導体配線が形成され、前記第１導体配線は、前記突起電極が形成される位置から前記外部部品との接続端子部まで配線が延在し、前記第２導体配線は、前記突起電極が形成される位置から前記半導体素子搭載領域外であって前記接続端子部には至らない領域まで延在して前記第１導体配線と電気的に接続された導体配線付設基板を用意する工程と、
    前記第２導体配線を介する給電により電気めっきを施して、前記第１導体配線及び第２導体配線上に前記突起電極を形成する工程と、
    前記第１導体配線と前記第２導体配線を電気的に分離する切断部を形成する工程とを備え、
    前記切断部を形成する工程を、前記第１導体配線と前記第２導体配線をレーザーカットにより切断することにより行なうことを特徴とする配線基板の製造方法。
JP2005265768A 2005-09-13 2005-09-13 配線基板及びその製造方法、並びに半導体装置 Expired - Fee Related JP4786976B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005265768A JP4786976B2 (ja) 2005-09-13 2005-09-13 配線基板及びその製造方法、並びに半導体装置
US11/466,843 US7379307B2 (en) 2005-09-13 2006-08-24 Wiring board and method for manufacturing the same, and semiconductor device
TW095131094A TW200730050A (en) 2005-09-13 2006-08-24 Wiring board and method for manufacturing the same, and semiconductor device
CNA2006101515797A CN1933139A (zh) 2005-09-13 2006-09-13 布线基板及其制造方法、以及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005265768A JP4786976B2 (ja) 2005-09-13 2005-09-13 配線基板及びその製造方法、並びに半導体装置

Publications (2)

Publication Number Publication Date
JP2007081058A JP2007081058A (ja) 2007-03-29
JP4786976B2 true JP4786976B2 (ja) 2011-10-05

Family

ID=37854257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005265768A Expired - Fee Related JP4786976B2 (ja) 2005-09-13 2005-09-13 配線基板及びその製造方法、並びに半導体装置

Country Status (4)

Country Link
US (1) US7379307B2 (ja)
JP (1) JP4786976B2 (ja)
CN (1) CN1933139A (ja)
TW (1) TW200730050A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4740708B2 (ja) * 2005-09-30 2011-08-03 パナソニック株式会社 配線基板、及び半導体装置
JP2007142302A (ja) * 2005-11-22 2007-06-07 Seiko Epson Corp 半導体装置及びその製造方法
JP4588748B2 (ja) 2007-09-25 2010-12-01 Ｏｋｉセミコンダクタ株式会社 Ｃｏｆパッケージ
JP4484934B2 (ja) * 2008-02-26 2010-06-16 富士通メディアデバイス株式会社 電子部品及びその製造方法
JP5125632B2 (ja) * 2008-03-10 2013-01-23 セイコーエプソン株式会社 実装構造体および電気光学装置
JP5913063B2 (ja) * 2012-11-27 2016-04-27 日本特殊陶業株式会社 配線基板
KR102229018B1 (ko) * 2014-06-02 2021-03-17 엘지이노텍 주식회사 정전기 방지를 위한 정전기 방지 전극이 배선된 터치 패널
CN107785340A (zh) * 2016-08-24 2018-03-09 上海和辉光电有限公司 一种球栅阵列封装结构
KR102471275B1 (ko) * 2019-01-24 2022-11-28 삼성전자주식회사 칩 온 필름(cof) 및 이의 제조방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02188939A (ja) * 1989-01-17 1990-07-25 Mitsubishi Electric Corp 半導体装置の製造方法
JPH03191542A (ja) * 1989-12-20 1991-08-21 Nec Corp フィルムキャリアテープの製造方法
JP2882085B2 (ja) * 1990-05-25 1999-04-12 セイコーエプソン株式会社 フィルムキャリア回路基板及びその製造方法
JP2702839B2 (ja) * 1991-11-20 1998-01-26 シャープ株式会社 配線基板の電極構造
JP3207743B2 (ja) * 1996-03-22 2001-09-10 シャープ株式会社 フレキシブル配線基板の端子構造およびそれを用いたｉｃチップの実装構造
JPH1117099A (ja) * 1996-11-12 1999-01-22 T I F:Kk メモリモジュール
US5955704A (en) * 1996-11-21 1999-09-21 Dell U.S.A., L.P. Optimal PWA high density routing to minimize EMI substrate coupling in a computer system
US6133637A (en) * 1997-01-24 2000-10-17 Rohm Co., Ltd. Semiconductor device having a plurality of semiconductor chips
US6175152B1 (en) * 1998-06-25 2001-01-16 Citizen Watch Co., Ltd. Semiconductor device
US6225816B1 (en) * 1999-04-08 2001-05-01 Agilent Technologies, Inc. Split resistor probe and method
JP2001185578A (ja) * 1999-12-24 2001-07-06 Toshiba Corp 半導体装置
US6664618B2 (en) * 2001-05-16 2003-12-16 Oki Electric Industry Co., Ltd. Tape carrier package having stacked semiconductor elements, and short and long leads
SG95651A1 (en) * 2001-05-21 2003-04-23 Micron Technology Inc Method for encapsulating intermediate conductive elements connecting a semiconductor die to a substrate and semiconductor devices so packaged
JP3727273B2 (ja) * 2002-01-18 2005-12-14 沖電気工業株式会社 半導体装置及びその製造方法
JP4031333B2 (ja) * 2002-09-26 2008-01-09 株式会社ルネサステクノロジ 半導体装置
JP3565835B1 (ja) 2003-04-28 2004-09-15 松下電器産業株式会社 配線基板およびその製造方法ならびに半導体装置およびその製造方法
JP4133786B2 (ja) * 2003-12-16 2008-08-13 日東電工株式会社 配線回路基板
US6994563B2 (en) * 2003-12-19 2006-02-07 Lenovo (Singapore) Pte. Ltd. Signal channel configuration providing increased capacitance at a card edge connection
JP2006222386A (ja) * 2005-02-14 2006-08-24 Toshiba Corp プリント配線板、プリント回路基板、電子機器

Also Published As

Publication number Publication date
US20070057369A1 (en) 2007-03-15
TW200730050A (en) 2007-08-01
US7379307B2 (en) 2008-05-27
CN1933139A (zh) 2007-03-21
JP2007081058A (ja) 2007-03-29

Similar Documents

Publication Publication Date Title
JP4786976B2 (ja) 配線基板及びその製造方法、並びに半導体装置
US6559524B2 (en) COF-use tape carrier and COF-structured semiconductor device using the same
KR100524437B1 (ko) 반도체 장치, 반도체 장치용 기판 및 이들의 제조방법 및 전자기기
KR100632807B1 (ko) 반도체 칩 및 그를 포함하는 탭 패키지
JP4717604B2 (ja) 配線基板およびそれを用いた半導体装置
US7087987B2 (en) Tape circuit substrate and semiconductor chip package using the same
JP3569025B2 (ja) 半導体装置、およびそれを用いた電子装置
JP4344766B2 (ja) ソースドライバ、ソースドライバの製造方法、および液晶モジュール
CN102270619A (zh) 用于电子封装组件的焊盘配置
JP2005252227A (ja) フィルム基板およびその製造方法と画像表示用基板
US8102046B2 (en) Semiconductor device and method of manufacturing the same
JP2007201044A (ja) 電子デバイス
KR100196119B1 (ko) 반도체장치 및 그 제조방법 및 전자 장치
KR20070030671A (ko) 배선 기판 및 그 제조 방법, 및 반도체 장치
CN210670773U (zh) 喷墨芯片封装结构
JP3744367B2 (ja) 配線基板、及び配線基板の製造方法
JP3675126B2 (ja) 薄膜配線基板およびその製造方法
JP3987288B2 (ja) 半導体素子の実装構造及び液晶表示装置
JP4390362B2 (ja) テープキャリア型半導体装置
CN111787692A (zh) 喷墨芯片封装结构
JP2008153477A (ja) 配線基板およびそれを備えた半導体装置
JP2007273540A (ja) 配線基板、半導体装置とその製造方法
JP2007116061A (ja) テープ配線基板とその製造方法
JP2009302200A (ja) Ｃｏｆ用フィルム、半導体装置およびｃｏｆ用フィルムの製造方法
JP2006071508A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110414

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110621

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110714

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees